微處理器系統(tǒng)結(jié)構(gòu)與嵌入式系統(tǒng)設(shè)計：第2章 計算機(jī)系統(tǒng)的結(jié)構(gòu)組成與工作原理

1、7/16/20221/ 32第二章 計算機(jī)系統(tǒng)的結(jié)構(gòu)組成與工作原理2.1 計算機(jī)系統(tǒng)的基本結(jié)構(gòu)與組成結(jié)構(gòu)Architecture、組成Organization與實現(xiàn)Realization2.2 計算機(jī)系統(tǒng)的工作原理馮諾依曼計算機(jī)架構(gòu)模型機(jī)：系統(tǒng)結(jié)構(gòu)、指令集、工作流程計算機(jī)系統(tǒng)層次結(jié)構(gòu)2.3 微處理器體系結(jié)構(gòu)的改革改進(jìn)：指令集(RISC/CISC)、分層存儲器 、高速總線/接口改變：流水線、超標(biāo)量、超長指令字、多機(jī)/核、多線程2.4 計算機(jī)體系結(jié)構(gòu)分類2.5 計算機(jī)性能評測Performance 字長、存儲容量、運算速度并行技術(shù)Flynn7/16/20222/ 32第二章 習(xí)題作業(yè)：26、14、

2、15思考：1、7132022/7/162/327/16/20223/ 32體系結(jié)構(gòu)、組成與實現(xiàn)體系結(jié)構(gòu)Architecture 程序員關(guān)心的計算機(jī)概念結(jié)構(gòu)與功能特性如：確定指令集中是否有乘法指令；計算機(jī)組成Organization從硬件角度關(guān)注物理機(jī)器的組織 如：乘法指令由專用乘法器還是用加法器實現(xiàn)計算機(jī)實現(xiàn)Realization底層的器件技術(shù)、微組裝技術(shù)、冷卻技術(shù)等如：加法器底層的物理器件類型及微組裝技術(shù)系列機(jī)計算機(jī)的組成（1）7/16/20225/ 32計算機(jī)的組成（2）總線結(jié)構(gòu)7/16/20226/ 32計算機(jī)的組成（3）同步數(shù)字系統(tǒng)7設(shè)計原理圖7/16/20228/ 32計算機(jī)的實現(xiàn)

3、半導(dǎo)體技術(shù) 制造技術(shù) 封裝技術(shù) 裝配技術(shù) 電源技術(shù) 冷卻技術(shù) 沙子到CPU過程-提取純凈硅10切割硅錠11光繪50nm工藝：晶體管柵極的寬度12蝕刻13離子注入14敷銅15金屬連接分層16切割、測試17封裝18設(shè)計原理圖19PCB布板7/16/202220/ 32制板、焊接7/16/202221/ 32計算機(jī)的體系結(jié)構(gòu) 1946年，美國賓夕法尼亞大學(xué)莫爾學(xué)院的物理學(xué)博士Mauchley和電氣工程師Eckert領(lǐng)導(dǎo)的小組研制成功世界上第一臺數(shù)字式電子計算機(jī)ENIAC 。 著名的美籍匈牙利數(shù)學(xué)家Von Neumann參加了為改進(jìn)ENIAC而舉行的一系列專家會議，研究了新型計算機(jī)的體系結(jié)構(gòu)。 194

4、9年，英國劍橋大學(xué)的威爾克斯等人在EDSAC 機(jī)上實現(xiàn)了馮諾依曼模式。 直至今天馮諾依曼體系結(jié)構(gòu)依然是絕大多數(shù)數(shù)字計算機(jī)的基礎(chǔ)。22馮諾依曼體系結(jié)構(gòu)硬件組成五大部分運算器、存儲器、控制器、輸入設(shè)備、輸出設(shè)備以存儲器為中心信息表示：二進(jìn)制 計算機(jī)內(nèi)部的控制信息和數(shù)據(jù)信息均采用二進(jìn)制表示，并存放在同一個存儲器中。工作原理：存儲程序/指令(控制)驅(qū)動 編制好的程序(包括指令和數(shù)據(jù))預(yù)先經(jīng)由輸入設(shè)備輸入并保存在存儲器中； 計算機(jī)開始工作后，在不需要人工干預(yù)的情況下由控制器控制高速地從存儲器中取出指令依次執(zhí)行。7/16/202223/ 32模型機(jī)體系結(jié)構(gòu)基于總線的馮諾依曼架構(gòu)模型機(jī)存儲器子系統(tǒng)：用來存放

5、當(dāng)前的運行程序和數(shù)據(jù)總線子系統(tǒng)：作為公共通道連接各子部件，用于實現(xiàn)各部件之間的數(shù)據(jù)、信息等的傳輸和交換輸入輸出子系統(tǒng)：用于完成計算機(jī)與外部的信息交換CPU子系統(tǒng)：集成了運算器、控制器和寄存器的超大規(guī)模集成電路芯片(VLSI)7/16/202224/ 32模型機(jī)總線結(jié)構(gòu)按傳輸信息的不同，可將總線分為數(shù)據(jù)總線DB、地址總線AB和控制總線CB三類：地址總線通常是單向的，由主設(shè)備(如CPU)發(fā)出，用于選擇讀寫對象(如某個特定的存儲單元或外部設(shè)備)；數(shù)據(jù)總線用于數(shù)據(jù)交換，通常是雙向的；控制總線包括真正的控制信號線(如讀/寫信號)和一些狀態(tài)信號線(如是否已將數(shù)據(jù)送上總線)，用于實現(xiàn)對設(shè)備的監(jiān)視和控制。MP

6、URAMROMI/O接口外設(shè)ABDBCB25模型機(jī)內(nèi)存儲器存儲器組織由許多字節(jié)單元組成，每個單元都有一個唯一的編號（存儲單元地址），保存的信息稱為存儲單元內(nèi)容。訪問(讀或?qū)?存儲單元 ：存儲單元地址經(jīng)地址譯碼后產(chǎn)生相應(yīng)的選通信號，同時在控制信號的作用下讀出存儲單元內(nèi)容到數(shù)據(jù)緩沖器，或?qū)?shù)據(jù)緩沖器中的內(nèi)容寫入選定的單元。7/16/202226/ 32算術(shù)邏輯單元ALU累加器ACC累加鎖存器暫存器標(biāo)志寄存器FR通用寄存器組堆棧指針SP程序計數(shù)器PC微 操 作 控 制 電 路指令譯碼器ID指令寄存器IR 操作碼 , 地址碼脈沖分配器時鐘脈沖源控制總線CB地址總線AB數(shù)據(jù)總線DB內(nèi)部總線地址緩沖器數(shù)據(jù)

7、緩沖器運算器寄存器組控制器模型機(jī)CPU子系統(tǒng)27模型機(jī)指令系統(tǒng)指令是發(fā)送到CPU的命令，指示CPU執(zhí)行一個特定的處理，如從存儲器取數(shù)據(jù)、對數(shù)據(jù)進(jìn)行邏輯運算等。CPU可以處理的全部指令集合稱為指令集(Instruction Set)。指令集結(jié)構(gòu)(ISA，Instruction Set Architecture) 是體系結(jié)構(gòu)的主要內(nèi)容之一，對CPU的基本組織會產(chǎn)生非常大的影響。ISA功能設(shè)計實際就是確定軟硬件的功能分配。指令通常包含操作碼和操作數(shù)兩部分。操作碼指明要完成操作的性質(zhì)，如加、減、乘、除、數(shù)據(jù)傳送、移位等；操作數(shù)指明參加上述規(guī)定操作的數(shù)據(jù)或數(shù)據(jù)所存放的地址。匯編語言源程序機(jī)器語言程序（目

8、標(biāo)代碼）匯編（匯編程序）高級語言源程序編譯或解釋（編譯程序）28模型機(jī)常用匯編指令指 令 類 型操作碼示例操作數(shù)示例說 明算術(shù)類加法ADDRs1, Rs2, RdRs, Imm, Rd(Rs1)+(Rs2)Rd(Rs)+ImmRd運算類指令只能對寄存器中的數(shù)據(jù)或立即數(shù)進(jìn)行直接操作減法SUBRs1, Rs2, RdRs, Imm, Rd(Rs1)-(Rs2)Rd(Rs)-ImmRd邏輯類位與ANDRs1, Rs2, RdRs, Imm, Rd(Rs1)(Rs2)Rd(Rs)ImmRd位或ORRs1, Rs2, RdRs, Imm, Rd(Rs1)(Rs2)Rd(Rs)ImmRd位非NOTRs,

9、Rd！(Rs)Rd傳送類存儲器或I/O讀LDRMEM, RdMEM (Rd)將指定地址的存儲單元或I/O端口的值讀入寄存器Rd存儲器或I/O寫STRRs, MEM(Rs)MEM將寄存器Rs的值寫入指定地址的存儲單元或I/O端口寄存器訪問MOVRs, RdImm, Rd(Rs)(Rd)跳轉(zhuǎn)類無條件跳轉(zhuǎn)JMPLableLable(PC)條件跳轉(zhuǎn)JX/JNXLableIf X為真/假，則Lable (PC)過程調(diào)用CALLSub-LableSub-Lable(PC)調(diào)用子程序過程返回RET-返回主程序其他停機(jī)HLT-7/16/202229/ 32模型機(jī)工作原理 計算機(jī)的工作本質(zhì)上就是執(zhí)行程序的過程。

10、一、順序執(zhí)行指令執(zhí)行的基本過程可以分為取指令(fetch)、分析指令(decode)和執(zhí)行指令(execute)三個階段。非順序執(zhí)行轉(zhuǎn)移（jump）：執(zhí)行條件/無條件轉(zhuǎn)移指令，不返回過程（procedure）調(diào)用：主程序調(diào)用子程序后返回斷點中斷（interrupt）、異常（ exception）、陷阱(trap) ：執(zhí)行過程中發(fā)生了意外事件。2022/7/1629/817/16/202230/ 32程序的執(zhí)行過程取指令、分析指令、執(zhí)行指令A(yù)BDBALU累加器ACC暫存器標(biāo)志寄存器FR寄存器組 操作控制器OC指令譯碼器ID指令寄存器IR 操作碼, 地址碼內(nèi)部總線地址緩沖器數(shù)據(jù)緩沖器程序計數(shù)器PC

11、地址譯碼讀控制B0H5CH04H2EH地址1001H1002H1003H內(nèi)容1000H內(nèi)存儲器MOV 5CH, R1ADD R1, 2EH, R21CPU外CPU內(nèi)（a）軟硬件層次 （b）語言層次計算機(jī)系統(tǒng)的層次結(jié)構(gòu)（a）圖自下而上反映了系統(tǒng)逐級生成的過程，自上而下反映了系統(tǒng)求解問題的過程；軟硬件的邏輯等價性可以表現(xiàn)為：硬件軟化（如RISC思想）、軟件硬化（如CISC思想）、固件化（如微程序） ；（b）圖中的虛擬機(jī)：與某種特殊編程語言對應(yīng)的假想硬件機(jī)器微體系結(jié)構(gòu)層（微程序或硬連邏輯）操作系統(tǒng)層語言處理層（解釋、編譯）用戶程序?qū)樱ㄕZ言編程）系統(tǒng)分析層（數(shù)學(xué)模型、算法）硬核級數(shù)字邏輯層（硬件）指令

12、系統(tǒng)層（機(jī)器語言指令）應(yīng)用語言虛擬機(jī)高級語言虛擬機(jī)匯編語言虛擬機(jī)操作系統(tǒng)虛擬機(jī)機(jī)器語言級微程序級寄存器級（硬件）硬件系統(tǒng)：異常處理機(jī)構(gòu)、指令系統(tǒng)、CPU、存儲器、I/O及通信子系統(tǒng)系統(tǒng)軟件：操作系統(tǒng)、編譯器、數(shù)據(jù)庫管理系統(tǒng)、Web瀏覽器、設(shè)備驅(qū)動、中斷服務(wù)程序應(yīng)用軟件32對馮諾依曼體系結(jié)構(gòu)的改進(jìn)一、改進(jìn)CPU指令集 存儲器子系統(tǒng) 輸入/輸出子系統(tǒng) 改變改變串行執(zhí)行模式，發(fā)展并行技術(shù)；改變控制方式，發(fā)展數(shù)據(jù)、需求、模式等其它驅(qū)動方式； 3-6章重點指令功能、指令格式、尋址方式 分層結(jié)構(gòu)高速總線+多種接口方式 馮諾依曼型計算機(jī)的本質(zhì)特點也造成了其瓶頸： 指令執(zhí)行的串行性 存儲器讀取的串行性7/16

13、/2022/ 32原始的設(shè)計思路：CISCCISC（Complex Instruction Set Computer，復(fù)雜指令集計算機(jī)）不斷增強(qiáng)指令的功能以及設(shè)置更復(fù)雜的新指令取代原先由程序段完成的功能，從而實現(xiàn)軟件功能的硬化。7/16/202234/ 32CISC的特點及設(shè)計思想一、控制器硬件復(fù)雜（指令多，且具有不定長格式和復(fù)雜的數(shù)據(jù)類型），占用了大量芯片面積，且容易出錯；二、指令操作繁雜，速度慢；三、指令規(guī)整性不好，不利于采用流水線技術(shù)提高性能。四、相同邏輯時使用的指令總數(shù)少*34/687/16/2022/ 32研究結(jié)果指導(dǎo)的設(shè)計思路：RISC美國加州大學(xué)Berkeley分校的研究結(jié)果表明

14、： 許多復(fù)雜指令很少被使用，“2-8原則”RISC（Reduced Instruction Set Computer，精簡指令集計算機(jī)）通過減少指令種類和簡化指令功能來降低硬件設(shè)計復(fù)雜度，從而提高指令的執(zhí)行速度。7/16/202236/ 32RISC的特點及設(shè)計思想 RISC機(jī)的設(shè)計應(yīng)當(dāng)遵循以下五個原則： 指令條數(shù)少，格式簡單，易于譯碼； 提供足夠的寄存器，只允許load 和store指令訪問內(nèi)存； 指令由硬件直接執(zhí)行， 在單個周期內(nèi)完成； 充分利用流水線； 依賴優(yōu)化編譯器的作用； *36/687/16/202237/ 32不同的指令集設(shè)計策略：CISC與RISCCISC（Complex In

15、struction Set Computer，復(fù)雜指令集計算機(jī)）不斷增強(qiáng)指令的功能以及設(shè)置更復(fù)雜的新指令取代原先由程序段完成的功能，從而實現(xiàn)軟件功能的硬化。RISC（Reduced Instruction Set Computer，精簡指令集計算機(jī)）通過減少指令種類和簡化指令功能來降低硬件設(shè)計復(fù)雜度，從而提高指令的執(zhí)行速度。*37/86現(xiàn)代計算機(jī)：RISC+CISC7/16/202238/ 32CISC與RISC的數(shù)據(jù)流IRIDREGALUMEM開始退出IRIDALUMEMREG微操作通道開始退出單通數(shù)據(jù)通道RISC：Load/Store結(jié)構(gòu)CISC：尋址方式復(fù)雜*38/867/16/2022

16、39/ 32分層的存儲子系統(tǒng)如何以合理的價格搭建出容量和速度都滿足要求的存儲系統(tǒng)，始終是計算機(jī)體系結(jié)構(gòu)設(shè)計中的關(guān)鍵問題之一。現(xiàn)代計算機(jī)系統(tǒng)通常把不同的存儲設(shè)備按一定的體系結(jié)構(gòu)組織起來，以解決存儲容量、存取速度和價格之間的矛盾。設(shè)計目標(biāo)：整個存儲系統(tǒng)速度接近M1而價格和容量接近Mn7/16/202240/ 32其他改善存儲器帶寬的方法并行存儲器雙端口存儲器哈佛體系結(jié)構(gòu)DSP程序數(shù)據(jù)I/O接口外設(shè)程序地址數(shù)據(jù)讀地址數(shù)據(jù)寫地址程序讀總線數(shù)據(jù)讀總線程序/數(shù)據(jù)寫數(shù)據(jù)程序7/16/202241/ 32現(xiàn)代高速總線高速并行總線高速總線串行化多級總線結(jié)構(gòu)北橋南橋前端總線Front Side Bus7/16/2

17、02243/ 32輸入輸出管理方式44計算機(jī)體系結(jié)構(gòu)的演進(jìn)：并行處理技術(shù)指令級并行技術(shù)ISP流水線、超標(biāo)量、超長指令字系統(tǒng)級并行技術(shù)SLP多處理器（多機(jī)/多核）、多磁盤線程級并行技術(shù)TLP同時多線程SMT電路級并行技術(shù)CLP組相聯(lián)cache、先行進(jìn)位加法器 并行處理技術(shù)實現(xiàn)多個處理器或處理器模塊的并行性，其基本思想包括時間重疊（time interleaving）、資源重復(fù)（resource replicaiton）和資源共享（resource sharing）。7/16/202245/ 32流水線技術(shù) 可通過分割邏輯，插入緩沖寄存器（流水線Reg）來構(gòu)建7/16/202246/ 32指令時空

18、圖順序執(zhí)行4級流水線執(zhí)行流水線滿載47流水線滿載獨立硬件模塊7/16/202248/ 32更細(xì)的流水線取指（FI）指令譯碼（DI）計算操作數(shù)地址（CO）取操作數(shù)（FO）執(zhí)行指令（EI）寫操作數(shù)（WO）48/867/16/202249/ 32流水線CPU的特點優(yōu)點： 通過指令級并行來提高性能。缺點：增加了硬件成本。流水寄存器會引入延遲和時鐘偏移，這些額外開銷會使每條指令的執(zhí)行時間有所增加，同時限制了流水線的深度。 流水線中各段的操作存在關(guān)聯(lián)（dependence）時可能會引起流水線中斷，從而影響流水線的性能和效率。*49/867/16/2022/ 32流水線數(shù)據(jù)沖突7/16/2022/ 32流水

19、線數(shù)據(jù)沖突-定向技術(shù)7/16/2022/ 32流水線數(shù)據(jù)沖突-調(diào)度技術(shù)7/16/202253/ 32流水線數(shù)據(jù)沖突及亂序執(zhí)行注意這里其實需要兩個獨立執(zhí)行部件7/16/2022/ 32流水線結(jié)構(gòu)沖突7/16/2022/ 327/16/2022/ 32多端口寄存器堆7/16/2022/ 327/16/2022/ 32哈弗結(jié)構(gòu)存儲器7/16/202259/ 32流水線結(jié)構(gòu)沖突及超標(biāo)量流水線？有5個執(zhí)行單元的超標(biāo)量流水線有2套硬件的超標(biāo)量流水線CPU 共用一個取指單元的5段雙流水線*7/16/2022/ 32流水線控制沖突跳轉(zhuǎn)指令7/16/202261/ 32流水線沖突理想流水線的性能：每個時鐘周期完

20、成一條指令實際流水機(jī)器中可能存在冒險(hazard)導(dǎo)致停頓： 數(shù)據(jù)冒險（如后面的計算要用到前面的結(jié)果）定向技術(shù)可將結(jié)果數(shù)據(jù)從其產(chǎn)生的地方直接傳送到所有需要它的功能部件編譯器可利用流水線調(diào)度（scheduling）技術(shù)來重新組織指令順序結(jié)構(gòu)冒險（硬件資源不夠）增加額外的同類型資源改變資源的設(shè)計使其能被同時使用控制冒險（分支等跳轉(zhuǎn)指令引起 ）可采用分支預(yù)測及預(yù)測執(zhí)行技術(shù)最大限度地使處理器各部分保持運行狀態(tài)。多端口的寄存器堆哈佛結(jié)構(gòu)存儲器、超標(biāo)量*61/867/16/202262/ 32超標(biāo)量CPU的體系結(jié)構(gòu)超標(biāo)量技術(shù)：可在一個時鐘周期內(nèi)對多條指令進(jìn)行并行處理，使CPI小于1；特點：處理器中有兩個

21、或兩個以上的相同的功能部件； 要求操作數(shù)之間必須沒有相關(guān)性；整數(shù)指令浮點指令*63超標(biāo)量處理機(jī)一般概念性結(jié)構(gòu)instruction fetching多個流水線讀取及轉(zhuǎn)移預(yù)測邏輯instruction decoding并行譯碼器，預(yù)譯碼技術(shù)instruction dispatching動態(tài)規(guī)劃instruction execution多個流水線功能單元instruction completion暫存結(jié)果數(shù)據(jù)instruction retiring真正更新Reg和Mem中的結(jié)果數(shù)據(jù)*7/16/202264/ 32 超標(biāo)量結(jié)構(gòu)機(jī)器的例子 兩條輸入流水線三條執(zhí)行流水線每個時鐘周期可從存儲器中獲取兩條指

22、令用于執(zhí)行不需要訪問存儲器的指令可處理所有需要或不需要訪問存儲器的指令可用于進(jìn)行乘、除類較復(fù)雜的算術(shù)運算決定應(yīng)使用哪一條執(zhí)行流水線7/16/202265/ 32VLIW處理機(jī) 和超標(biāo)量處理機(jī)不同，超長指令字VLIW（Very Long Instruction Word）依靠編譯器在編譯時找出指令之間潛在的并行性，并通過指令調(diào)度把可能出現(xiàn)的數(shù)據(jù)沖突減少到最小，最后把能并行執(zhí)行的多條指令組裝成一條很長的指令，然后由處理機(jī)中多個相互獨立的執(zhí)行部件分別執(zhí)行長指令中的一個操作，即相當(dāng)于同時執(zhí)行多條指令。 VLIW處理機(jī)能否成功，很大程度上取決于代碼壓縮的效率，其編譯程序和體系結(jié)構(gòu)的關(guān)系非常密切，缺乏對傳

23、統(tǒng)軟件和硬件的兼容，因而不大適用一般應(yīng)用領(lǐng)域。 *7/16/202266/ 32多機(jī)并行系統(tǒng)大規(guī)模并行處理機(jī)（MPP）是一種價格昂貴的超級計算機(jī)，它由許多CPU通過高速專用互聯(lián)網(wǎng)絡(luò)連接。機(jī)群（cluster）由多臺同構(gòu)或異構(gòu)的獨立計算機(jī)通過高性能網(wǎng)絡(luò)或局域網(wǎng)連在一起協(xié)同完成特定的并行計算任務(wù)。刀片（blade）通常指包含一個或多個CPU、內(nèi)存以及網(wǎng)絡(luò)接口的服務(wù)器主板。通常一個刀片柜共享其它外部I/O和電源，而輔助存儲器則有距離刀片柜較近的存儲服務(wù)器提供。網(wǎng)格（Network）是一組由高速網(wǎng)絡(luò)連接的不同的計算機(jī)系統(tǒng)，可以相互合作也可獨立工作。網(wǎng)格計算機(jī)將接受中央服務(wù)器分配的任務(wù)，然后在不忙的時候（如晚上或周末）執(zhí)行這些任務(wù)。7/16/202267/ 32多核處理器7/16