CMOS工藝流程與MOS電路版圖舉例課件

1、CMOS工藝流程與MOS電路版圖舉例2022/7/14CMOS工藝流程與MOS電路版圖舉例 1) 簡化N阱CMOS工藝演示CMOS工藝流程與MOS電路版圖舉例氧化層生長光刻1，刻N阱掩膜版氧化層P-SUBCMOS工藝流程與MOS電路版圖舉例曝光光刻1，刻N阱掩膜版光刻膠掩膜版CMOS工藝流程與MOS電路版圖舉例氧化層的刻蝕光刻1，刻N阱掩膜版CMOS工藝流程與MOS電路版圖舉例N阱注入光刻1，刻N阱掩膜版CMOS工藝流程與MOS電路版圖舉例形成N阱N阱P-SUBCMOS工藝流程與MOS電路版圖舉例氮化硅的刻蝕光刻2，刻有源區(qū)掩膜版二氧化硅掩膜版N阱CMOS工藝流程與MOS電路版圖舉例場氧的生長

2、光刻2，刻有源區(qū)掩膜版二氧化硅氮化硅掩膜版N阱CMOS工藝流程與MOS電路版圖舉例去除氮化硅光刻3，刻多晶硅掩膜版FOXN阱CMOS工藝流程與MOS電路版圖舉例重新生長二氧化硅（柵氧）光刻3，刻多晶硅掩膜版柵氧場氧N阱CMOS工藝流程與MOS電路版圖舉例生長多晶硅光刻3，刻多晶硅掩膜版多晶硅N阱CMOS工藝流程與MOS電路版圖舉例刻蝕多晶硅光刻3，刻多晶硅掩膜版掩膜版N阱CMOS工藝流程與MOS電路版圖舉例刻蝕多晶硅光刻3，刻多晶硅掩膜版多晶硅N阱CMOS工藝流程與MOS電路版圖舉例P+離子注入光刻4，刻P+離子注入掩膜版掩膜版P+N阱CMOS工藝流程與MOS電路版圖舉例N+離子注入光刻5，刻

3、N+離子注入掩膜版N+N阱CMOS工藝流程與MOS電路版圖舉例生長磷硅玻璃PSGPSGN阱CMOS工藝流程與MOS電路版圖舉例光刻接觸孔光刻6，刻接觸孔掩膜版P+N+N阱CMOS工藝流程與MOS電路版圖舉例刻鋁光刻7，刻Al掩膜版AlN阱CMOS工藝流程與MOS電路版圖舉例刻鋁VDDVoVSSN阱CMOS工藝流程與MOS電路版圖舉例光刻8，刻壓焊孔掩膜版鈍化層N阱CMOS工藝流程與MOS電路版圖舉例2) 清華工藝錄像N阱硅柵CMOS工藝流程CMOS工藝流程與MOS電路版圖舉例初始氧化CMOS工藝流程與MOS電路版圖舉例光刻1，刻N阱CMOS工藝流程與MOS電路版圖舉例N阱形成N阱CMOS工藝流

4、程與MOS電路版圖舉例Si3N4淀積Si3N4緩沖用SiO2P-Si SUBN阱CMOS工藝流程與MOS電路版圖舉例光刻2，刻有源區(qū)，場區(qū)硼離子注入有源區(qū)有源區(qū)N阱CMOS工藝流程與MOS電路版圖舉例場氧1N阱CMOS工藝流程與MOS電路版圖舉例光刻3N阱CMOS工藝流程與MOS電路版圖舉例場氧2N阱CMOS工藝流程與MOS電路版圖舉例柵氧化，開啟電壓調(diào)整柵氧化層N阱CMOS工藝流程與MOS電路版圖舉例多晶硅淀積多晶硅柵氧化層N阱CMOS工藝流程與MOS電路版圖舉例光刻4，刻NMOS管硅柵，磷離子注入形成NMOS管N阱NMOS管硅柵用光刻膠做掩蔽CMOS工藝流程與MOS電路版圖舉例光刻5，刻P

5、MOS管硅柵，硼離子注入及推進(jìn)，形成PMOS管N阱PMOS管硅柵用光刻膠做掩蔽CMOS工藝流程與MOS電路版圖舉例磷硅玻璃淀積N阱磷硅玻璃CMOS工藝流程與MOS電路版圖舉例光刻6，刻孔、磷硅玻璃淀積回流（圖中有誤，沒刻出孔)N阱CMOS工藝流程與MOS電路版圖舉例蒸鋁、光刻7，刻鋁、光刻8，刻鈍化孔（圖中展示的是刻鋁后的圖形）N阱VoVinVSSVDDP-SUB磷注入硼注入磷硅玻璃PMOS管硅柵NMOS管硅柵CMOS工藝流程與MOS電路版圖舉例離子注入的應(yīng)用CMOS工藝流程與MOS電路版圖舉例CMOS工藝流程與MOS電路版圖舉例N阱硅柵CMOS工藝流程CMOS工藝流程與MOS電路版圖舉例形成

6、N阱初始氧化，形成緩沖層，淀積氮化硅層光刻1，定義出N阱反應(yīng)離子刻蝕氮化硅層N阱離子注入，先注磷31P+ ，后注砷75As+3) 雙阱CMOS集成電路的工藝設(shè)計 P sub. 100磷31P+砷75As+CMOS工藝流程與MOS電路版圖舉例形成P阱 在N阱區(qū)生長厚氧化層，其它區(qū)域被氮化硅層保護(hù)而不會被氧化去掉光刻膠及氮化硅層 P阱離子注入，注硼N阱P sub. 100CMOS工藝流程與MOS電路版圖舉例推阱退火驅(qū)入，雙阱深度約1.8m去掉N阱區(qū)的氧化層N阱P阱CMOS工藝流程與MOS電路版圖舉例形成場隔離區(qū)生長一層薄氧化層淀積一層氮化硅光刻2場隔離區(qū)，非隔離區(qū)被光刻膠保護(hù)起來反應(yīng)離子刻蝕氮化硅

7、場區(qū)硼離子注入以防止場開啟熱生長厚的場氧化層去掉氮化硅層CMOS工藝流程與MOS電路版圖舉例閾值電壓調(diào)整注入光刻3，VTP調(diào)整注入光刻4，VTN調(diào)整注入光刻膠31P+11B+CMOS工藝流程與MOS電路版圖舉例形成多晶硅柵（柵定義） 生長柵氧化層 淀積多晶硅 光刻5， 刻蝕多晶硅柵N阱P阱CMOS工藝流程與MOS電路版圖舉例形成硅化物淀積氧化層反應(yīng)離子刻蝕氧化層，形成側(cè)壁氧化層（spacer, sidewall）淀積難熔金屬Ti或Co等低溫退火，形成C-47相的TiSi2或CoSi去掉氧化層上的沒有發(fā)生化學(xué)反應(yīng)的Ti或Co高溫退火，形成低阻穩(wěn)定的TiSi2或CoSi2CMOS工藝流程與MOS電

8、路版圖舉例形成N管源漏區(qū)光刻6，利用光刻膠將PMOS區(qū)保護(hù)起來離子注入磷或砷，形成N管源漏區(qū)形成P管源漏區(qū)光刻7，利用光刻膠將NMOS區(qū)保護(hù)起來離子注入硼，形成P管源漏區(qū)CMOS工藝流程與MOS電路版圖舉例形成接觸孔 化學(xué)氣相淀積BPTEOS硼磷硅玻璃層退火和致密光刻8，接觸孔版反應(yīng)離子刻蝕磷硅玻璃，形成接觸孔CMOS工藝流程與MOS電路版圖舉例形成第一層金屬淀積金屬鎢(W)，形成鎢塞CMOS工藝流程與MOS電路版圖舉例形成第一層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻9，第一層金屬版，定義出連線圖形反應(yīng)離子刻蝕金屬層，形成互連圖形CMOS工藝流程與MOS電路版圖舉例形成穿通接

9、觸孔化學(xué)氣相淀積PETEOS, 等離子增強(qiáng)正硅酸四乙酯熱分解Plasma Enhanced TEOS ：tetraethylorthosilicate Si-(OC2H5)4 - 通過化學(xué)機(jī)械拋光進(jìn)行平坦化光刻穿通接觸孔版反應(yīng)離子刻蝕絕緣層，形成穿通接觸孔形成第二層金屬淀積金屬層，如Al-Si、Al-Si-Cu合金等光刻10，第二層金屬版，定義出連線圖形反應(yīng)離子刻蝕，形成第二層金屬互連圖形正硅酸乙脂（TEOS）分解650750CMOS工藝流程與MOS電路版圖舉例合金 形成鈍化層 在低溫條件下(小于300)淀積氮化硅 光刻11，鈍化版 刻蝕氮化硅，形成鈍化圖形測試、封裝，完成集成電路的制造工藝

10、CMOS集成電路采用(100)晶向的硅材料CMOS工藝流程與MOS電路版圖舉例4) 圖解雙阱硅柵CMOS制作流程CMOS工藝流程與MOS電路版圖舉例 首先進(jìn)行表面清洗，去除wafer表面的保護(hù)層和雜質(zhì)，三氧化二鋁必須以高速粒子撞擊，并用化學(xué)溶液進(jìn)行清洗。甘油 甘油CMOS工藝流程與MOS電路版圖舉例 然后在表面氧化二氧化硅膜以減小后一步氮化硅對晶圓的表面應(yīng)力。 涂覆光阻(完整過程包括，甩膠預(yù)烘曝光顯影后烘腐蝕去除光刻膠)。其中二氧化硅以氧化形成，氮化硅LPCVD沉積形成(以氨、硅烷、乙硅烷反應(yīng)生成)。CMOS工藝流程與MOS電路版圖舉例 光刻技術(shù)去除不想要的部分，此步驟為定出P型阱區(qū)域。 (所

11、謂光刻膠就是對光或電子束敏感且耐腐蝕能力強(qiáng)的材料，常用的光阻液有S1813,AZ5214等)。光刻膠的去除可以用臭氧燒除也可用專用剝離液。氮化硅用180的磷酸去除或含CF4氣體的等離子刻蝕(RIE)。CMOS工藝流程與MOS電路版圖舉例 在P阱區(qū)域植入硼(+3)離子，因硅為+4價，所以形成空洞，呈正電荷狀態(tài)。(離子植入時與法線成7度角，以防止發(fā)生溝道效應(yīng)，即離子不與原子碰撞而直接打入)。每次離子植入后必須進(jìn)行退火處理，以恢復(fù)晶格的完整性。(但高溫也影響到已完成工序所形成的格局)。CMOS工藝流程與MOS電路版圖舉例 LOCOS (localoxidationofsilicon)選擇性氧化：濕法

12、氧化二氧化硅層，因以氮化硅為掩模會出現(xiàn)鳥嘴現(xiàn)象，影響尺寸的控制。二氧化硅層在向上生成的同時也向下移動，為膜厚的0.44倍，所以在去除二氧化硅層后，出現(xiàn)表面臺階現(xiàn)象。濕法氧化快于干法氧化，因OH基在硅中的擴(kuò)散速度高于O2。硅膜越厚所需時間越長。CMOS工藝流程與MOS電路版圖舉例 去除氮化硅和表面二氧化硅層。露出N型阱區(qū)域。(上述中曝光技術(shù)光罩與基片的距離分為接觸式、接近式和投影式曝光三種，常用投影式又分為等比和微縮式。曝光會有清晰度和分辯率，所以考慮到所用光線及波長、基片表面平坦度、套刻精度、膨脹系數(shù)等)。CMOS工藝流程與MOS電路版圖舉例 離子植入磷離子(+5)，所以出現(xiàn)多余電子，呈現(xiàn)負(fù)電

13、荷狀態(tài)。電荷移動速度高于P型約0.25倍。以緩沖氫氟酸液去除二氧化硅層。CMOS工藝流程與MOS電路版圖舉例 在表面重新氧化生成二氧化硅層，LPCVD沉積氮化硅層，以光阻定出下一步的fieldoxide區(qū)域。CMOS工藝流程與MOS電路版圖舉例 在上述多晶硅層外圍，氧化二氧化硅層以作為保護(hù)。涂布光阻，以便利用光刻技術(shù)進(jìn)行下一步的工序。CMOS工藝流程與MOS電路版圖舉例 形成NMOS，以砷離子進(jìn)行植入形成源漏極。此工序在約1000中完成，不能采用鋁柵極工藝，因鋁不能耐高溫，此工藝也稱為自對準(zhǔn)工藝。砷離子的植入也降低了多晶硅的電阻率(塊約為30歐姆)。還采用在多晶硅上沉積高熔點金屬材料的硅化物(

14、MoSi2、WSi2、TiSi2等)，形成多層結(jié)構(gòu)CMOS工藝流程與MOS電路版圖舉例 以類似的方法，形成PMOS，植入硼(+3)離子。 (后序中的PSG或BPSG能很好的穩(wěn)定能動鈉離子，以保證MOS電壓穩(wěn)定)。CMOS工藝流程與MOS電路版圖舉例 后序中的二氧化硅層皆是化學(xué)反應(yīng)沉積而成，其中加入PH3形成PSG (phospho-silicate-glass)，加入B2H6形成BPSG (boro-phospho-silicate-glass)以平坦表面。所謂PECVD (plasma enhancedCVD) 在普通CVD反應(yīng)空間導(dǎo)入電漿(等離子)，使氣體活化以降低反應(yīng)溫度)。CMOS工藝

15、流程與MOS電路版圖舉例CMOS工藝流程與MOS電路版圖舉例 光刻技術(shù)定出孔洞，以濺射法或真空蒸發(fā)法，依次沉積鈦+氮化鈦+鋁+氮化鈦等多層金屬。(其中還會考慮到鋁的表面氧化和氯化物的影響)。由于鋁硅固相反應(yīng)，特別對淺的PN結(jié)難以形成漏電流 (leakcurrent)小而穩(wěn)定的接觸，為此使用TiN等材料，以抑制鋁硅界面反應(yīng)，并有良好的歐姆，這種材料也稱為勢壘金屬(barriermetal)。CMOS工藝流程與MOS電路版圖舉例 RIE刻蝕出布線格局。以類似的方法沉積第二層金屬，以二氧化硅絕緣層和介電層作為層間保護(hù)和平坦表面作用。CMOS工藝流程與MOS電路版圖舉例 為滿足歐姆接觸要求，布線工藝是

16、在含有510%氫的氮氣中，在400500溫度下熱處理1530分鐘(也稱成形forming)，以使鋁和硅合金化。最后還要定出PAD接觸窗，以便進(jìn)行bonding工作。 (上述形成的薄膜厚度的計算可采用光學(xué)衍射、傾斜研磨、四探針法等方法測得)。 CMOS工藝流程與MOS電路版圖舉例CMOS工藝流程與MOS電路版圖舉例 2. 典型N阱CMOS工藝的剖面圖源硅柵漏薄氧化層金屬場氧化層p-阱n-襯底（FOX）低氧CMOS工藝流程與MOS電路版圖舉例CMOS processp+p+p-CMOS工藝流程與MOS電路版圖舉例Process (Inverter)p-subP-diffusionN-diffusi

17、onPolysiliconMetalLegend of each layercontactN-wellGND低氧場氧p-subp+InVDDS G DD G S圖例74CMOS工藝流程與MOS電路版圖舉例Layout and Cross-Section View of InverterInTop View or LayoutCross-Section ViewP-diffusionN-diffusionPolysiliconMetalLegend of each layercontactVDDGNDGNDOutVDDInverterInOutN-well圖例CMOS工藝流程與MOS電路版圖舉例

18、Process field oxidefield oxidefield oxideCMOS工藝流程與MOS電路版圖舉例3. Simplified CMOS Process FlowCreate n-well and active regionsGrow gate oxide (thin oxide)Deposit and pattern poly-silicon layerImplant source and drain regions, substrate contactsCreate contact windows, deposit and pattern metal layersCMOS

19、工藝流程與MOS電路版圖舉例N-well, Active Region, Gate OxideCross Sectionn-wellTop ViewS G DD G SMetalMetalMetalPolysiliconn+p+VDDVSSpMOSFETnMOSFETCMOS工藝流程與MOS電路版圖舉例Poly-silicon Layer Top ViewCross-SectionCMOS工藝流程與MOS電路版圖舉例N+ and P+ RegionsTop ViewOhmic contactsCross-SectionCMOS工藝流程與MOS電路版圖舉例SiO2 Upon Device & C

20、ontact EtchingTop ViewCross-SectionCMOS工藝流程與MOS電路版圖舉例Metal Layer by Metal EvaporationTop ViewCross-SectionCMOS工藝流程與MOS電路版圖舉例A Complete CMOS InverterTop ViewCross-SectionCMOS工藝流程與MOS電路版圖舉例DiffusionSiO2FETPolysiliconCMOS工藝流程與MOS電路版圖舉例Transistor - LayoutDiffusionPolysiliconCMOS工藝流程與MOS電路版圖舉例layersN-Dif

21、fusionPoly-siliconMetal 1Metal 2SiO2SiO2SiO2P-DiffusionCMOS工藝流程與MOS電路版圖舉例Via and ContactsDiffusionMetal 2SiO2SiO2PolysiliconMetal-Diff ContactMetal-Poly ContactSiO2ViaMetal 1CMOS工藝流程與MOS電路版圖舉例Inverter ExampleMetal-nDiff ContactMetal-Poly ContactViaVDDGNDVDDMetal 2Metal 1 Metal-nDiff ContactGNDCMOS工藝

22、流程與MOS電路版圖舉例4. MOS電路版圖舉例1) 鋁柵CMOS電路版圖設(shè)計規(guī)則2) 鋁柵、硅柵MOS器件的版圖3) 鋁柵工藝CMOS版圖舉例 4) 硅柵工藝MOS電路版圖舉例 5) P阱硅柵單層鋁布線CMOS集成電路的工藝過程6) CMOS IC 版圖設(shè)計技巧 7) CMOS反相器版圖流程CMOS工藝流程與MOS電路版圖舉例1) 鋁柵CMOS電路版圖設(shè)計規(guī)則CMOS工藝流程與MOS電路版圖舉例 該圖的說明a 溝道長度 3b GS/GD覆蓋c p+，n+最小寬度3d p+，n+最小間距3e p阱與n+區(qū)間距2f 孔距擴(kuò)散區(qū)最小間距 2g Al覆蓋孔孔 2 3或 3 3h Al柵跨越p+環(huán)i

23、Al最小寬度4j Al最小間距3p+Al1n+CMOS工藝流程與MOS電路版圖舉例2) 鋁柵、硅柵MOS器件的版圖硅柵MOS器件鋁柵MOS器件CMOS工藝流程與MOS電路版圖舉例Source/Drain: Photomask (dark field)Clear GlassChromiumCross Section鋁柵MOS工藝掩膜版的說明93CMOS工藝流程與MOS電路版圖舉例Gate: Photomask (dark field)Clear GlassChromiumCross Section94CMOS工藝流程與MOS電路版圖舉例Contacts: Photomask (dark fiel

24、d)Clear GlassChromiumCross Section95CMOS工藝流程與MOS電路版圖舉例Metal Interconnects: Photomask (light field)ChromiumClear GlassCross Section96CMOS工藝流程與MOS電路版圖舉例硅柵硅柵MOS器件工藝的流程Process (1)刻有源區(qū)正膠CMOS工藝流程與MOS電路版圖舉例Process (2)刻多晶硅與自對準(zhǔn)摻雜Self-Align DopingCMOS工藝流程與MOS電路版圖舉例Process (3)刻接觸孔、反刻鋁 field oxide (FOX)metal-po

25、ly insulator thin oxideCMOS工藝流程與MOS電路版圖舉例 3) 鋁柵工藝CMOS反相器版圖舉例 圖2為鋁柵CMOS反相器版圖示意圖?？梢?，為了防止寄生溝道以及p管、n管的相互影響，采用了保護(hù)環(huán)或隔離環(huán)：對n溝器件用p+環(huán)包圍起來， p溝器件用n+環(huán)隔離開，p+、n+環(huán)都以反偏形式接到地和電源上，消除兩種溝道間漏電的可能。 CMOS工藝流程與MOS電路版圖舉例圖2 鋁柵CMOS反相器版圖示意圖 版圖分解：刻P阱2. 刻P+區(qū)/保護(hù)環(huán)3. 刻n+區(qū)/保護(hù)帶4. 刻柵、預(yù)刻接觸孔5. 刻接觸孔6. 刻Al 7. 刻純化孔P+區(qū)保護(hù)環(huán)n+區(qū)/保護(hù)帶CMOS工藝流程與MOS電路

26、版圖舉例3版圖分解：1. 刻P阱 2. 刻P+區(qū)/環(huán)3. 刻n+區(qū)4. 刻柵、預(yù)刻接觸孔5. 刻接觸孔6. 刻Al 7. 刻純化孔 CMOS工藝流程與MOS電路版圖舉例4版圖分解：1. 刻P阱 2. 刻P+區(qū)/環(huán)3. 刻n+區(qū)4. 刻柵、預(yù)刻接觸孔5. 刻接觸孔6. 刻Al 7. 刻純化孔CMOS工藝流程與MOS電路版圖舉例 4) 硅柵MOS版圖舉例E/E NMOS反相器 刻有源區(qū) 刻多晶硅柵刻NMOS管S、D 刻接觸孔 反刻Al 圖5 E/E NMOS反相器版圖示意圖CMOS工藝流程與MOS電路版圖舉例E/D NMOS 反相器 刻有源區(qū)刻耗盡注入?yún)^(qū)刻多晶硅柵刻NMOS管S、D刻接觸孔反刻Al

27、 圖6 E/D NMOS 反相器版圖 CMOS工藝流程與MOS電路版圖舉例 制備耗盡型MOS管 在MOS集成電路中，有些設(shè)計需要采用耗盡型MOS管，這樣在MOS工藝過程中必須加一塊光刻掩膜版，其目的是使非耗盡型MOS管部分的光刻膠不易被刻蝕，然后通過離子注入和退火、再分布工藝，改變耗盡型MOS管區(qū)有源區(qū)的表面濃度，使MOS管不需要柵電壓就可以開啟工作。 然后采用干氧濕氧干氧的方法進(jìn)行場氧制備，其目的是使除有源區(qū)部分之外的硅表面生長一層較厚的SiO2層，防止寄生MOS管的形成。CMOS工藝流程與MOS電路版圖舉例 硅柵CMOS與非門版圖舉例 刻P阱刻p+環(huán)刻n+環(huán)刻有源區(qū)刻多晶硅柵刻PMOS管S

28、、D刻NMOS管S、D刻接觸孔反刻Al 圖7 硅柵CMOS與非門版圖 CMOS工藝流程與MOS電路版圖舉例8CMOS工藝流程與MOS電路版圖舉例硅柵P阱CMOS反相器版圖設(shè)計舉例5. 刻NMOS管S、D6. 刻接觸孔7. 反刻Al (W/L)p=3(W/L)n1. 刻P阱2. 刻有源區(qū)3. 刻多晶硅柵4. 刻PMOS管S、DCMOS工藝流程與MOS電路版圖舉例1. 刻P阱2. 刻有源區(qū)3. 刻多晶硅柵CMOS工藝流程與MOS電路版圖舉例4. 刻PMOS管S、D5. 刻NMOS管S、DCMOS工藝流程與MOS電路版圖舉例VDDVoViVss7. 反刻Al6. 刻接觸孔VDDViVssVoCMOS

29、工藝流程與MOS電路版圖舉例光刻1與光刻2套刻光刻2與光刻3套刻CMOS工藝流程與MOS電路版圖舉例光刻3與光刻4套刻光刻膠保護(hù)光刻4與光刻5套刻光刻膠保護(hù)刻PMOS管S、D刻NMOS管S、DDDSSCMOS工藝流程與MOS電路版圖舉例光刻5與光刻6套刻VDDViVssVo光刻6與光刻7套刻VDDViVDDVoViVssVDDViVssVoCMOS工藝流程與MOS電路版圖舉例ViVoT2 W/L=3/1T1 W/L=1/1PolyDiffAlconP阱ViVssVoVDDCMOS工藝流程與MOS電路版圖舉例5) P阱硅柵單層鋁布線CMOS的工藝過程 下面以光刻掩膜版為基準(zhǔn)，先描述一個P阱硅柵單

30、層鋁布線CMOS集成電路的工藝過程的主要步驟，用以說明如何在CMOS工藝線上制造CMOS集成電路。（見教材第7-9頁，圖1.12）CMOS工藝流程與MOS電路版圖舉例CMOS集成電路工藝-以P阱硅柵CMOS為例1、光刻I-阱區(qū)光刻，刻出阱區(qū)注入孔 N-SiSiO2118CMOS工藝流程與MOS電路版圖舉例2、阱區(qū)注入及推進(jìn)，形成阱區(qū)N-subP-well119CMOS工藝流程與MOS電路版圖舉例3、去除SiO2，長薄氧，長Si3N4N-subP-wellSi3N4薄氧120CMOS工藝流程與MOS電路版圖舉例4、光II-有源區(qū)光刻，刻出PMOS管、NMOS管的源、柵和漏區(qū)N-SiP-wellS

31、i3N4121CMOS工藝流程與MOS電路版圖舉例5、光III-N管場區(qū)光刻，N管場區(qū)注入孔，以提高場開啟，減少閂鎖效應(yīng)及改善阱的接觸。光刻膠N-SiP-B+122CMOS工藝流程與MOS電路版圖舉例6、長場氧，漂去SiO2及Si3N4，然后長柵氧。N-SiP-123CMOS工藝流程與MOS電路版圖舉例7、光-p管場區(qū)光刻（用光I的負(fù)版），p管場區(qū)注入， 調(diào)節(jié)PMOS管的開啟電壓，然后生長多晶硅。N-SiP-B+124CMOS工藝流程與MOS電路版圖舉例8、光-多晶硅光刻，形成多晶硅柵及多晶硅電阻多晶硅N-SiP-125CMOS工藝流程與MOS電路版圖舉例9、光I-P+區(qū)光刻，刻去P管上的膠。

32、P+區(qū)注入，形成PMOS管的源、漏區(qū)及P+保護(hù)環(huán)（圖中沒畫出P+保護(hù)環(huán)）。N-SiP-B+126CMOS工藝流程與MOS電路版圖舉例10、光-N管場區(qū)光刻，刻去N管上的膠。 N管場區(qū)注入，形成NMOS的源、漏區(qū)及N+保護(hù)環(huán)（圖中沒畫出）。光刻膠N-SiP-As127CMOS工藝流程與MOS電路版圖舉例11、長PSG（磷硅玻璃）。PSGN-SiP+P-P+N+N+128CMOS工藝流程與MOS電路版圖舉例12、光刻-引線孔光刻。PSGN-SiP+P-P+N+N+129CMOS工藝流程與MOS電路版圖舉例13、光刻-引線孔光刻（反刻Al）。PSGN-SiP+P-P+N+N+VDDINOUTPNSD

33、DSAl130CMOS工藝流程與MOS電路版圖舉例 8.7 RS觸發(fā)器 p.154 特性表實際上是一種特殊的真值表，它對觸發(fā)器的描述十分具體。這種真值表的輸入變量（自變量）除了數(shù)據(jù)輸入外，還有觸發(fā)器的初態(tài)，而輸出變量（因變量）則是觸發(fā)器的次態(tài)。特性方程是從特性表歸納出來的，比較簡潔；狀態(tài)轉(zhuǎn)換圖這種描述方法則很直觀。 ？CMOS工藝流程與MOS電路版圖舉例CMOS工藝流程與MOS電路版圖舉例MR,PMR,N圖例：實線：擴(kuò)散區(qū)，虛線：鋁，陰影線：多晶硅、黑方塊：引線孔N阱CMOS工藝流程與MOS電路版圖舉例 6) CMOS IC 版圖設(shè)計技巧 1、布局要合理 （1）引出端分布是否便于使用或與其他相

34、關(guān)電路兼容，是否符合管殼引出線排列要求。（2）特殊要求的單元是否安排合理，如p阱與p管漏源p+區(qū)離遠(yuǎn)一些，使pnp，抑制Latch-up，尤其是輸出級更應(yīng)注意。（3）布局是否緊湊，以節(jié)約芯片面積，一般盡可能將各單元設(shè)計成方形。（4）考慮到熱場對器件工作的影響，應(yīng)注意電路溫度分布是否合理。 CMOS工藝流程與MOS電路版圖舉例 2、單元配置恰當(dāng) （1）芯片面積降低10%，管芯成品率/圓片 可提高1520%。 （2）多用并聯(lián)形式，如或非門，少用串聯(lián)形式，如與非門。 （3）大跨導(dǎo)管采用梳狀或馬蹄形，小跨導(dǎo)管采用條狀圖形，使圖形排列盡可能規(guī)整。CMOS工藝流程與MOS電路版圖舉例 3、布線合理 布線面

35、積往往為其電路元器件總面積的幾倍，在多層布線中尤為突出。擴(kuò)散條/多晶硅互連多為垂直方向，金屬連線為水平方向，電源地線采用金屬線，與其他金屬線平行。長連線選用金屬。 多晶硅穿過Al線下面時，長度盡可能短，以降低寄生電容。 注意VDD、VSS布線，連線要有適當(dāng)?shù)膶挾取?容易引起“串?dāng)_”的布線（主要為傳送不同信號的連線），一定要遠(yuǎn)離，不可靠攏平行排列。 CMOS工藝流程與MOS電路版圖舉例 4、CMOS電路版圖設(shè)計對布線和接觸孔的特殊要求 （1）為抑制Latch up，要特別注意合理布置電源接觸孔和VDD引線，減小橫向電流密度和橫向電阻RS、RW。 采用接襯底的環(huán)行VDD布線。 增多VDD、VSS接

36、觸孔，加大接觸面積，增加連線牢固性。 對每一個VDD孔，在相鄰阱中配以對應(yīng)的VSS接觸孔，以增加并行電流通路。 盡量使VDD、VSS接觸孔的長邊相互平行。 接VDD的孔盡可能離阱近一些。 接VSS的孔盡可能安排在阱的所有邊上（P阱）。 CMOS工藝流程與MOS電路版圖舉例（2）盡量不要使多晶硅位于p+區(qū)域上多晶硅大多用n+摻雜，以獲得較低的電阻率。若多晶硅位于p+區(qū)域，在進(jìn)行p+摻雜時多晶硅已存在，同時對其也進(jìn)行了摻雜導(dǎo)致雜質(zhì)補(bǔ)償，使多晶硅。（3）金屬間距應(yīng)留得較大一些（3或4） 因為，金屬對光得反射能力強(qiáng)，使得光刻時難以精確分辨金屬邊緣。應(yīng)適當(dāng)留以裕量。CMOS工藝流程與MOS電路版圖舉例 5、雙層金屬布線時的優(yōu)化方案 （1）全局電源線、地線和時鐘線用第二層金屬線。 （2）電源支線和信號線用第一層金屬線（兩層金屬之間用通孔連接）。 （3）盡可能使兩層金屬互相垂直，減小交疊部分得面積。CMOS工藝流程與MOS電路版圖舉例7) CMOS反相器版圖流程CMOS工藝流程與MOS電路版圖舉例N wellP well CMOS反相器版圖流程(1)1. 阱做N阱和P阱封閉圖形，窗口注入形成P管和N管的襯底CMOS工藝流程與MOS電路版圖舉例N diffu