實驗報告4(MOSFET工藝器件仿真)

1、精選優(yōu)質(zhì)文檔-傾情為你奉上精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)專心-專注-專業(yè)精選優(yōu)質(zhì)文檔-傾情為你奉上專心-專注-專業(yè)學(xué)生實驗報告院別課程名稱器件仿真與工藝綜合設(shè)計實驗班級實驗三MOSFET工藝器件仿真姓名實驗時間學(xué)號指導(dǎo)教師成績批改時間報 告 內(nèi) 容實驗?zāi)康暮腿蝿?wù)1.理解半導(dǎo)體器件仿真的原理，掌握Silvaco TCAD 工具器件結(jié)構(gòu)描述流程及特性仿真流程；2.理解器件結(jié)構(gòu)參數(shù)和工藝參數(shù)變化對主要電學(xué)特性的影響。二、實驗原理1. MOSEET基本工作原理（以增強型NMOSFET為例）：以N溝道MOSEET為例，如圖1所示，是MOSFET基木結(jié)構(gòu)圖。在P型半導(dǎo)體襯底上制作兩個N+區(qū)，其

2、中一個作為源區(qū)，另一個作為漏區(qū)。源、漏區(qū)之間存在著溝道區(qū)，該橫向距離就是溝道長度。在溝道區(qū)的表面上作為介質(zhì)的絕緣柵是由熱氧化匸藝生長的二氧化硅層。在源區(qū)、漏區(qū)和絕緣柵上的電極是由一層鋁淀積，用于引出電極,引出的三個電極分別為源極S、漏極D和柵極G。并且從MOSEET襯底上引出一個電極B極。加在四個電極上的電壓分別為源極電壓Vs、漏極電壓Vd、柵極電壓Vg和襯底偏壓Vb。圖1 MOSFET結(jié)構(gòu)示意圖MOSFET在工作時的狀態(tài)如圖2所示。Vs Vd和Vb的極性和大小應(yīng)確保源區(qū)與襯底之間的PN結(jié)及漏區(qū)與襯底之間的PN結(jié)處與反偏位置?？梢园言礃O與襯底連接在一起，并且接地,即Vs=0,電位參考點為源極，

3、則Vg、Vd可以分別寫為（柵源電壓）Vgs、（漏源電壓）Vds。從MOSFET的漏極流入的電流稱為漏極電流ID。（1）在N溝道MOSFET中，當(dāng)柵極電壓為零時，N+源區(qū)和N+漏區(qū)被兩個背靠背的二極管所隔離。這時如果在漏極與源極之間加上電壓Vds,只會產(chǎn)生PN 結(jié)反向電流且電流極其微弱，其余電流均為零。（2）當(dāng)柵極電壓Vgs不為零時，柵極下面會產(chǎn)生一個指向半導(dǎo)體體內(nèi)的電場。（3）當(dāng)Vgs增大到等于閾值電壓Vt的值時，在半導(dǎo)體內(nèi)的電場作用下，柵極下的P型半導(dǎo)體表面開始發(fā)生強反型，因此形成連通N+源區(qū)和N+漏區(qū)的N型 溝道，如圖2所示。（4）由于大量的可動電子存在于溝道內(nèi)，當(dāng)在漏、源極之間加上漏源電

4、壓 Vgs后，會產(chǎn)牛漏極電流Id。（5）在VDs 定的條件下，當(dāng)VgsVt時，漏集電流 Id0。當(dāng)Vgs增大時，N型溝道內(nèi)的可動電子數(shù)的量就越多，Id越大。反之，當(dāng) Vgs減小時，N型溝道內(nèi)的可動電子數(shù)將減少，Id也隨之減小。在漏源電壓VDS恒定不變時，漏極電流ID隨柵源電壓VGS的變化而變化的規(guī)律，稱為MOSFET的轉(zhuǎn)移特性。因此MOSFET的基本工作原理，是通過改變柵源電壓Vgs來控制溝道的導(dǎo)電能力，進(jìn)而控制漏極電流Id。所以，根據(jù)其工作原理，MOSFET是一種電壓控制型器件。2. MOSFET轉(zhuǎn)移特性Vds恒定時，棚源電壓Vgs和漏源電流Ids的關(guān)系曲線即是MOSFET的轉(zhuǎn)移特性。對于增

5、強型NMOSFET,在一定的Vds下，Vgs=0時，Ids=0；只有VgsVt時才有Ids0。圖3為增強型NMOSFET的轉(zhuǎn)移特性曲線。圖中轉(zhuǎn)折點位置處的VGS (th)值為聞值電壓。3. MOSFET的輸出特性MOSFET輸出特性是當(dāng)VgsVt且恒定不變時，漏極電流Id隨漏源電壓Vds 變化而變化的規(guī)律。當(dāng)VDS0 且較小時，電勢在整個溝道長度內(nèi)近似為零，柵極與溝道電勢差處處相等，所以溝道中各點的自由電子濃度近似相等，如圖4 (a)所示， 此時溝道就等價于一個電阻值不隨VDs變化的固定電阻，因此Id與Vds成線性關(guān)系，如圖5的0A段直線顯示的區(qū)域為線性區(qū)。當(dāng)Vds逐漸增大時，溝道電流逐漸增大

6、，溝道電勢也逐漸增大。溝道中電子濃度將隨電勢差減小而減小，所以溝道厚度逐漸減薄。因此，溝道電阻將隨著溝道內(nèi)電子濃度減少和溝道減薄而增大。即當(dāng)Vds較大時，溝道電阻增大，導(dǎo)致Id的增加速率變慢，如圖5中AB段所示。當(dāng)Vds=Vdw時，在漏極處溝道厚度減薄到零，該處只剩下耗盡層，溝道被夾斷，如圖4 (b)所示。圖5中的點B代表溝道開始夾斷的工作狀態(tài)，該區(qū)域為過渡區(qū)。當(dāng)VDSVDSal時，溝道夾斷點向源極方向移動，因此耗盡區(qū)存在于溝道與漏極間，如圖4 (c)所示。當(dāng)溝道的電子到達(dá)溝道端頭耗盡區(qū)的邊界時，將立刻被耗盡區(qū)內(nèi)強大的電場掃入漏區(qū)。但是由于電子的漂移速度在耗盡區(qū)中達(dá)到飽和，不隨電場的增大而變化

7、，因此Id也達(dá)到飽和不再隨Vds的增大而增大， 如圖4中BC段所示，該區(qū)域為飽和區(qū)。當(dāng)Vds=BVds時，反向偏置的漏PN結(jié)發(fā)牛雪崩擊穿，或源漏穿通，導(dǎo) 致Id迅速上升。如圖5中CD段所示，該區(qū)為擊穿區(qū)。4.影響閾值電壓的因素:可以證明，對于NMOSFET的閾值電壓VT表達(dá)式為: 其中，Cox為柵電容，為費米勢，為接觸電勢差，QOX為氧化層電荷密度。由公式可知，影響閾值電壓的主要由柵電容Cox、襯底雜質(zhì)濃度、氧化層電荷密度Qox等因素決定。由可知，氧化層厚度tox越薄，則Cox越大，使閾值電壓VT降低。費米勢：，,當(dāng)P區(qū)摻朵濃度NA變大，則費米勢增大，閾 值電壓Vt增大。氧化層電荷密度Qox增

8、大，則VT減小。實驗內(nèi)容根據(jù)MOSFET工藝流程，運用Athene工藝仿真軟件設(shè)計器件，設(shè)計目標(biāo)參數(shù)；采用ALTAS器件仿真工具對NMOS器件電學(xué)特性仿真；改變器件結(jié)構(gòu)參數(shù)和工藝參數(shù)，分析其對NMOS器件主要電學(xué)特性的影響。四、實驗結(jié)果（一）器件設(shè)計1、器件結(jié)構(gòu)設(shè)計如圖所示，設(shè)置一個以P型為襯底，濃度為1e14,并制作兩個n+區(qū)作為源區(qū)，漏區(qū)的N溝道MOS管，長度為1.2um，高度為0.8um，在溝道區(qū)的表面作為介質(zhì)的絕緣柵由熱氧化工藝生長的二氧化硅層，在源區(qū)，漏區(qū)和絕緣柵的電極由一層鋁淀積，引出電極，為S極，G極和D極。圖一 器件結(jié)構(gòu)2、代碼翻譯、單步仿真、畫結(jié)構(gòu)圖# (c) Silvaco

9、 Inc., 2013go athena#定義X方向網(wǎng)格line x loc=0.0 spac=0.1 line x loc=0.2 spac=0.006line x loc=0.4 spac=0.006line x loc=0.6 spac=0.01 #定義Y方向網(wǎng)格line y loc=0.0 spac=0.002 line y loc=0.2 spac=0.005line y loc=0.5 spac=0.05line y loc=0.8 spac=0.15 #網(wǎng)格初始化，晶向100 硅襯底，磷摻雜濃度為1e14,網(wǎng)格間隔2，二維仿真init orientation=100 c.phos

10、=1e14 space.mul=2 two.d# #pwell formation including masking off of the nwell#在1000度和一個大氣壓條件下進(jìn)行30分鐘干氧擴(kuò)散，氯酸氣體含量為3%。diffus time=30 temp=1000 dryo2 press=1.00 hcl=3#刻蝕掉厚度為0.02um的氧化物薄膜etch oxide thick=0.02#P-well Implant#對表面進(jìn)行B離子注入，離子劑量為8e12，能量為100KeVimplant boron dose=8e12 energy=100 pears #對表面進(jìn)行濕氧處理，溫度

11、為950度，時間為100分鐘diffus temp=950 time=100 weto2 hcl=3#N-well implant not shown -#在進(jìn)行干氧處理，溫度在50分鐘內(nèi)從1000度升高1200度，大氣壓為0.1個# welldrive starts herediffus time=50 temp=1000 t.rate=4.000 dryo2 press=0.10 hcl=3#在1200溫度下的氮氣進(jìn)行220分鐘的擴(kuò)散后退火diffus time=220 temp=1200 nitro press=1#在90分鐘內(nèi)從1200度降到800度diffus time=90 tem

12、p=1200 t.rate=-4.444 nitro press=1#蝕刻全部氧化物etch oxide all#在1000度和一個大氣壓條件下進(jìn)行20分鐘干氧擴(kuò)散，氯酸氣體含量為3%#sacrificial cleaning oxidediffus time=20 temp=1000 dryo2 press=1 hcl=3#蝕刻全部氧化物etch oxide all#在925度和一個大氣壓條件下進(jìn)行11分鐘干氧擴(kuò)散，氯酸氣體含量為3%#gate oxide grown here:-diffus time=11 temp=925 dryo2 press=1.00 hcl=3#提取參數(shù)（gate

13、ox柵氧化層厚度）# Extract a design parameter extract name=gateox thickness oxide mat.occno=1 x.val=0.05#注入B離子的濃度為9.5e11,能量為100KeV（改變閾值電壓）#vt adjust implant implant boron dose=9.5e11 energy=10 pearson #用division參數(shù)設(shè)置淀積厚度為0.2um的多晶硅depo poly thick=0.2 divi=10 #from now on the situation is 2-D#蝕掉左邊不要的多晶硅，長度為0.3

14、5um，高為0.2umetch poly left p1.x=0.35# method語句用以分別調(diào)用fermi擴(kuò)散模型和compress氧化模型method fermi compressdiffuse time=3 temp=900 weto2 press=1.0#表面進(jìn)行磷注入，濃度為3.0e13,能量為20kevimplant phosphor dose=3.0e13 energy=20 pearson #depo oxide thick=0.120 divisions=8#干蝕法蝕掉厚度為0.12um的氧化層薄膜etch oxide dry thick=0.120# AS離子注入，濃度

15、為5.0e15，離子能量為50KeVimplant arsenic dose=5.0e15 energy=50 pearson #在氮氣條件下900度進(jìn)行一分鐘擴(kuò)散method fermi compressdiffuse time=1 temp=900 nitro press=1.0#刻蝕左邊的氧化物，長度為0.2um# pattern s/d contact metaletch oxide left p1.x=0.2deposit alumin thick=0.03 divi=2etch alumin right p1.x=0.18# Extract design parameters# 提

16、取參數(shù)# 提取參數(shù)結(jié)深nxj# extract final S/D Xjextract name=nxj xj silicon mat.occno=1 x.val=0.1 junc.occno=1# 提取方塊電阻# extract the N+ regions sheet resistanceextract name=n+ sheet rho sheet.res material=Silicon mat.occno=1 x.val=0.05 region.occno=1# extract the sheet rho under the spacer, of the LDD regionextr

17、act name=ldd sheet rho sheet.res material=Silicon mat.occno=1 x.val=0.3 region.occno=1# extract the surface conc under the channel.extract name=chan surf conc surf.conc impurity=Net Doping material=Silicon mat.occno=1 x.val=0.45# extract a curve of conductance versus bias.extract start material=Poly

18、silicon mat.occno=1 bias=0.0 bias.step=0.2 bias.stop=2 x.val=0.45extract done name=sheet cond v bias curve(bias,1dn.conduct material=Silicon mat.occno=1 region.occno=1)outfile=extract.dat#提取長溝道閾值電壓# extract the long chan Vtextract name=n1dvt 1dvt ntype vb=0.0 qss=1e10 x.val=0.49#鏡像語句，器件左右對稱structure

19、 mirror rightelectrode name=gate x=0.5 y=0.1electrode name=source x=0.1electrode name=drain x=1.1electrode name=substrate backsidestructure outfile=mos1ex01_0.str# plot the structuretonyplot mos1ex01_0.str -set mos1ex01_0.set# Vt Test : Returns Vt, Beta and Theta #go atlas# 設(shè)置模型# set material models

20、models cvt srh print #設(shè)置接觸類型contact name=gate n.polyinterface qf=3e10#牛頓算法method newtonsolve init#求解初始化# Bias the drain solve vdrain=0.1 # 對漏極曲線追蹤# Ramp the gatelog outf=mos1ex01_1.log mastersolve vgate=0 vstep=0.25 vfinal=3.0 name=gatesave outf=mos1ex01_1.str保存輸出文件繪畫出文件# plot resultstonyplot mos1ex

21、01_1.log -set mos1ex01_1_log.set# 提取閾值電壓參數(shù)# extract device parametersextract name=nvt (xintercept(maxslope(curve(abs(v.gate),abs(i.drain) - abs(ave(v.drain)/2.0)extract name=nbeta slope(maxslope(curve(abs(v.gate),abs(i.drain) * (1.0/abs(ave(v.drain)extract name=ntheta (max(abs(v.drain) * $nbeta)/max

22、(abs(i.drain) - (1.0 / (max(abs(v.gate) - ($nvt)quit對比分析改變襯底摻雜濃度implant boron dose=8e12 energy=100 pears表 3-1 改變襯底摻雜濃度的實驗結(jié)果圖濃度轉(zhuǎn)移特性曲線器件剖面圖雜質(zhì)濃度分布圖9e109e129e13表3-2改變襯底摻雜濃度的實驗數(shù)據(jù)摻雜濃度閾值電壓（V）長溝道閾值電壓（V）方塊電阻（）柵氧化層濃度（m）9e100.0.28.6833100.4339e120. 0.28.8934100.1819e131.1.28.4957100.329分析：由上圖可知，其他條件不變，在一定的范圍內(nèi)，隨著摻雜濃度的增加，器件的結(jié)構(gòu)發(fā)生變化，施主受主雜質(zhì)分