數(shù)字電子技術試題庫_第1頁
數(shù)字電子技術試題庫_第2頁
數(shù)字電子技術試題庫_第3頁
數(shù)字電子技術試題庫_第4頁
數(shù)字電子技術試題庫_第5頁
已閱讀5頁,還剩15頁未讀, 繼續(xù)免費閱讀

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進行舉報或認領

文檔簡介

1、數(shù)字電子技術一、請對下列函數(shù)化簡1、解:由得出2、3、解: 4. 解: 5、解:6、解:7、 (用卡諾圖化簡)解:所以: CDAB 00011110 00 1 1 1 01 1 1 1 11 1 10 1則,最后:8、解:9、(用卡諾圖化簡)則最后結(jié)果:10、 (用卡諾圖化簡)解:所以,卡諾圖為: CDAB 00011110 00 1 01 1 1 1 1 11 1 1 1 10 1所以 11、12、(用卡諾圖化簡) 最后結(jié)果:二、請把下列真值表轉(zhuǎn)換成邏輯圖ABCY00000010010001111000101111011111解:由真值表可以得出函數(shù)表示為:對其化簡得:畫出邏輯圖: 三、選擇

2、題:1、下列表達式中不存在競爭冒險的有 CD 。2、若在編碼器中有50個編碼對象,則要求輸出二進制代碼位數(shù)為 B 位。 A.5 B.6 C.10 D.503、邏輯函數(shù)中F=AB+CD的真值表中,F(xiàn)1的個數(shù)有( D ) A、2 B、4 C、16 D、74、一個16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有 C 個。 A.1 B.2 C.4 D.165、下列各函數(shù)等式中無冒險現(xiàn)象的函數(shù)式有 D 。 A. B. C. D. E.6、一個16選1的數(shù)據(jù)選擇器,其地址輸入端有( A ) A、4 B、3 C、2 D、17、函數(shù),當變量的取值為 ACD 時,將出現(xiàn)冒險現(xiàn)象。 A.B=C=1 B.B=C

3、=0 C.A=1,C=0 D.A=0,B=08、四選一數(shù)據(jù)選擇器的數(shù)據(jù)輸出Y與數(shù)據(jù)輸入Xi和地址碼Ai之間的邏輯表達式為Y= A 。A. B. C. D.9、一個8選一數(shù)據(jù)選擇器的數(shù)據(jù)輸入端有 E 個。A.1 B.2 C.3 D.4 E.810、觸發(fā)器是一種( B ) A、單穩(wěn)態(tài)電路 B、雙穩(wěn)態(tài)電路 C、三態(tài)電路 D、無穩(wěn)態(tài)電路11、在下列邏輯電路中,不是組合邏輯電路的有 D 。A.譯碼器 B.編碼器 C.全加器 D.寄存器12、八路數(shù)據(jù)分配器,其地址輸入端有 C 個。A.1 B.2 C.3 D.4 E.813、摩爾型時序電路的輸出( B )A、僅與當前外輸入有關B、僅與內(nèi)部狀態(tài)有關C、與外部

4、輸入和內(nèi)部狀態(tài)均有關D、與外部輸入和內(nèi)部狀態(tài)無關14、組合邏輯電路消除競爭冒險的方法有 AB 。A.  修改邏輯設計 B.在輸出端接入濾波電容C.后級加緩沖電路 D.屏蔽輸入信號的尖峰干擾15、101鍵盤的編碼器輸出 C 位二進制代碼。A.2 B.6 C.7 D.816、用三線-八線譯碼器74LS138實現(xiàn)原碼輸出的8路數(shù)據(jù)分配器,應 ABC 。A.=1,=D,=0 B. =1,=D,=DC.=1,=0,=D D. =D,=0,=017、鐘控RS觸發(fā)器的觸發(fā)時刻為( A ) A、CP1期間 B、CP0 期間 C、CP上升沿 D、CP下降沿18、以下電路中,加以適當輔助門電路, AB

5、適于實現(xiàn)單輸出組合邏輯電路。A.二進制譯碼器 B.數(shù)據(jù)選擇器 C.數(shù)值比較器 D.七段顯示譯碼器19、用四選一數(shù)據(jù)選擇器實現(xiàn)函數(shù)Y=,應使 A 。A.D0=D2=0,D1=D3=1 B.D0=D2=1,D1=D3=0C.D0=D1=0,D2=D3=1 D.D0=D1=1,D2=D3=020、四位二進制減法計數(shù)器的初始狀態(tài)為1001,經(jīng)過100個CP時鐘脈沖后的狀態(tài)是( D )A、1100 B、0100 C、1101 D、010121、用三線-八線譯碼器74LS138和輔助門電路實現(xiàn)邏輯函數(shù)Y=,應 A 。A.用與非門,Y= B.用與門,Y=C.用或門,Y= D.用或門,Y=22、脈沖整形電路有

6、 BC 。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.555定時器23、多諧振蕩器可產(chǎn)生 B 。A.正弦波 B.矩形脈沖 C.三角波 D.鋸齒波24、組合電路的特點是( D)A、含有記憶性元器件 B、輸出、輸入間有反饋通路C、電路輸出與以前狀態(tài)有關 D、全部由門電路構(gòu)成25、石英晶體多諧振蕩器的突出優(yōu)點是 C 。A.速度高 B.電路簡單 C.振蕩頻率穩(wěn)定 D.輸出波形邊沿陡峭26、TTL單定時器型號的最后幾位數(shù)字為 A 。A.555 B.556 C.7555 D.755627、連續(xù)異或1985個1的結(jié)果是( B )A、0 B、1 C、不唯一 D、邏輯概念錯誤28、555定時器可以組

7、成 ABC 。A.多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.JK觸發(fā)器29、用555定時器組成施密特觸發(fā)器,當輸入控制端CO外接10V電壓時,回差電壓為 B 。A.3.33V B.5V C.6.66V D.10V29、邏輯函數(shù)( A ) A、B B、A C、 D、30、以下各電路中, B 可以產(chǎn)生脈沖定時。 A. 多諧振蕩器 B.單穩(wěn)態(tài)觸發(fā)器 C.施密特觸發(fā)器 D.石英晶體多諧振蕩器31、在下列 ( D )輸入情況下,與運算的結(jié)構(gòu)等于邏輯 0A、全部輸入為0 B、任意輸入為0C、僅有一個輸入為0 D、全部輸入為1四、名詞解釋1、最小項-在N 個變量的邏輯函數(shù)中,M是包含了N個因子的乘

8、積項,而且這N個變量均以原變量或反變量的形式只在M中出現(xiàn)一次,則M是該組變量的最小項。 2、邏輯圖-用常用和基本的邏輯符號,表示函數(shù)變量之間的運算關系,這樣的圖叫作邏輯圖 3、反演規(guī)則-把原函數(shù)中的“與”換成“或”;把“或”換成“與”;把“0”換成“1”;把“1”換成“0”;把“原變量”換成“反變量”;把“反變量”換成“原變量。這樣的規(guī)則稱為反演規(guī)則。4、約束項 -不會出現(xiàn)的變量取值所對應的最小項,叫做約束項 5、時序電路-電路在任何時刻的穩(wěn)定輸出,不僅與電路的當前輸入量有關,還與電路原來的狀態(tài)有關,這樣的電路叫做邏輯時序電路,簡稱:時序電路6、與邏輯關系-當決定一件事件是否發(fā)生的各個條件都具

9、備時,事件才發(fā)生,這樣的因果關系叫做與邏輯關系。 7、組合電路-電路在任何時刻的穩(wěn)定輸出,只與電路的當前輸入量有關,這樣的電路叫做組合電路。8、邏輯代數(shù)-邏輯關系是指反映事物之間的因果關系,把這種關系用數(shù)學工具表示出來,就叫做邏輯代數(shù)。 9、對偶規(guī)則-把原函數(shù)中的“與”換成“或”;把“或”換成“與”;把“0”換成“1”;把“1”換成“0”這樣的規(guī)則稱為對偶規(guī)則。10、真值表-把所有變量的各種取值和所對應的函數(shù)值以表格的形式全部列舉出來以表示變量與函數(shù)之間的關系,這樣的表格叫做真值表。 11、代入規(guī)則-可以用同一個表示式去代替原來等式兩邊的同一個變量后,式子仍然是成立的。 Z1Z2Z3五、分析題

10、:請分析些圖所示的電路功能:解:1)按照從輸入到輸出逐漸分析得出表達式:2)對表達式進行化簡 3)根據(jù)已化簡的表達式 列出真值表ABSC0000011010101100 4)電路的功能說明:由真值表可以看出A、B可以看成是兩個加數(shù),S是相加后本位的和,C是兩個加數(shù)相加后向高位的進位。所以該電路完成的是“半加器”的功能二、請分析如下時序電路的功能,畫出狀態(tài)圖和時序圖(同步時序電路分析)解:1、寫方程式 1)、時鐘方程:2)、輸出方程:3)、驅(qū)動方程組2、求狀態(tài)方程式 (即:將驅(qū)動方程組分別代入相應觸發(fā)器的特性方程) 已知JK觸發(fā)器的特性方程為: 有3、計算(把電路輸入和現(xiàn)態(tài)的各種取值代入狀態(tài)方程

11、和輸出方程進行計算) 由2)的計算結(jié)果知道:4、狀態(tài)表(如下圖所示)5、 畫出狀態(tài)圖:6、畫有效循環(huán)的時序圖;(由狀態(tài)圖可以畫出 排列順序:7、電路功能說明 有效循環(huán)的6個狀態(tài)分別是05這6個十進制數(shù)字的格雷碼,并且在時鐘脈沖CP的作用下,這6個狀態(tài)是按遞增規(guī)律變化的,即: 000001011111110100000 所以這是一個用格雷碼表示的六進制同步加法計數(shù)器。當對第6個脈沖計數(shù)時,計數(shù)器又重新從000開始計數(shù),并產(chǎn)生輸出Y1 。三、請對下列電路圖進行分析,得出它功能:解:由計算列出真值表: 且在CP1期間有效六、設計題:1、請用JK觸發(fā)器設計一個能產(chǎn)生如下圖所示波形的同步時序電路。解:由

12、波形圖可以看出,每三個ui周期等于一個uo周期,所以應該設計一個三進制 計數(shù)器,可以把作為CP信號,則可以得出激勵表: 由激勵表寫出驅(qū)動方程: 由驅(qū)動方程畫出邏輯圖:把00狀態(tài)帶入驅(qū)動方程等到的次態(tài)是00,所以沒有無效循環(huán),故電路能自啟動。2、試設計一個“監(jiān)測兩位輸入信號不同”的電路,如果兩位輸入信號不同,則輸出“1”;相同時,輸出為“0”。1、所用門電路不限2、請用4個兩輸入端的與非們實現(xiàn)上述電路解:1.由題意列出真值表:A、BY0 00 11 01 10110所以 電路為=1ABY2. 3、請求出下列電路的函數(shù)表達式,并畫出在給定輸入信號所對應的輸 出信號波形。給定的輸入信號波形圖,如下所示:解:4、請畫出如下主從JK觸發(fā)器在給定輸入信號的情況下的Q端的信號波形。給定的輸入信號波形為:解:6. 設計一個組合電路,要求如下真值表 A B C D Y 0 0 0 0 0 0 0 1 1 1 0 1 0 1 1 0 1 1 0 1 1 0 0 1 0 1 0 1

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預覽,若沒有圖紙預覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負責。
  • 6. 下載文件中如有侵權(quán)或不適當內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論