計(jì)算機(jī)組成原理第五章中央處理器[一]

1、第五章第五章 中央處理器中央處理器5.1 CPU5.1 CPU的功能和組成的功能和組成5.2 5.2 指令周期指令周期5.3 5.3 時(shí)序產(chǎn)生器和時(shí)序控制方式時(shí)序產(chǎn)生器和時(shí)序控制方式5.4 5.4 硬布線控制器硬布線控制器5.5 5.5 微程序控制器微程序控制器5.6 5.6 微程序設(shè)計(jì)技術(shù)微程序設(shè)計(jì)技術(shù) 5.1 CPU5.1 CPU的功能和組成的功能和組成CPU( Central Processing Unit):CPU( Central Processing Unit):計(jì)算機(jī)系統(tǒng)的核心部計(jì)算機(jī)系統(tǒng)的核心部件件, ,由由運(yùn)算器運(yùn)算器和和控制器控制器構(gòu)成構(gòu)成. .5.1.1 CPU5.1.1

2、 CPU的功能的功能 指令控制指令控制: :取指令并產(chǎn)生下一條指令在內(nèi)存中的地址取指令并產(chǎn)生下一條指令在內(nèi)存中的地址; ;操作控制操作控制: :對(duì)指令進(jìn)行譯碼，產(chǎn)生各種操作信號(hào)送往相對(duì)指令進(jìn)行譯碼，產(chǎn)生各種操作信號(hào)送往相應(yīng)部件應(yīng)部件, ,以控制完成指令所要求的動(dòng)作以控制完成指令所要求的動(dòng)作; ;時(shí)序控制時(shí)序控制: :對(duì)各種操作信號(hào)實(shí)施時(shí)間上的控制對(duì)各種操作信號(hào)實(shí)施時(shí)間上的控制, ,以保證計(jì)以保證計(jì)算機(jī)有條不紊地連續(xù)自動(dòng)工作算機(jī)有條不紊地連續(xù)自動(dòng)工作; ;數(shù)據(jù)加工數(shù)據(jù)加工: :執(zhí)行所有的算術(shù)運(yùn)算和邏輯運(yùn)算執(zhí)行所有的算術(shù)運(yùn)算和邏輯運(yùn)算, ,并進(jìn)行邏并進(jìn)行邏輯測(cè)試輯測(cè)試; ;異常處理和中斷處理異常處

3、理和中斷處理: :檢測(cè)和處理異常情況檢測(cè)和處理異常情況( (如電源掉電、如電源掉電、除法運(yùn)算除除法運(yùn)算除0 0溢出等溢出等) )及特殊請(qǐng)求及特殊請(qǐng)求( (如打印機(jī)請(qǐng)求傳送打印如打印機(jī)請(qǐng)求傳送打印字符等字符等) )。微操作控制信號(hào)發(fā)生器微操作控制信號(hào)發(fā)生器時(shí)序信號(hào)發(fā)生器時(shí)序信號(hào)發(fā)生器指令譯碼器指令譯碼器啟停電路啟停電路控制臺(tái)控制臺(tái)脈沖源脈沖源操作碼操作碼尋址方式尋址方式 地址碼地址碼地址形成部件地址形成部件pcpc至至MARMAR增量增量中斷控制邏輯中斷控制邏輯至至MARMAR/ALU/ALUIRIRDB DB 圖圖5.1 5.1 中央處理器組成框圖中央處理器組成框圖程序狀態(tài)程序狀態(tài)寄存器寄存器

4、 通用通用寄存器組寄存器組 DBDBAB AB I/OI/O狀態(tài)信息狀態(tài)信息微操作控制信號(hào)微操作控制信號(hào)5.1.2 CPU5.1.2 CPU的組成的組成5.1.2 CPU5.1.2 CPU的組成的組成 1. 1.控制器的構(gòu)成控制器的構(gòu)成(1)(1)指令部件指令部件: :完成取指令和分析指令。完成取指令和分析指令。程序計(jì)數(shù)器程序計(jì)數(shù)器(Program Counter(Program Counter ，PC)PC)：又稱為指令計(jì)數(shù)：又稱為指令計(jì)數(shù)器、指令地址寄存器。器、指令地址寄存器。PCPC中中存放當(dāng)前或下一條要執(zhí)行的存放當(dāng)前或下一條要執(zhí)行的指令的地址指令的地址, ,控制指令的執(zhí)行順序。順序執(zhí)行

5、時(shí)，控制指令的執(zhí)行順序。順序執(zhí)行時(shí)，PCPC增量增量計(jì)數(shù)；遇到轉(zhuǎn)移指令計(jì)數(shù)；遇到轉(zhuǎn)移指令, ,則將轉(zhuǎn)移地址送至則將轉(zhuǎn)移地址送至PCPC。注意：由于注意：由于PCPC可以指向主存中任一單元，故其位數(shù)應(yīng)能表示主存的可以指向主存中任一單元，故其位數(shù)應(yīng)能表示主存的最大容量，并與最大容量，并與MARMAR的位數(shù)相同。的位數(shù)相同。指令寄存器指令寄存器(Instruction Register, IRInstruction Register, IR)：存放當(dāng)前正在執(zhí)：存放當(dāng)前正在執(zhí)行的指令。行的指令。指令譯碼器指令譯碼器( ( Instruction DecoderInstruction Decoder，I

6、D):ID):指令分析部件，指令分析部件，對(duì)對(duì)IRIR中的指令操作碼部分進(jìn)行譯碼分析，產(chǎn)生相應(yīng)操作的中的指令操作碼部分進(jìn)行譯碼分析，產(chǎn)生相應(yīng)操作的控制電位，提供給微操作控制信號(hào)形成部件。控制電位，提供給微操作控制信號(hào)形成部件。注意：有的機(jī)器還需要對(duì)尋址方式字段進(jìn)行譯碼，以控制注意：有的機(jī)器還需要對(duì)尋址方式字段進(jìn)行譯碼，以控制操作數(shù)有效地址的形成。操作數(shù)有效地址的形成。 5.1.2 CPU5.1.2 CPU的組成的組成1. 1.控制器的構(gòu)成控制器的構(gòu)成(1)(1)指令部件指令部件: :完成取指令和分析指令。完成取指令和分析指令。 地址形成部件：根據(jù)機(jī)器所規(guī)定的各種尋址方式，地址形成部件：根據(jù)機(jī)器

7、所規(guī)定的各種尋址方式，用來生成操作數(shù)有效地址。用來生成操作數(shù)有效地址。(2)(2)時(shí)序控制部件時(shí)序控制部件從宏觀從宏觀( (即程序控制即程序控制) )上看，計(jì)算機(jī)的解題過程是指令上看，計(jì)算機(jī)的解題過程是指令序列的執(zhí)行過程；從微觀序列的執(zhí)行過程；從微觀( (即指令控制即指令控制) )上看，它又是上看，它又是微操作序列微操作序列( (即一個(gè)個(gè)微操作即一個(gè)個(gè)微操作) )的執(zhí)行過程。一條指令的執(zhí)行過程。一條指令的執(zhí)行過程可以分解為若干簡單的基本操作，稱之的執(zhí)行過程可以分解為若干簡單的基本操作，稱之為為微操作微操作。這些微操作信號(hào)是有嚴(yán)格的時(shí)間順序要。這些微操作信號(hào)是有嚴(yán)格的時(shí)間順序要求的，不可以任意顛

8、倒。時(shí)序控制部件的作用就是求的，不可以任意顛倒。時(shí)序控制部件的作用就是用來產(chǎn)生一系列時(shí)序信號(hào)，為各個(gè)微操作定時(shí)，保用來產(chǎn)生一系列時(shí)序信號(hào)，為各個(gè)微操作定時(shí)，保證各個(gè)微操作的執(zhí)行順序。證各個(gè)微操作的執(zhí)行順序。(2)(2)時(shí)序控制部件時(shí)序控制部件 脈沖源脈沖源:用于產(chǎn)生一定頻率的主時(shí)鐘脈沖，一般采用于產(chǎn)生一定頻率的主時(shí)鐘脈沖，一般采用石英晶體震蕩器作為脈沖源。用石英晶體震蕩器作為脈沖源。 啟停電路：控制整個(gè)機(jī)器工作的啟動(dòng)與停止，即啟停電路：控制整個(gè)機(jī)器工作的啟動(dòng)與停止，即保證可靠地送出或封鎖主時(shí)鐘脈沖，控制時(shí)序信保證可靠地送出或封鎖主時(shí)鐘脈沖，控制時(shí)序信號(hào)的發(fā)生與停止。號(hào)的發(fā)生與停止。 時(shí)序信號(hào)發(fā)

9、生器：用以產(chǎn)生機(jī)器所需要的各種時(shí)時(shí)序信號(hào)發(fā)生器：用以產(chǎn)生機(jī)器所需要的各種時(shí)序信號(hào)，以便控制有關(guān)部件在不同的時(shí)間完成不序信號(hào)，以便控制有關(guān)部件在不同的時(shí)間完成不同的微操作。不同的機(jī)器有不同的時(shí)序信號(hào)。在同的微操作。不同的機(jī)器有不同的時(shí)序信號(hào)。在同步控制的機(jī)器中，一般包括周期、節(jié)拍、脈沖同步控制的機(jī)器中，一般包括周期、節(jié)拍、脈沖等三級(jí)時(shí)序信號(hào)。等三級(jí)時(shí)序信號(hào)。(3)(3)微操作控制信號(hào)發(fā)生器微操作控制信號(hào)發(fā)生器不同的指令完成不同的功能，需要不同的微操不同的指令完成不同的功能，需要不同的微操作控制信號(hào)序列。每條指令都有自己對(duì)應(yīng)的微操作控制信號(hào)序列。每條指令都有自己對(duì)應(yīng)的微操作序列。控制器必須根據(jù)不同

10、的指令，在不同的作序列。控制器必須根據(jù)不同的指令，在不同的時(shí)間，產(chǎn)生并發(fā)出不同的微操作控制信號(hào)，控制時(shí)間，產(chǎn)生并發(fā)出不同的微操作控制信號(hào)，控制有關(guān)部件協(xié)調(diào)工作，完成指令規(guī)定的任務(wù)。有關(guān)部件協(xié)調(diào)工作，完成指令規(guī)定的任務(wù)。(4)(4)中斷控制邏輯中斷控制邏輯用以實(shí)現(xiàn)異常情況和特殊請(qǐng)求的處理。用以實(shí)現(xiàn)異常情況和特殊請(qǐng)求的處理。(5) (5) 程序狀態(tài)寄存器程序狀態(tài)寄存器PSRPSR用以存放程序的工作狀態(tài)用以存放程序的工作狀態(tài)( (如管態(tài)、目態(tài)等如管態(tài)、目態(tài)等) )和和指令執(zhí)行的結(jié)果特征指令執(zhí)行的結(jié)果特征( (如如ALUALU的運(yùn)算結(jié)果為零、結(jié)的運(yùn)算結(jié)果為零、結(jié)果為負(fù)、結(jié)果溢出等果為負(fù)、結(jié)果溢出等)

11、)，把它存放的內(nèi)容稱為程序，把它存放的內(nèi)容稱為程序狀態(tài)字狀態(tài)字(PSW)(PSW)，表明了系統(tǒng)的基本狀態(tài)，是控制，表明了系統(tǒng)的基本狀態(tài)，是控制程序執(zhí)行的重要依據(jù)。程序執(zhí)行的重要依據(jù)。 (6) (6) 用于主存接口的寄存器用于主存接口的寄存器 存儲(chǔ)器地址寄存器存儲(chǔ)器地址寄存器(MAR):(MAR):接受來自接受來自PCPC的指令地址的指令地址，或來自地址形成部件的操作數(shù)地址，以確定要訪問的或來自地址形成部件的操作數(shù)地址，以確定要訪問的單元。單元。 存儲(chǔ)器數(shù)據(jù)寄存器存儲(chǔ)器數(shù)據(jù)寄存器(MDR):(MDR):亦稱為存儲(chǔ)器數(shù)據(jù)緩沖寄亦稱為存儲(chǔ)器數(shù)據(jù)緩沖寄存器存器(MBR)(MBR)。寫入主存的數(shù)據(jù)一般先

12、送至。寫入主存的數(shù)據(jù)一般先送至MDRMDR，再送，再送主存；從主存讀出的指令或數(shù)據(jù)一般先送入主存；從主存讀出的指令或數(shù)據(jù)一般先送入MDRMDR，再，再送指令寄存器。送指令寄存器。 主存接口寄存器主存接口寄存器MARMAR、MDRMDR的的作用：作用： -作為作為 CPUCPU與主存、外設(shè)之間信息傳遞的中轉(zhuǎn)站與主存、外設(shè)之間信息傳遞的中轉(zhuǎn)站; ; - -補(bǔ)償補(bǔ)償CPUCPU與主存、外設(shè)之間操作速度的差別。與主存、外設(shè)之間操作速度的差別。 (7) (7) 控制臺(tái)：用于實(shí)現(xiàn)人與機(jī)器之間的通信聯(lián)系，如啟控制臺(tái)：用于實(shí)現(xiàn)人與機(jī)器之間的通信聯(lián)系，如啟動(dòng)或停止機(jī)器的運(yùn)行、監(jiān)視程序運(yùn)行過程、對(duì)程序進(jìn)動(dòng)或停止機(jī)

13、器的運(yùn)行、監(jiān)視程序運(yùn)行過程、對(duì)程序進(jìn)行必要的修改或干預(yù)等。行必要的修改或干預(yù)等。2 2、CPUCPU內(nèi)部的寄存器設(shè)置內(nèi)部的寄存器設(shè)置 CPUCPU內(nèi)部一般都設(shè)置下列寄存器：內(nèi)部一般都設(shè)置下列寄存器： 指令寄存器指令寄存器IRIR； 程序計(jì)數(shù)器程序計(jì)數(shù)器PCPC； 累加寄存器累加寄存器ACAC； 程序狀態(tài)寄存器程序狀態(tài)寄存器PSRPSR； 地址寄存器地址寄存器MARMAR； 數(shù)據(jù)緩沖寄存器數(shù)據(jù)緩沖寄存器MDR(MDR(或或MBR)MBR)。 (1)(1)累加寄存器累加寄存器ACAC 用于操作數(shù)和操作結(jié)果，例如一個(gè)加法操作，用于操作數(shù)和操作結(jié)果，例如一個(gè)加法操作，ACAC的內(nèi)容作為作為一個(gè)操作數(shù)與

14、另外一個(gè)操作數(shù)相的內(nèi)容作為作為一個(gè)操作數(shù)與另外一個(gè)操作數(shù)相加，結(jié)果送回加，結(jié)果送回ACAC。早期的機(jī)器只有一個(gè)累加器，一。早期的機(jī)器只有一個(gè)累加器，一般采用隱含尋址的方法供程序使用。般采用隱含尋址的方法供程序使用。 隨著計(jì)算機(jī)的發(fā)展，運(yùn)算器結(jié)構(gòu)從單累加器發(fā)展為多累隨著計(jì)算機(jī)的發(fā)展，運(yùn)算器結(jié)構(gòu)從單累加器發(fā)展為多累加器，即通用寄存器組結(jié)構(gòu)。加器，即通用寄存器組結(jié)構(gòu)。 通用寄存器是一組程序可訪問的、具有多種功能的寄存通用寄存器是一組程序可訪問的、具有多種功能的寄存器。在指令系統(tǒng)中為這些寄存器分配了編號(hào)器。在指令系統(tǒng)中為這些寄存器分配了編號(hào)( (或稱寄存或稱寄存器地址器地址) )，可編程使用其中的某個(gè)

15、寄存器。因?yàn)榭梢詫?shí)，可編程使用其中的某個(gè)寄存器。因?yàn)榭梢詫?shí)現(xiàn)多種功能，如提供操作數(shù)、保存中間結(jié)果現(xiàn)多種功能，如提供操作數(shù)、保存中間結(jié)果( (即作累加即作累加器用器用) )，或用作地址指針，或作為基址寄存器、變址寄，或用作地址指針，或作為基址寄存器、變址寄存器、計(jì)數(shù)器等，因而稱為通用寄存器。存器、計(jì)數(shù)器等，因而稱為通用寄存器。 IRIR、PCPC、PSRPSR、MARMAR、MDRMDR的作用前面已經(jīng)作了介紹，的作用前面已經(jīng)作了介紹，此處不再贅述。此處不再贅述。 除了上述提到的寄存器外，除了上述提到的寄存器外，CPUCPU中還常設(shè)置一些程序不中還常設(shè)置一些程序不能直接訪問、用于暫存操作數(shù)據(jù)或中間

16、結(jié)果的寄存器，能直接訪問、用于暫存操作數(shù)據(jù)或中間結(jié)果的寄存器，稱為稱為暫存器暫存器。 5.1.2 CPU5.1.2 CPU的組成的組成2.2.控制器的構(gòu)成方式控制器的構(gòu)成方式 控制器的主要任務(wù)為根據(jù)不同的指令，控制器的主要任務(wù)為根據(jù)不同的指令，不同的狀態(tài)條件，在不同的時(shí)間，產(chǎn)生不不同的狀態(tài)條件，在不同的時(shí)間，產(chǎn)生不同的控制信號(hào)，控制計(jì)算機(jī)的各部件協(xié)調(diào)同的控制信號(hào)，控制計(jì)算機(jī)的各部件協(xié)調(diào)地進(jìn)行工作。故地進(jìn)行工作。故控制器的核心為微操作控控制器的核心為微操作控制信號(hào)發(fā)生器制信號(hào)發(fā)生器( (控制單元控制單元CU)CU)。 根據(jù)產(chǎn)生微操作控制信號(hào)的方式不同，控制器可以根據(jù)產(chǎn)生微操作控制信號(hào)的方式不同，

17、控制器可以分為組合邏輯型、存儲(chǔ)邏輯型、組合邏輯與存儲(chǔ)邏輯結(jié)分為組合邏輯型、存儲(chǔ)邏輯型、組合邏輯與存儲(chǔ)邏輯結(jié)合型三種。合型三種。(1) (1) 組合邏輯型組合邏輯型這種控制器稱為組合邏輯控制器，是用組合邏輯技這種控制器稱為組合邏輯控制器，是用組合邏輯技術(shù)來實(shí)現(xiàn)的，其微操作信號(hào)發(fā)生器是由門電路組成的復(fù)術(shù)來實(shí)現(xiàn)的，其微操作信號(hào)發(fā)生器是由門電路組成的復(fù)雜樹狀網(wǎng)絡(luò)構(gòu)成的。這種方法是分立元件時(shí)代的產(chǎn)物，雜樹狀網(wǎng)絡(luò)構(gòu)成的。這種方法是分立元件時(shí)代的產(chǎn)物，以使用最少器件數(shù)和取得最高操作速度為設(shè)計(jì)目標(biāo)。以使用最少器件數(shù)和取得最高操作速度為設(shè)計(jì)目標(biāo)。(2) (2) 存儲(chǔ)邏輯型存儲(chǔ)邏輯型 這種控制器稱為微程序控制器，

18、采用存儲(chǔ)邏輯實(shí)現(xiàn)，這種控制器稱為微程序控制器，采用存儲(chǔ)邏輯實(shí)現(xiàn)，即將微操作信號(hào)代碼化，使每條機(jī)器指令轉(zhuǎn)化為一段微即將微操作信號(hào)代碼化，使每條機(jī)器指令轉(zhuǎn)化為一段微程序，存入控制存儲(chǔ)器中，微操作控制信號(hào)由微指令產(chǎn)程序，存入控制存儲(chǔ)器中，微操作控制信號(hào)由微指令產(chǎn)生。生。(3) (3) 組合邏輯和存儲(chǔ)邏輯結(jié)合型組合邏輯和存儲(chǔ)邏輯結(jié)合型這種控制器稱為這種控制器稱為PLAPLA控制器，吸收了前兩種設(shè)計(jì)思控制器，吸收了前兩種設(shè)計(jì)思想。想。 PLAPLA控制器實(shí)際上也是一種組合邏輯控制器，但與控制器實(shí)際上也是一種組合邏輯控制器，但與常規(guī)組合邏輯控制器不同的是，它是可編程的，某一微常規(guī)組合邏輯控制器不同的是，它

19、是可編程的，某一微操作控制信號(hào)由操作控制信號(hào)由PLAPLA的某一輸出函數(shù)產(chǎn)生。的某一輸出函數(shù)產(chǎn)生。微操作微操作控制信號(hào)控制信號(hào)發(fā)生器發(fā)生器指令譯碼器指令譯碼器指令寄存器指令寄存器操作碼操作碼時(shí)序時(shí)序信號(hào)信號(hào)狀態(tài)反狀態(tài)反饋信號(hào)饋信號(hào)譯碼輸出譯碼輸出圖圖5.25.2 微操作控制信號(hào)發(fā)生器示意圖微操作控制信號(hào)發(fā)生器示意圖微操作控制信號(hào)微操作控制信號(hào)注意：三種控制器只是微操作信號(hào)發(fā)生器的結(jié)構(gòu)和原理不注意：三種控制器只是微操作信號(hào)發(fā)生器的結(jié)構(gòu)和原理不同，但產(chǎn)生的微操作命令的功能是相同的，并且各個(gè)控制同，但產(chǎn)生的微操作命令的功能是相同的，并且各個(gè)控制條件都是由時(shí)序電路、操作碼譯碼信號(hào)、被控部件的反饋條件都

20、是由時(shí)序電路、操作碼譯碼信號(hào)、被控部件的反饋信息有機(jī)配合而成的。信息有機(jī)配合而成的。3.3.總線總線 (2) (2) 計(jì)算機(jī)中各部件的連接方式計(jì)算機(jī)中各部件的連接方式 在各部件之間用專門的通路連接在各部件之間用專門的通路連接 優(yōu)點(diǎn)優(yōu)點(diǎn): :直觀；直觀； 缺點(diǎn)缺點(diǎn): :結(jié)構(gòu)復(fù)雜結(jié)構(gòu)復(fù)雜, ,硬件設(shè)備量增大硬件設(shè)備量增大. . 在各部件之間設(shè)置總線來傳送信息在各部件之間設(shè)置總線來傳送信息 優(yōu)點(diǎn)優(yōu)點(diǎn): :減少傳送線數(shù)量減少傳送線數(shù)量, ,使數(shù)據(jù)通路結(jié)構(gòu)簡化使數(shù)據(jù)通路結(jié)構(gòu)簡化, ,便于控制；便于控制； (1) (1) 總線定義總線定義: :一組能為多個(gè)部件分時(shí)共享的公共信息傳送一組能為多個(gè)部件分時(shí)共享

21、的公共信息傳送線路線路. .它分時(shí)接受各部件送來的信息它分時(shí)接受各部件送來的信息, ,并發(fā)送信息到有關(guān)部并發(fā)送信息到有關(guān)部件件. . 缺點(diǎn)缺點(diǎn): :當(dāng)多個(gè)部件爭用總線時(shí)當(dāng)多個(gè)部件爭用總線時(shí), ,需設(shè)置總線控制邏輯解需設(shè)置總線控制邏輯解決總線控制權(quán)的問題決總線控制權(quán)的問題. . (3)(3)總線分類總線分類 CPUCPU內(nèi)部總線內(nèi)部總線: :連接連接CPUCPU內(nèi)的各寄存器與內(nèi)的各寄存器與ALU,ALU,主要主要用于傳送數(shù)據(jù)信息用于傳送數(shù)據(jù)信息; ; 系統(tǒng)總線系統(tǒng)總線: :連接連接CPUCPU、主存與、主存與I/OI/O接口接口, ,通常包括數(shù)通常包括數(shù)據(jù)總線、地址總線、控制總線據(jù)總線、地址總線

22、、控制總線. .4.CPU4.CPU內(nèi)部數(shù)據(jù)通路內(nèi)部數(shù)據(jù)通路總線結(jié)構(gòu)總線結(jié)構(gòu): :將所有寄存器的輸入端和輸出端都連接到將所有寄存器的輸入端和輸出端都連接到一條或多條公共的通路上一條或多條公共的通路上. .又分為單總線結(jié)構(gòu)、雙總線結(jié)又分為單總線結(jié)構(gòu)、雙總線結(jié)構(gòu)構(gòu)( (見見圖圖5.155.15) ) 、多總線結(jié)構(gòu)、多總線結(jié)構(gòu). . (1) (1) 數(shù)據(jù)通路數(shù)據(jù)通路:CPU:CPU中寄存器及中寄存器及ALUALU之間的連接線路之間的連接線路. .通常通常有兩種形式有兩種形式, ,同同3(2),3(2),即即: :專用數(shù)據(jù)通路結(jié)構(gòu)專用數(shù)據(jù)通路結(jié)構(gòu): :根據(jù)指令執(zhí)行過程中的數(shù)據(jù)和根據(jù)指令執(zhí)行過程中的數(shù)據(jù)

23、和地址的流動(dòng)方向安排連接線路地址的流動(dòng)方向安排連接線路, ,結(jié)構(gòu)見結(jié)構(gòu)見圖圖5.5. .5.2.15.2.1基本概念基本概念5.2 5.2 指令周期指令周期(1) (1) 指令周期：指令周期：取指令、分析指令到執(zhí)行完該指令所需的取指令、分析指令到執(zhí)行完該指令所需的時(shí)間時(shí)間。 由于各種指令的操作類型不同、尋址方式不同由于各種指令的操作類型不同、尋址方式不同, ,所所以它們的指令周期也不同。如訪存指令與不訪存指令、加以它們的指令周期也不同。如訪存指令與不訪存指令、加法指令與乘法指令的指令周期不同。法指令與乘法指令的指令周期不同。(2) (2) 機(jī)器周期機(jī)器周期: 亦稱亦稱CPUCPU周期，一般將一

24、個(gè)指令周期劃分為周期，一般將一個(gè)指令周期劃分為若干機(jī)器周期，每個(gè)機(jī)器周期完成一個(gè)基本操作，如取指若干機(jī)器周期，每個(gè)機(jī)器周期完成一個(gè)基本操作，如取指周期、取操作數(shù)周期、執(zhí)行周期、中斷周期等。一般情況周期、取操作數(shù)周期、執(zhí)行周期、中斷周期等。一般情況下，一條指令所需的最短時(shí)間為兩個(gè)機(jī)器周期：取指周期下，一條指令所需的最短時(shí)間為兩個(gè)機(jī)器周期：取指周期和執(zhí)行周期。和執(zhí)行周期。 時(shí)序系統(tǒng)是控制器的心臟，由它為指令的執(zhí)行時(shí)序系統(tǒng)是控制器的心臟，由它為指令的執(zhí)行提供各種定時(shí)信號(hào)。提供各種定時(shí)信號(hào)。(2) (2) 機(jī)器周期：每個(gè)機(jī)器周期設(shè)置一個(gè)周期狀態(tài)觸發(fā)器機(jī)器周期：每個(gè)機(jī)器周期設(shè)置一個(gè)周期狀態(tài)觸發(fā)器與之對(duì)應(yīng)

25、，機(jī)器運(yùn)行在不同的機(jī)器周期時(shí)，與其對(duì)應(yīng)與之對(duì)應(yīng)，機(jī)器運(yùn)行在不同的機(jī)器周期時(shí)，與其對(duì)應(yīng)的周期狀態(tài)觸發(fā)器被置為的周期狀態(tài)觸發(fā)器被置為“1”1”?？梢姡瑱C(jī)器運(yùn)行的?？梢姡瑱C(jī)器運(yùn)行的任何時(shí)刻只能處于一種周期狀態(tài)，故有且僅有一個(gè)周任何時(shí)刻只能處于一種周期狀態(tài)，故有且僅有一個(gè)周期狀態(tài)觸發(fā)器被置為期狀態(tài)觸發(fā)器被置為“1”1”。注意：由于注意：由于CPUCPU內(nèi)部操作速度快，而內(nèi)部操作速度快，而CPUCPU訪存所花時(shí)訪存所花時(shí)間較長，故許多計(jì)算機(jī)間較長，故許多計(jì)算機(jī)存取周期為基準(zhǔn)時(shí)間來規(guī)定存取周期為基準(zhǔn)時(shí)間來規(guī)定CPUCPU周期周期。(3)(3)時(shí)鐘周期時(shí)鐘周期( (節(jié)拍、節(jié)拍、T T周期周期) )：時(shí)鐘信號(hào)

26、由機(jī)器主振電路：時(shí)鐘信號(hào)由機(jī)器主振電路發(fā)出的脈沖信號(hào)經(jīng)整形后產(chǎn)生發(fā)出的脈沖信號(hào)經(jīng)整形后產(chǎn)生, ,時(shí)鐘信號(hào)的頻率即為時(shí)鐘信號(hào)的頻率即為機(jī)器主頻機(jī)器主頻, ,用時(shí)鐘信號(hào)控制節(jié)拍發(fā)生器用時(shí)鐘信號(hào)控制節(jié)拍發(fā)生器, ,即可產(chǎn)生節(jié)拍即可產(chǎn)生節(jié)拍, ,每個(gè)節(jié)拍的寬度正好對(duì)應(yīng)一個(gè)時(shí)鐘周期每個(gè)節(jié)拍的寬度正好對(duì)應(yīng)一個(gè)時(shí)鐘周期, ,在每個(gè)節(jié)拍在每個(gè)節(jié)拍內(nèi)機(jī)器可完成一個(gè)或幾個(gè)需同時(shí)執(zhí)行的微操作。內(nèi)機(jī)器可完成一個(gè)或幾個(gè)需同時(shí)執(zhí)行的微操作。 通常一個(gè)節(jié)拍內(nèi)通常一個(gè)節(jié)拍內(nèi)CPUCPU完成一個(gè)基本操作，如完成一個(gè)基本操作，如ALUALU完成完成一次正確運(yùn)算、一次寄存器間的信息傳送等。一次正確運(yùn)算、一次寄存器間的信息傳送等。(

27、4)(4)三者關(guān)系：一個(gè)指令周期包含若干個(gè)三者關(guān)系：一個(gè)指令周期包含若干個(gè)CPUCPU周期，周期，一個(gè)一個(gè)CPUCPU周期的功能由多個(gè)時(shí)鐘周期來完成。周期的功能由多個(gè)時(shí)鐘周期來完成。 T T周期周期CPUCPU周期周期( (取指令取指令) )CPUCPU周期周期( (執(zhí)行指令執(zhí)行指令) )指令周期指令周期 例例: :設(shè)某機(jī)主頻為設(shè)某機(jī)主頻為8MHZ,8MHZ,每個(gè)機(jī)器周期每個(gè)機(jī)器周期平均含平均含2 2個(gè)時(shí)鐘周期個(gè)時(shí)鐘周期: : (1)(1)每條指令平均有每條指令平均有2.52.5個(gè)機(jī)器周期個(gè)機(jī)器周期, ,試問試問該機(jī)的平均指令執(zhí)行速度為多少該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?MIPS? 解解

28、: :根據(jù)主頻為根據(jù)主頻為8MHZ,8MHZ,得時(shí)鐘周期為得時(shí)鐘周期為1/8=0.125us,1/8=0.125us,機(jī)器周期為機(jī)器周期為0.125us0.125us2=0.25us.2=0.25us.指令周期為指令周期為0.250.252.5=0.625us.2.5=0.625us. 平均指令執(zhí)行速度為平均指令執(zhí)行速度為1/0.625=1.6MIPS1/0.625=1.6MIPS 例例: :設(shè)某機(jī)主頻為設(shè)某機(jī)主頻為8MHZ:8MHZ: (2)(2)若機(jī)器主頻不變?nèi)魴C(jī)器主頻不變, ,但每個(gè)機(jī)器周期平均含但每個(gè)機(jī)器周期平均含4 4個(gè)個(gè)時(shí)鐘周期時(shí)鐘周期, ,每條指令平均有每條指令平均有5 5個(gè)機(jī)器

29、周期個(gè)機(jī)器周期, ,該機(jī)的該機(jī)的平均指令執(zhí)行速度又是多少平均指令執(zhí)行速度又是多少M(fèi)IPS?MIPS? (3)(3)由此由此, ,可以得出什么結(jié)論？可以得出什么結(jié)論？ 解解(2):(2):指令周期為指令周期為0.125us0.125us4 45=2.5us5=2.5us，故平，故平均指令執(zhí)行速度為均指令執(zhí)行速度為1/2.5=0.4MIPS.1/2.5=0.4MIPS. 解解(3):(3):可見可見, ,機(jī)器的速度并不完全取決于主頻機(jī)器的速度并不完全取決于主頻, ,還還與機(jī)器周期中所含的時(shí)鐘周期數(shù)以及指令周期與機(jī)器周期中所含的時(shí)鐘周期數(shù)以及指令周期中所含的中所含的 機(jī)器周期數(shù)有關(guān)機(jī)器周期數(shù)有關(guān).

30、. 此外此外, ,機(jī)器的速度還和許多其他因素機(jī)器的速度還和許多其他因素, ,如主存如主存的速度、的速度、 機(jī)器是否有機(jī)器是否有CacheCache、總線的傳輸率、總線的傳輸率、硬盤的速度及機(jī)器是否采用流水技術(shù)等等。硬盤的速度及機(jī)器是否采用流水技術(shù)等等。5.2.2 5.2.2 指令執(zhí)行的基本過程指令執(zhí)行的基本過程 一條指令執(zhí)行過程分為一條指令執(zhí)行過程分為3 3個(gè)階段個(gè)階段: :取指、分析指令、執(zhí)行指令。取指、分析指令、執(zhí)行指令。(1) (1) 取指令取指令: :將現(xiàn)行指令從主存取出并送至將現(xiàn)行指令從主存取出并送至IRIR。PCPCMARMARIRIRMDRMDRABABDBDB CBCB主存主存

31、(1)(1)(1)(1)(1)(1)(2)(2)(3)(3)(3)(3)(4)(4)+1+1(5)(5) 將將PCPC內(nèi)容送內(nèi)容送MAR,MAR,并送地址總線并送地址總線; ; 由控制單元由控制單元 (CU)(CU)經(jīng)經(jīng)CBCB向存儲(chǔ)器發(fā)讀命令向存儲(chǔ)器發(fā)讀命令; ; 啟動(dòng)相應(yīng)存儲(chǔ)單元，將指令通過數(shù)據(jù)總線送往啟動(dòng)相應(yīng)存儲(chǔ)單元，將指令通過數(shù)據(jù)總線送往MDRMDR； 將將MDRMDR內(nèi)容送內(nèi)容送IR;IR; 將將PCPC內(nèi)容遞增內(nèi)容遞增, ,為取下一條指令做準(zhǔn)備。為取下一條指令做準(zhǔn)備。CUCU 注意注意: :取指階段的操作對(duì)任何一條指令來說取指階段的操作對(duì)任何一條指令來說, ,都是必須都是必須要執(zhí)行

32、的操作要執(zhí)行的操作, ,稱為稱為公操作公操作, ,完成取指階段任務(wù)的時(shí)間完成取指階段任務(wù)的時(shí)間, ,稱稱為為取指周期取指周期。 (2)(2)分析指令分析指令: :指令譯碼器指令譯碼器(ID- (ID- Instruction Decoder)Instruction Decoder)可以識(shí)可以識(shí)別和區(qū)分不同的指令類型及各種獲取操作數(shù)的方法別和區(qū)分不同的指令類型及各種獲取操作數(shù)的方法. .由于由于各條指令功能不同各條指令功能不同, ,尋址方式不同尋址方式不同, ,所以分析指令階段的操所以分析指令階段的操作各不相同。作各不相同。 (3)(3)執(zhí)行指令執(zhí)行指令: :執(zhí)行指令規(guī)定的各種操作執(zhí)行指令規(guī)定的

33、各種操作, ,形成穩(wěn)定的運(yùn)算結(jié)形成穩(wěn)定的運(yùn)算結(jié)果果, ,并存儲(chǔ)起來。并存儲(chǔ)起來。 可以看出可以看出, ,計(jì)算機(jī)的基本工作可以概括為計(jì)算機(jī)的基本工作可以概括為: :取指令取指令( (公公操作操作) )、分析指令、分析指令( (包括指令譯碼、計(jì)算操作數(shù)地址和取包括指令譯碼、計(jì)算操作數(shù)地址和取操作數(shù)等操作數(shù)等) ) 、執(zhí)行指令、執(zhí)行指令, ,然后再取下一條指令然后再取下一條指令,。如此。如此循環(huán)循環(huán), ,直到程序執(zhí)行完畢直到程序執(zhí)行完畢, ,或外來干預(yù)為止?；蛲鈦砀深A(yù)為止。 250 000 CLA 250 000 CLA；累加器清；累加器清0 0，即，即0 0 ACAC021 030 030 ADD

34、 30021 030 030 ADD 30；(30)+(AC)(30)+(AC)ACAC022 021 031 STA 40022 021 031 STA 40；(AC) (AC) 4040023 000 000 NOP023 000 000 NOP；空操作；空操作 八進(jìn)制地址八進(jìn)制地址 八進(jìn)制內(nèi)容八進(jìn)制內(nèi)容024 140 021 JMP 21024 140 021 JMP 21；無條件跳轉(zhuǎn)；無條件跳轉(zhuǎn) ， 即即2121PC030 000 006030 000 006031 000 040031 000 040 040 040 存和數(shù)單元存和數(shù)單元數(shù)據(jù)數(shù)據(jù)表表5.1 5.1 五條典型指令組成的

35、程序五條典型指令組成的程序5.2.3-5.2.6(P.158-164)5.2.3-5.2.6(P.158-164)五條典型指令的執(zhí)行過程五條典型指令的執(zhí)行過程圖例。圖例。首先了解五條指令的具體內(nèi)容，詳見首先了解五條指令的具體內(nèi)容，詳見P.158P.158表表5.15.1CPUCPU內(nèi)部結(jié)構(gòu)見下圖所示內(nèi)部結(jié)構(gòu)見下圖所示. .0 0助記符助記符ALUALUACACPCPC地地址址總總線線 ABUSABUS數(shù)數(shù)據(jù)據(jù)總總線線DBUSDBUSDRDRIRIR指令指令譯碼器譯碼器操作控制器操作控制器時(shí)序產(chǎn)生器時(shí)序產(chǎn)生器時(shí)鐘時(shí)鐘狀態(tài)狀態(tài)反饋反饋指令指令寄存器寄存器ARAR微操作控制信號(hào)微操作控制信號(hào)算術(shù)邏輯

36、單元算術(shù)邏輯單元累加器累加器 程序程序計(jì)數(shù)器計(jì)數(shù)器地址地址寄存器寄存器數(shù)據(jù)數(shù)據(jù)緩沖緩沖寄存器寄存器CPUCPU存儲(chǔ)器存儲(chǔ)器輸入輸入/輸出輸出PSWRPSWR狀態(tài)條件狀態(tài)條件寄存器寄存器圖圖5.35.3采用專用采用專用數(shù)據(jù)通路結(jié)構(gòu)數(shù)據(jù)通路結(jié)構(gòu)的的CPUCPU模型模型返回返回取指令取指令PC+1PC+1對(duì)指令譯碼對(duì)指令譯碼開始開始執(zhí)行指令執(zhí)行指令取下條指令取下條指令PC+1PC+1取指令周期取指令周期(FETCH) (FETCH) 執(zhí)行周期執(zhí)行周期(EXE)(EXE)一個(gè)一個(gè)CPUCPU周期周期CLACLA指令周期指令周期5.2.3 CLA5.2.3 CLA指令的指令周期指令的指令周期非訪內(nèi)指令非

37、訪內(nèi)指令功能：累加器清零，即功能：累加器清零，即0AC0AC一個(gè)一個(gè)CPUCPU周期周期ALUALUACAC000 020PCPC000 020地址地址 指令或數(shù)據(jù)內(nèi)容指令或數(shù)據(jù)內(nèi)容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和數(shù)存和數(shù)+1+1地地址址總總線線 ABUSABUSCLACLA數(shù)數(shù)據(jù)據(jù)總總線線DBUSDBUSMDRMDRCLACLAIRIR指令指令譯碼器譯碼器操作控制器操作控制器時(shí)序產(chǎn)生器時(shí)序產(chǎn)生器時(shí)鐘時(shí)鐘狀態(tài)狀態(tài)反饋反饋指令寄存器指令寄存器MAR微操作控制信號(hào)微操作控制信號(hào)算術(shù)邏輯單元算術(shù)邏輯單元累加器累加

38、器程序計(jì)數(shù)器程序計(jì)數(shù)器地址寄存器地址寄存器數(shù)據(jù)緩沖數(shù)據(jù)緩沖寄存器寄存器存存儲(chǔ)儲(chǔ)器器CPUCPU圖圖5.5 5.5 取出取出CLACLA指令指令A(yù)LUALU000 000000 000000 021PCPC000 020地址地址 指令或數(shù)據(jù)內(nèi)容指令或數(shù)據(jù)內(nèi)容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和數(shù)存和數(shù)地地址址總總線線 ABUSABUSCLACLA數(shù)數(shù)據(jù)據(jù)總總線線DBUSDBUSMDRMDRCLACLAIRIR指令指令譯碼器譯碼器操作控制器操作控制器時(shí)序產(chǎn)生器時(shí)序產(chǎn)生器時(shí)鐘時(shí)鐘狀態(tài)狀態(tài)反饋反饋指令寄存器指令寄存器M

39、ARMAR微操作控制信號(hào)微操作控制信號(hào)算術(shù)邏輯單元算術(shù)邏輯單元累加器累加器程序計(jì)數(shù)器程序計(jì)數(shù)器地址寄存器地址寄存器數(shù)據(jù)緩沖數(shù)據(jù)緩沖寄存器寄存器存存儲(chǔ)儲(chǔ)器器CPUCPU C（清（清ACAC）圖圖5.6 CLA5.6 CLA指令指令 執(zhí)行階段執(zhí)行階段5.2.4 ADD5.2.4 ADD指令的指令周期指令的指令周期需要訪問內(nèi)存去取數(shù)需要訪問內(nèi)存去取數(shù)并要執(zhí)行加法指令并要執(zhí)行加法指令 ADD 30ADD 30的功能：的功能：（ACAC）+ +（3030）ACAC取指令取指令PC+1PC+1指令譯碼指令譯碼送送操作數(shù)操作數(shù)地址地址取出取出操作數(shù)操作數(shù)執(zhí)行加執(zhí)行加法操作法操作開始開始取下條取下條指令指令P

40、C+1PC+1取指令周期取指令周期 執(zhí)行周期執(zhí)行周期1 1 執(zhí)行周期執(zhí)行周期2 2 FETCH EXE1 EXE2 FETCH EXE1 EXE2一個(gè)一個(gè)CPUCPU周期周期 一個(gè)一個(gè)CPUCPU周期周期 一個(gè)一個(gè)CPUCPU周期周期ADDADD指令周期指令周期ALUALU000 000000 000000 021PCPC000 021地址地址 指令或數(shù)據(jù)內(nèi)容指令或數(shù)據(jù)內(nèi)容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和數(shù)存和數(shù)地地址址總總線線 ABUSABUSADD 30ADD 30數(shù)數(shù)據(jù)據(jù)總總線線DBUSDBUSMDR

41、MDRADDADD 3030IRIR指令指令譯碼器譯碼器操作控制器操作控制器時(shí)序產(chǎn)生器時(shí)序產(chǎn)生器時(shí)鐘時(shí)鐘狀態(tài)狀態(tài)反饋反饋指令寄存器指令寄存器MARMAR微操作控制信號(hào)微操作控制信號(hào)算術(shù)邏輯單元算術(shù)邏輯單元累加器累加器程序計(jì)數(shù)器程序計(jì)數(shù)器地址寄存器地址寄存器數(shù)據(jù)緩沖數(shù)據(jù)緩沖寄存器寄存器存存儲(chǔ)儲(chǔ)器器CPUCPU+1+1圖圖5.7 5.7 取出取出ADDADD指令指令( (取指令周取指令周期期) )ALUALU000 000000 000000 022PCPC000 030地址地址 指令或數(shù)據(jù)內(nèi)容指令或數(shù)據(jù)內(nèi)容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 00

42、0 0063140 40 存和數(shù)存和數(shù)地地址址總總線線 ABUSABUSADD 30ADD 30數(shù)數(shù)據(jù)據(jù)總總線線DBUSDBUSMDRMDRADDADD 3030IRIR指令指令譯碼器譯碼器操作控制器操作控制器時(shí)序產(chǎn)生器時(shí)序產(chǎn)生器時(shí)鐘時(shí)鐘狀態(tài)狀態(tài)反饋反饋指令寄存器指令寄存器MARMAR微操作控制信號(hào)微操作控制信號(hào)算術(shù)邏輯單元算術(shù)邏輯單元累加器累加器程序計(jì)數(shù)器程序計(jì)數(shù)器地址寄存器地址寄存器數(shù)據(jù)緩沖數(shù)據(jù)緩沖寄存器寄存器存存儲(chǔ)儲(chǔ)器器CPUCPU圖圖5.8 5.8 送（送（ADDADD指令指令的）操作數(shù)地址的）操作數(shù)地址( (執(zhí)行周期一執(zhí)行周期一) ) ALUALU000 00000 006 6000

43、 022PCPC000 030地址地址 指令或數(shù)據(jù)內(nèi)容指令或數(shù)據(jù)內(nèi)容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和數(shù)存和數(shù)地地址址總總線線 ABUSABUS000 006000 006數(shù)數(shù)據(jù)據(jù)總總線線DBUSDBUSMDRMDRADDADD 3030IRIR指令指令譯碼器譯碼器操作控制器操作控制器時(shí)序產(chǎn)生器時(shí)序產(chǎn)生器時(shí)鐘時(shí)鐘狀態(tài)狀態(tài)反饋反饋指令寄存器指令寄存器MARMAR微操作控制信號(hào)微操作控制信號(hào)算術(shù)邏輯單元算術(shù)邏輯單元累加器累加器程序計(jì)數(shù)器程序計(jì)數(shù)器地址寄存器地址寄存器數(shù)據(jù)緩沖數(shù)據(jù)緩沖寄存器寄存器存存儲(chǔ)儲(chǔ)器器CPUC

44、PU圖圖5.9 5.9 取操作數(shù)并取操作數(shù)并 執(zhí)行加法操作執(zhí)行加法操作 ( (執(zhí)行周期二執(zhí)行周期二) ) 取指令取指令PC+1開始開始指令指令譯碼譯碼送操作數(shù)送操作數(shù)地址地址送操作數(shù)送操作數(shù)執(zhí)行寫執(zhí)行寫內(nèi)存操作內(nèi)存操作取下條取下條指令指令PC+1一個(gè)一個(gè)CPU周期周期 一個(gè)一個(gè)CPU周期周期 一個(gè)一個(gè)CPU周期周期取指令周期取指令周期 執(zhí)行周期執(zhí)行周期1 1 執(zhí)行周期執(zhí)行周期2 2 FETCH EXE1 EXE2 FETCH EXE1 EXE2STASTA指令周期指令周期5.2.5 STA5.2.5 STA指令的指令周期指令的指令周期訪問內(nèi)存的訪問內(nèi)存的存數(shù)指令存數(shù)指令 STA 40STA 4

45、0的功能：的功能：(AC) 40(AC) 40ALUALU000 006000 006000000 022PCPC000 022000 022地址地址 指令或數(shù)據(jù)內(nèi)容指令或數(shù)據(jù)內(nèi)容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和數(shù)存和數(shù)地地址址總總線線 ABUSABUSSTA 40STA 40數(shù)數(shù)據(jù)據(jù)總總線線DBUSDBUSMDRMDRSTASTA4040IRIR指令指令譯碼器譯碼器操作控制器操作控制器時(shí)序產(chǎn)生器時(shí)序產(chǎn)生器時(shí)鐘時(shí)鐘狀態(tài)狀態(tài)反饋反饋指令寄存器指令寄存器MARMAR微操作控制信號(hào)微操作控制信號(hào)算術(shù)邏輯單元算術(shù)邏

46、輯單元累加器累加器程序計(jì)數(shù)器程序計(jì)數(shù)器地址寄存器地址寄存器數(shù)據(jù)緩沖數(shù)據(jù)緩沖寄存器寄存器存存儲(chǔ)儲(chǔ)器器CPUCPU+1+1圖圖5.10 5.10 取出取出STASTA指令指令( (取指周期取指周期) )ALUALU000 006000 006000 023000 023PCPC000 040000 040地址地址 指令或數(shù)據(jù)內(nèi)容指令或數(shù)據(jù)內(nèi)容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 000 0063140 40 存和數(shù)存和數(shù)地地址址總總線線 ABUSABUSSTA 40STA 40數(shù)數(shù)據(jù)據(jù)總總線線DBUSDBUSMDRMDRSTASTA4040IRIR指

47、令指令譯碼器譯碼器操作控制器操作控制器時(shí)序產(chǎn)生器時(shí)序產(chǎn)生器時(shí)鐘時(shí)鐘狀態(tài)狀態(tài)反饋反饋指令寄存器指令寄存器MARMAR微操作控制信號(hào)微操作控制信號(hào)算術(shù)邏輯單元算術(shù)邏輯單元累加器累加器程序計(jì)數(shù)器程序計(jì)數(shù)器地址寄存器地址寄存器數(shù)據(jù)緩沖數(shù)據(jù)緩沖寄存器寄存器存存儲(chǔ)儲(chǔ)器器CPUCPU圖圖5.10 STA5.10 STA指令送操作數(shù)地址指令送操作數(shù)地址( (執(zhí)行周期一執(zhí)行周期一) )ALUALU000 006000 006000 023000 023PCPC000 040000 040地址地址 指令或數(shù)據(jù)內(nèi)容指令或數(shù)據(jù)內(nèi)容20 CLA21 ADD 3022 STA 4023 NOP24 JMP 21 30 0

48、00 0063140 000 00640 000 006地地址址總總線線 ABUSABUS000 006000 006數(shù)數(shù)據(jù)據(jù)總總線線DBUSDBUSMDRMDRSTASTA4040IRIR指令指令譯碼器譯碼器操作控制器操作控制器時(shí)序產(chǎn)生器時(shí)序產(chǎn)生器時(shí)鐘時(shí)鐘狀態(tài)狀態(tài)反饋反饋指令寄存器指令寄存器MARMAR微操作控制信號(hào)微操作控制信號(hào)算術(shù)邏輯單元算術(shù)邏輯單元累加器累加器程序計(jì)數(shù)器程序計(jì)數(shù)器地址寄存器地址寄存器數(shù)據(jù)緩沖數(shù)據(jù)緩沖寄存器寄存器存存儲(chǔ)儲(chǔ)器器CPUCPU圖圖5.11 5.11 存儲(chǔ)和數(shù)存儲(chǔ)和數(shù)( (執(zhí)行周期二執(zhí)行周期二) )取指令取指令PC+1開始開始指令譯碼指令譯碼送轉(zhuǎn)移送轉(zhuǎn)移地址地址取下條取下條指令地址指令地址PC+1一個(gè)一個(gè)CPUCPU周期周期 一個(gè)一個(gè)CPUCPU周期周期5.2.6 NOP5.2.6 NOP指令和指令