第七章常用時(shí)序邏輯功能器件

1、7.1.3 N進(jìn)制計(jì)數(shù)器進(jìn)制計(jì)數(shù)器1 1、用同步清零端或置數(shù)、用同步清零端或置數(shù)端歸零構(gòu)成端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器進(jìn)置計(jì)數(shù)器2 2、用異步清零端或置數(shù)、用異步清零端或置數(shù)端歸零構(gòu)成端歸零構(gòu)成N進(jìn)置計(jì)數(shù)器進(jìn)置計(jì)數(shù)器（1）寫(xiě)出狀態(tài)SN-1的二進(jìn)制代碼。（2）求歸零邏輯，即求同步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫(huà)連線圖。（1）寫(xiě)出狀態(tài)SN的二進(jìn)制代碼。（2）求歸零邏輯，即求異步清零端或置數(shù)控制端信號(hào)的邏輯表達(dá)式。（3）畫(huà)連線圖。利用集成計(jì)數(shù)器的清零端和置數(shù)端實(shí)現(xiàn)歸零，從而構(gòu)成按自然態(tài)序進(jìn)行計(jì)數(shù)的N進(jìn)制計(jì)數(shù)器的方法。在前面介紹的集成計(jì)數(shù)器中，清零、置數(shù)均采用同步方式的有74LS163；均采用異

2、步方式的有74LS193、74LS197、74LS192；清零采用異步方式、置數(shù)采用同步方式的有74LS161、74LS160；有的只具有異步清零功能，如CC4520、74LS190、74LS191；74LS90則具有異步清零和異步置9功能。用用74LS163(4位二進(jìn)制，同步清零、置數(shù)）來(lái)構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。位二進(jìn)制，同步清零、置數(shù)）來(lái)構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫(xiě)出狀態(tài)SN-1的二進(jìn)制代碼。（3）畫(huà)連線圖。 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用同步清零端 CR 歸零 74LS163nnnNNQQQPPPPLDCR013

3、111111,SN-1S12-1S111011（2）求歸零邏輯。D0D3可隨意處理可隨意處理D0D3必須都接必須都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b) 用同步置數(shù)端 LD 歸零 74LS163用用74LS197（4位二進(jìn)制，異步清零、置數(shù)）來(lái)構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。位二進(jìn)制，異步清零、置數(shù)）來(lái)構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。（1）寫(xiě)出狀態(tài)SN的二進(jìn)制代碼。（3）畫(huà)連線圖。nnNNQQPPPPLDCTCR23112,/SNS121100（2）求歸零邏輯。D0D3可隨意處理可隨意處理D0D3必須都接必須都接0 CT/LD CR CP1 C

4、P0 Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(a) 用異步清零端 CR 歸零CP 74LS197CP CP1 CP0 CT/LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3&1(b) 用異步置數(shù)端 CT/LD 歸零 74LS197用用74LS161（4位二進(jìn)制異步清零同步置數(shù)）來(lái)構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。位二進(jìn)制異步清零同步置數(shù)）來(lái)構(gòu)成一個(gè)十二進(jìn)制計(jì)數(shù)器。nnQQCR23SNS121100D0D3可隨意處理可隨意處理D0D3必須都接必須都接0 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(a) 用異步清零端 CR 歸零 74L

5、S161用異步清零端CR歸零用同步置數(shù)端LD歸零SN-1S111011nnnQQQLD013 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11(b) 用同步置數(shù)端 LD 歸零 74LS1613 3、提高歸零可靠性的方法、提高歸零可靠性的方法 CO LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP&11&QQ 74LS161利用一個(gè)基本 RS 觸發(fā)器將CR或0LD暫存一下，從而保證歸零信號(hào)有足夠的作用時(shí)間，使計(jì)數(shù)器能夠可靠歸零。 CT /LD CR Q0 Q1 Q2 Q3 D0 D1 D2 D3 CP1 CP&1&QQC

6、P0 74LS197使用 CP 下降沿觸發(fā)的集成計(jì)數(shù)器時(shí)，電路中需增加一個(gè)反相器。4 4、計(jì)數(shù)器容量的擴(kuò)展、計(jì)數(shù)器容量的擴(kuò)展異步計(jì)數(shù)器一般沒(méi)有專門的進(jìn)位信號(hào)輸出端，通?？梢杂帽炯?jí)的高位輸出信號(hào)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù)，即采用串行進(jìn)位方式來(lái)擴(kuò)展容量。 CP1 Q0 Q1 Q2 Q3 S9A S9B R0A R0B CP1 CPCP0 74LS90(個(gè)位)N1=10 Q0 Q1 Q2 Q3 S9A S9B R0A R0BCP0 74LS90(十位)N2=10 CP1 Q0 Q1 Q2 Q3 CP1 CPCP0 74LS90(個(gè)位) Q0 Q1 Q2 Q3CP0 74LS90(十位) S9A S9B R

7、0A R0B S9A S9B R0A R0B& CP1 Q0 Q1 Q2 Q3 CP1 CPCP0 74LS90(個(gè)位)N1=10 Q0 Q1 Q2 Q3CP0 74LS90(十位)N2=6 S9A S9B R0A R0B S9A S9B R0A R0B同步計(jì)數(shù)器有進(jìn)位或借位輸出端，可以選擇合適的進(jìn)位或借位輸出信號(hào)來(lái)驅(qū)動(dòng)下一級(jí)計(jì)數(shù)器計(jì)數(shù)。同步計(jì)數(shù)器級(jí)聯(lián)的方式有兩種，一種級(jí)間采用串行進(jìn)位方式，即異步方式，這種方式是將低位計(jì)數(shù)器的進(jìn)位輸出直接作為高位計(jì)數(shù)器的時(shí)鐘脈沖，異步方式的速度較慢。另一種級(jí)間采用并行進(jìn)位方式，即同步方式，這種方式一般是把各計(jì)數(shù)器的CP端連在一起接統(tǒng)一的時(shí)鐘脈沖，而低位計(jì)數(shù)器的

8、進(jìn)位輸出送高位計(jì)數(shù)器的計(jì)數(shù)控制端。 D4 D5 D6 D7 CTT CTP CP CTT CTP CP CO LD CR 74LS161(0)Q0 Q1 Q2 Q3 D0 D1 D2 D3 CTT CTP CP111 CO LD CR Q4 Q5 Q6 Q711 CO LD CR Q8 Q9 Q10 Q11 D8 D9 D10 D1111 74LS161(1) 74LS161(2)本節(jié)小結(jié)：計(jì)數(shù)器是一種應(yīng)用十分廣泛的時(shí)序電路，除計(jì)數(shù)器是一種應(yīng)用十分廣泛的時(shí)序電路，除用于計(jì)數(shù)、分頻外，還廣泛用于數(shù)字測(cè)量、運(yùn)算用于計(jì)數(shù)、分頻外，還廣泛用于數(shù)字測(cè)量、運(yùn)算和控制，從小型數(shù)字儀表，到大型數(shù)字電子計(jì)算和控

9、制，從小型數(shù)字儀表，到大型數(shù)字電子計(jì)算機(jī)，幾乎無(wú)所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可機(jī)，幾乎無(wú)所不在，是任何現(xiàn)代數(shù)字系統(tǒng)中不可缺少的組成部分。缺少的組成部分。計(jì)數(shù)器計(jì)數(shù)器可利用觸發(fā)器和門電路構(gòu)成。但在實(shí)可利用觸發(fā)器和門電路構(gòu)成。但在實(shí)際工作中，主要是利用集成計(jì)數(shù)器來(lái)構(gòu)成。在用際工作中，主要是利用集成計(jì)數(shù)器來(lái)構(gòu)成。在用集成計(jì)數(shù)器構(gòu)成集成計(jì)數(shù)器構(gòu)成N進(jìn)制計(jì)數(shù)器時(shí)，需要利用清零進(jìn)制計(jì)數(shù)器時(shí)，需要利用清零端或置數(shù)控制端，讓電路跳過(guò)某些狀態(tài)來(lái)獲得端或置數(shù)控制端，讓電路跳過(guò)某些狀態(tài)來(lái)獲得N N進(jìn)制計(jì)數(shù)器。進(jìn)制計(jì)數(shù)器。7.2 寄存器寄存器7.2 寄存器寄存器在數(shù)字電路中，用來(lái)存放二進(jìn)制數(shù)據(jù)或代碼的電路稱為寄存器

10、。寄存器是由具有存儲(chǔ)功能的觸發(fā)器組合起來(lái)構(gòu)成的。一個(gè)觸發(fā)器可以存儲(chǔ)1位二進(jìn)制代碼，存放n位二進(jìn)制代碼的寄存器，需用n個(gè)觸發(fā)器來(lái)構(gòu)成。按照功能的不同，可將寄存器分為基本寄存器和移位寄存器兩大類?；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時(shí)也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。7.2.1 基本寄存器基本寄存器1 1、單拍工作方式基本寄存器、單拍工作方式基本寄存器D11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC

11、1Q3 Q3D3FF3CP無(wú)論寄存器中原來(lái)的內(nèi)容是什么，只要送數(shù)控制時(shí)鐘脈沖CP上升沿到來(lái)，加在并行數(shù)據(jù)輸入端的數(shù)據(jù)D0D3，就立即被送入進(jìn)寄存器中，即有：012310111213DDDDQQQQnnnn2 2、雙拍工作方式基本寄存器、雙拍工作方式基本寄存器CPD11DC1Q0 Q0D0FF01DC1Q1 Q1FF11DC1Q2 Q2D2FF21DC1Q3 Q3D3FF3CRRDRDRDRD00000123nnnnQQQQ（1）清零。CR=0，異步清零。即有：012310111213DDDDQQQQnnnn（2）送數(shù)。CR=1時(shí)，CP上升沿送數(shù)。即有：（3）保持。在CR=1、CP上升沿以外時(shí)間

12、，寄存器內(nèi)容將保持不變。7.2.2 移位寄存器移位寄存器1 1、單向移位寄存器、單向移位寄存器Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3CP移位時(shí)鐘脈沖右移輸出右移輸入Q0 Q1 Q2 Q3并行輸出4位右移移位寄存器CPCPCPCPCP3210nnniQDQDQDDD2312010、nnnnnninQQQQQQDQ21311201110、時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：Q0 Q1 Q2 Q3Di D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3FF0 FF1 F

13、F2 FF3CP移位時(shí)鐘脈沖右移輸出右移輸入Q0 Q1 Q2 Q3輸入現(xiàn)態(tài)次態(tài)Di CPnnnnQQQQ3210 13121110 nnnnQQQQ說(shuō)明1 1110 0 0 01 0 0 01 1 0 01 1 1 01 0 0 01 1 0 01 1 1 01 1 1 1連續(xù)輸入4個(gè) 1Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位時(shí)鐘脈沖左移輸出左移輸入DiQ0 Q1 Q2 Q3并行輸出4位左移移位寄存器CPCPCPCPCP3210innnDDQDQDQD3322110、innnnnnnDQ

14、QQQQQ時(shí)鐘方程：驅(qū)動(dòng)方程：狀態(tài)方程：Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3 D0 D1 D2 D31D C11D C11D C11D C1Q0 Q1 Q2 Q3CP移位時(shí)鐘脈沖左移輸出左移輸入DiQ0 Q1 Q2 Q3單向移位寄存器具有以下主要特點(diǎn)：（1）單向移位寄存器中的數(shù)碼，在CP脈沖操 作下，可以依次右移或左移。（2）n位單向移位寄存器可以寄存n位二進(jìn)制 代碼。n個(gè)CP脈沖即可完成串行輸入工 作，此后可從Q0Qn-1端獲得并行的n位 二進(jìn)制數(shù)碼，再用n個(gè)CP脈沖又可實(shí)現(xiàn) 串行輸出操作。（3）若串行輸入端狀態(tài)為0，則n個(gè)CP脈沖 后，寄存器便被清

15、零。2 2、雙向移位寄存器、雙向移位寄存器 D0 D1 D2 D3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q31D C11D C11D C11D C1Q0 Q1 Q2 Q3CPDSL&1&1&1&11DSRMQ0 Q1 Q2 Q3SLnnnnnnnnnSRnMDQMQMQQMQMQQMQMQDMQ21331122011110nnnnnnSRnQQQQQQDQ21311201110SLnnnnnnnDQQQQQQ=0時(shí)右移M=1時(shí)左移(a) 引腳排列圖 16 15 14 13 12 11 10 974LS194 1 2 3 4 5 6 7 8VCC Q0 Q1

16、Q2 Q3 CP M1 M0CR DSR D0 D1 D2 D3 DSL GND M1 M0 DSL 74LS194 Q0 Q1 Q2 Q3(b) 邏輯功能示意圖 D0 D1 D2 D3 CR CP DSR3 3、集成、集成雙向移雙向移位寄存位寄存器器74LS19474LS194CPMMCR 01工作狀態(tài)0 1 0 0 1 0 1 1 1 0 1 1 1 異步清零保 持右 移左 移并行輸入7.2.3 寄存器的應(yīng)用寄存器的應(yīng)用1 1、環(huán)形計(jì)數(shù)器、環(huán)形計(jì)數(shù)器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CP

17、Q0 Q1 Q2 Q3nnQD10即將FFn-1的輸出Qn-1接到FF0的輸入端D0。根據(jù)起始狀態(tài)設(shè)置的不同，在輸入計(jì)數(shù)脈沖CP的作用下，環(huán)形計(jì)數(shù)器的有效狀態(tài)可以循環(huán)移位一個(gè)1，也可以循環(huán)移位一個(gè)0。即當(dāng)連續(xù)輸入CP脈沖時(shí)，環(huán)形計(jì)數(shù)器中各個(gè)觸發(fā)器的Q端或 端，將輪流地出現(xiàn)矩形脈沖。QFF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3& 1111 0000100001001001 1110011100110001001001011011 110001101101排列順序： nnnnQQQQ3210能自啟動(dòng)

18、的能自啟動(dòng)的4位環(huán)形計(jì)數(shù)器位環(huán)形計(jì)數(shù)器由由74LS19474LS194構(gòu)成的能自構(gòu)成的能自啟動(dòng)的啟動(dòng)的4位位環(huán)形計(jì)數(shù)器環(huán)形計(jì)數(shù)器啟動(dòng)信號(hào) CR DSR M1 M0 DSL 74LS194Q0 Q1 Q2 Q3D0 D1 D2 D3 0 1 1 1&11CPG2G1(a) 邏輯電路圖(b) 時(shí)序圖CPQ0Q1Q2Q32 2、扭環(huán)形計(jì)數(shù)器、扭環(huán)形計(jì)數(shù)器Q0 Q1 Q2 Q3FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q3nnQD10即將FFn-1的輸出Qn-1接到FF0的輸入端D0。0100101011010110 無(wú)效循環(huán) 10010010010110110000100011001110 有效循環(huán) 0001001101111111排列順序： nnnnQQQQ3210能自啟動(dòng)的能自啟動(dòng)的4位扭環(huán)形計(jì)數(shù)器位扭環(huán)形計(jì)數(shù)器FF0 FF1 FF2 FF3Q0 Q1 Q2 Q3 D0 D1 D2 D31D C11D C11D C11D C1CPQ0 Q1 Q2 Q30