基于CPLD與51單片機的數(shù)字頻率計的設(shè)計

1、課程設(shè)計報告項目名稱：基于CPLD與51單片機的數(shù)字頻率計的設(shè)計組 員： 趙 聰（2012128089） 關(guān)珊珊（2012128022） 謝葉青（2012128068） 成民民（2012128011）劉 慧（2012128040）馬商牟司（2012128044） 指導老師：張 靜基于CPLD與51單片機的數(shù)字頻率計的設(shè)計摘要：頻率測量是電子測量領(lǐng)域中重要的也是基本物理的測量量之一?；趥鹘y(tǒng)頻率測量原理的頻率計的測量精度將隨被測頻率信號頻率的下降而下降，在實際應(yīng)用中有較大的局限性，而基于CPLD與51單片機的數(shù)字頻率計采用等精度測量方法，利用CPLD實現(xiàn)了頻率、周期、占空比的測量計數(shù)?；贑PL

2、D與51單片機的數(shù)字頻率計的設(shè)計采用自上向下的設(shè)計方法，用STC12C5A60S2單片機作為系統(tǒng)的主控部件，實現(xiàn)整個電路的測試信號控制、數(shù)據(jù)運算處理、鍵盤掃描和控制液晶的顯示輸出。復(fù)雜可編程邏輯器件CPLDEPM240完成各種時序邏輯控制、計數(shù)功能。本系統(tǒng)實現(xiàn)了測頻范圍為0.1Hz10MHz，測頻精度：測頻全域相對誤差恒為百萬分之一；脈寬測試范圍0.1s1s；測試精度0.01s ；占空比測試范圍199，測試精度1%。關(guān)鍵字：數(shù)字頻率計；CPLD；STC12C5A60S2；EDA技術(shù)；EPM240目 錄1引言12總體方案的分析和設(shè)計12.1 測頻原理分析12.1.2 基于CPLD與51單片機的數(shù)

3、字頻率計原理22.1.3誤差分析32.2 數(shù)字頻率計的系統(tǒng)設(shè)計43 硬件設(shè)計與設(shè)計53.1 電源部分電路53.2按鍵檢測及蜂鳴器電路53.3單片機最小系統(tǒng)63.4 CPLD測頻模塊63.4.1 測頻/測周期的實現(xiàn)63.4.2. 控制部件設(shè)計73.4.3 計數(shù)部件設(shè)計73.5 液晶顯示模塊94 軟件設(shè)計與實現(xiàn)104.1 CPLD軟件設(shè)計104.1.1 CPLD?？鞂崿F(xiàn)的功能104.1.2 標準頻率測試計數(shù)器104.1.3 測脈寬邏輯114.2單片機軟件設(shè)計114.2.1單片機的編程與流程圖115性能測試與誤差分析155.1 性能測試 155.2 誤差分析166 結(jié)束語16參考文獻16附 錄171

4、引言數(shù)字頻率計是通信設(shè)備、視、音頻等科研項目生產(chǎn)領(lǐng)域不可缺少的重要測量儀器1?；趥鹘y(tǒng)頻率測量原理的頻率計的測量精度將隨被測頻率信號頻率的下降而下降，在實際應(yīng)用中有較大的局限性。如果要求只使用一種測量方法而對整個頻率范圍內(nèi)的頻率信號的測量都能達到同樣的精度，就只能采用等精度頻率測量方法。而基于CPLD與51單片機的數(shù)字頻率計不但能在整個頻率測量區(qū)域內(nèi)保持恒定的頻率測量精度，且具有較高的頻率測量精度。因此，等精度頻率測量技術(shù)在現(xiàn)實的應(yīng)用非常廣泛?；贑PLD與51單片機的數(shù)字頻率計的設(shè)計采用自上向下的設(shè)計方法，用STC12C5A60S2單片機作為系統(tǒng)的主控部件，實現(xiàn)整個電路的測試信號控制、數(shù)據(jù)運

5、算處理、鍵盤掃描和控制液晶的顯示輸出。復(fù)雜可編程邏輯器件CPLDEPM240完成各種時序邏輯控制、計數(shù)功能,在Ouartus II平臺上用Verilog硬件描述語言設(shè)計以及編譯，調(diào)試，仿真和下載3。本系統(tǒng)實現(xiàn)了測頻范圍為0.1Hz10MHz，測頻精度：測頻全域相對誤差恒為百萬分之一；脈寬測試范圍0.1s1s；測試精度0.01s ；占空比測試范圍199，測試精度1%。2總體方案的分析和設(shè)計2.1 測頻原理分析2.1.1頻率測量方案方案一：周期頻率測量法。通過測量被測信號的周期，由公式求出待測信號的頻率。這種頻率測量方法需要有標準倍的頻率信號，在待測信號的一個周期內(nèi)，對提供的標準信號進行周期計數(shù)。

6、這種方法的計數(shù)值會產(chǎn)生最大為±1個脈沖誤差，并且測試精度與計數(shù)器中記錄的數(shù)值有關(guān)，為了保證頻率的測量精度，周期測量法僅適用于頻率較低的待測信號的頻率測量。方案二：直接頻率測量法。直接率測量的方法就是在確定的單位時間內(nèi)，檢測被測信號的脈沖數(shù)。由于設(shè)置的單位時間通常不是被測頻率信號的周期的整數(shù)倍數(shù)，這種測量方法的脈沖計數(shù)也會產(chǎn)生最大為±1個脈沖誤差。當我們進一步分析測量誤差：設(shè)待測信號脈沖周期為,頻率為，當測量時間為時，測量準確度為，由上面的推導可知直接頻率測量的準確度與被測信號的頻率有關(guān)：當被測信號的頻率越高則測量精度也就越高，反之頻率的測量精度也越低。因此直接頻率測量的方法

7、一般只適合測量頻率較高的被測信號，不能滿足在整個頻率段內(nèi)測量精度保持不變的要求。方案三：等精度頻率測量法，測量的精度保持一個定值，不隨所測信號頻率的變化而變化。在快速測量的要求下，如果要得到較高的頻率測量精度，那么必須采用較高頻率的標準信號。由于單片機本身時鐘頻率不高，同時受到若干指令運算的限制，測頻速度較慢，無法滿足高精度、高速的測頻要求；而采用集成度高、速度快的現(xiàn)場可編程門陣列CPLD能夠?qū)崿F(xiàn)高精度、高速的頻率測量。綜上所述，選擇方案三。2.1.2 基于CPLD與51單片機的數(shù)字頻率計原理基于CPLD與51單片機的數(shù)字頻率計測頻方法:它的閘門時間的大小不是固定的，可以人為自己設(shè)定閘值時間，

8、但是在測量的時候?qū)嶋H閘門時間是被測信號周期的整數(shù)倍，即與被測信號同步3。其測頻原理說明圖如下圖所示。在測量過程當中，用兩個計數(shù)器分別對被測頻率信號和標準脈沖信號同時計數(shù)。首先給出閘門使能信號(預(yù)置閘門開啟信號為上升沿)4，這時兩個計數(shù)器并不開始計數(shù)，而是等到之后被測信號的上升沿到來時，兩個計數(shù)器才真正開始計數(shù)。然后等待預(yù)置閘門信號關(guān)閉(這里是下降沿)5，兩個計數(shù)器并沒有立即停止計數(shù)，而是等到之后被測信號的上升沿到來時才同時結(jié)束兩個計數(shù)器的計數(shù)，完成一次測量?？梢钥闯觯谶@個測量過程中，實際兩個計數(shù)器計數(shù)的閘門時間t與之前預(yù)置閘門時間t1并不是完全的等同，但這個兩個時間差值不會超過被測頻率信號的

9、一個周期。圖2.1 等精度測頻測量原理波形圖圖2.2 等精度測頻實現(xiàn)原理圖 2.1.3誤差分析假設(shè)在一次測量中，實際閘門時間為t，對標準信號的計數(shù)值為，計數(shù)器對被測信號的計數(shù)值為。標準信號的頻率為，則被測信號的頻率如式(2-1): (2-1)由式(1)可知，若忽略標頻的誤差，則等精度測頻可能產(chǎn)生的相對誤差如式(2-2): (2-2)其中為被測信號頻率的準確值。在測量中，由于計數(shù)的起停時間都是由該信號的上升沿觸發(fā)的，在閘門時間t內(nèi)對的計數(shù)無誤差()；對的計數(shù)最多相差一個數(shù)的誤差，即,其測量頻率如式(2-3): (2-3)將式(1)和(3)代入式(2)，并整理如式(2-4)： (2-4)由上式可以

10、看出，等精度頻率測量法測量頻率的相對誤差與被測周期信號的頻率大小無關(guān)，僅與預(yù)置閘門時間長短和標準信號頻率大小有關(guān)，即實現(xiàn)了在整個測試的頻率段內(nèi)的等精度測量。有上式，可得閘門時間越長，標準頻率越高，頻率測量的相對誤差就越小。因此，為了得到較高的頻率測量精度，標準頻率可由穩(wěn)定度好、精度高的高頻率晶體振蕩器產(chǎn)生7。同時，在保證測量精度不變的前提下，提高標準信號頻率，可使閘門時間縮短，即提高測試速度。由上面的分析，本設(shè)計運用高速的CPLD和單片機相結(jié)合的設(shè)計機構(gòu)。用高速的CPLD完成都待測信號和標準頻率信號的計數(shù)；利用單片機來完成各種數(shù)據(jù)的計算和液晶顯示等控制功能。2.2 數(shù)字頻率計的系統(tǒng)設(shè)計由于單片

11、機的運算能力強，速度較慢，CPLD的速度快但是運算能力有限，故本設(shè)計采用CPLD與單片機組合的測量方法，本設(shè)計主要包括CPLD測頻部分，單片機數(shù)據(jù)處理以及LED顯示部分,整體結(jié)構(gòu)框圖如下圖。圖2.3 系統(tǒng)結(jié)構(gòu)圖3 硬件設(shè)計與設(shè)計3.1 電源部分電路通過MINIUSB口輸入5V電壓一路直接給單片機的需要5V的電路供電。另外，在5V輸出端引出一路通過AMS1117降壓穩(wěn)壓芯片轉(zhuǎn)換，得到3.3V電壓輸出，供CPLD和液晶模塊使用。圖3.1 電源部分電路圖3.2按鍵檢測及蜂鳴器電路 這部分主要有兩塊：一個是按鍵模塊，另一個是蜂鳴器驅(qū)動模塊。通過按鍵的識別來處理頻率測量，占空比測量或者周期測量，蜂鳴器鳴

12、響作為按鍵按下提示。圖3.2按鍵識別與蜂鳴器驅(qū)動部分電路圖3.3單片機最小系統(tǒng) 本電路是系統(tǒng)中央控制部分，實現(xiàn)對按鍵的識別，控制液晶顯示，以及控制和采集得到CPLD的數(shù)據(jù)。圖3.3單片機最小系統(tǒng)3.4 CPLD測頻模塊CPLD部分主要是計數(shù)部分。在測量頻率時計數(shù)器是對被測信號和標準信號進行計數(shù)，在測量占空比時計數(shù)完成分別在待測信號的高電平對標準信號計數(shù)和低電平對標準信號計數(shù)。圖3.4 CPLD部分電路3.4.1 測頻/測周期的實現(xiàn) （1）令TF=0，選擇等精度測頻，然后在CONTRL的CLR端加一個正脈沖信號已完成測試電路的初始化。 （2）由預(yù)置門控信號將CONTRL的START端置高電平，預(yù)

13、置門開始定時,此時又被測信號的上沿打開計數(shù)器CNT1進行計數(shù)，同時使標準頻率信號進入計數(shù)器CNT2。 （3）預(yù)置門定時結(jié)束信號把CONTRL的START端置為低電平（由單片機來完成），在被測信號的下一個脈沖的上沿到來時，CNT1停止計數(shù)，同時關(guān)斷CNT2對fs的計數(shù)。 （4）計數(shù)結(jié)束后，CONTRL的EEND端將輸出低電平來指示測量計數(shù)結(jié)束，單片機得到此信號后，即可利用ADRC（P2.1），ADRA(P2.0)分別讀回CNT1和CNT2的計數(shù)值，并根據(jù)等精度測量公式進行運算，計算出被測信號的頻率或周期值。 圖3.5 頻率測量演示 圖3.6 周期測量演示3.4.2. 控制部件設(shè)計如圖所示，當D觸

14、發(fā)器的輸入端START為高點平時，若FIN端來一個上升沿，則Q端變?yōu)楦唠娖?，導通FIN到CLK1和FSD到CLK2，同時EEND被置為高電平作為標志；當D觸發(fā)器的輸入端START為低電平時，若FIN端輸入一個脈沖上沿，則FIN到CLK1與FSD到CLK2的信號通道被切斷。圖 3.7測頻與測周期控制部分電路 3.4.3 計數(shù)部件設(shè)計圖中的計數(shù)器CNT1/CNT2是32位二進制計數(shù)器，通過DSEL模塊的控制，單片機可分為4次將其32位數(shù)據(jù)全部讀出。 3.4.4 脈沖寬度測量和占空比測量模塊設(shè)計根據(jù)上述脈寬測量原理，設(shè)計如圖所示的電路原理示意圖圖3.8 CONTRL2子模塊內(nèi)部結(jié)構(gòu)測量脈沖寬度的工作

15、步驟如下：（1） 向CONTRL2和CLR端送一個脈沖以便進行電路的工作狀態(tài)初始化。（2） 將GATE的CNL端置高電平，表示開始冒充寬度測量，這時CNT2的輸入信號為FSD。（3） 在被測脈沖的上沿到來時，CONTRL2的PUL端輸出高電平，標準頻率信號進入計數(shù)器CNT2。（4） 在被測脈沖的下沿到來時，CONTRL2的PUL端輸出低電平，計數(shù)器CNT2被關(guān)斷。（5） 由單片機讀出計數(shù)器CNT2的結(jié)果，并通過上述測量原理公式計算出脈沖寬度。CONTRL2子模塊的主要特點是：電路設(shè)計保證了只有CONTRL2被初始化后才能工作，否側(cè)PUL輸出始終為零。 只有在先檢測到上沿后PUL才能為高電平，然

16、后在檢測到下沿時，PUL輸出為低電平；ENND輸出高電平以便通知單片機測量計數(shù)已經(jīng)結(jié)束；如果先檢測到下沿，PUL輸出低電平；在檢測到上沿并緊接一個下沿后，CONTRL2不再發(fā)生變化直接下一個初始化信號到來。占空比的測量方式是通過測量脈沖寬度記錄CNT2的計數(shù)值N1。然后將輸入信號反相。，在測量脈沖寬度，測得CNT2計數(shù)值N2則可以計算出： (3.1)圖 3.9 占空比測量演示3.5 液晶顯示模塊本設(shè)計中，液晶顯示部分用的是能夠顯示漢字的價格便宜的Nokia5110液晶作為顯示器。Nokia5110液晶顯示器由48行X84列輸出，所有的顯示功能集成在一塊芯片上，包括 LCD 電壓及偏置電壓發(fā)生器

17、，并且只須很少外部元件，采用 CMOS 工藝，且功耗小。使用的是串行總線外部連線少。管腳與功能表如下表：表3.1 管腳與功能表管腳編號管腳名稱功能1RST復(fù)位2CE片選3DC數(shù)據(jù)/指令選擇4DIN串行數(shù)據(jù)線5CLK串行時鐘線63.3V電源正極7LIGHT背光控制，接地時背光燈亮8GND電源負極4 軟件設(shè)計與實現(xiàn)4.1 CPLD軟件設(shè)計4.1.1 CPLD模快實現(xiàn)的功能當SPUL信號為高電平時系統(tǒng)允許完成頻率測量，首先CLR一個正脈沖是內(nèi)部的32位數(shù)據(jù)清零，再將CL置為高電平，此時斌沒有開始計數(shù)，當被測信號出現(xiàn)上升沿時SPULP=1，計數(shù)器才開始對被測信信號和標準信號計數(shù)，等待一會再將CL置0，

18、計數(shù)并未停止，知道待測信號的出現(xiàn)上升沿為止START=0;計數(shù)結(jié)束標志。當SPUL信號為低電平時人、允許占空比測量，此時CL和CLR的功能發(fā)生了變化，當CL=1時測量信號高電平的脈寬，當CL=0時，測量信號低電平的脈寬，CLR變?yōu)?時系統(tǒng)初始化，由1變?yōu)?時啟動計數(shù)，而允許計數(shù)的條件此后的第一個脈寬。狀態(tài)信號EEND變?yōu)?是作為計數(shù)完成告訴單片機。圖4.1 EDA設(shè)計總體電路4.1.2 標準頻率測試計數(shù)器 100MHz的標準頻率信號源可通過鎖相環(huán)倍頻從CPLD內(nèi)部獲得，接入CPLD。如圖4.2所示。圖4.2 標準頻率測試計數(shù)器4.1.3 測脈寬邏輯 在測脈寬階段SPUL被設(shè)置成0，當由低電平變

19、到高電平時指示脈寬計數(shù)結(jié)束。圖4.3 測脈寬邏輯編程后的軟件仿真圖如下：圖4.4 CPLD頻率測量仿真圖4.2單片機軟件設(shè)計4.2.1單片機的編程與流程圖單片機的編程主要采用的是從上到下的編程設(shè)計方法，主要有三塊：一、主函數(shù)的編程；二、中斷及按鍵識別的編程；三、顯示函數(shù)編程；四、頻率測量函數(shù)編程。主函數(shù)編程思路是：首先初始化相關(guān)外圍器件，然后在主循環(huán)里面循環(huán)執(zhí)行顯示函數(shù)。流程圖如下：圖4.5主函數(shù)流程圖按鍵識別函數(shù)的編程思路是：本設(shè)計用到了5個按鍵，K1到K4四個按鍵分別標記執(zhí)行4個過程函數(shù)，通過按鍵按下設(shè)置標識F=x(1.2.3.4)。按鍵K5為啟動暫停按鍵，在周期測量，占空比測量和頻率測量

20、中實現(xiàn)開始測量和暫停讀數(shù)的功能。程序流程圖如下： 圖4.6按鍵識別函數(shù)流程圖顯示函數(shù)的編程思路為：在顯示函數(shù)中判斷標識F=x(1.2.3.4)執(zhí)行相應(yīng)的過程函數(shù)。K=1主界面顯示，K=2頻率測量及液晶顯示，K=3周期測量及液晶顯示，K=4占空比測量及顯示，K=5啟動與暫停。程序流程圖如下：圖4.7顯示函數(shù)流程圖頻率測量函數(shù)的編程思路是：單片機給CPLD一個頻率測量信號，CPLD開始頻率測量，檢測等待知道測量完成，讀取相應(yīng)的信號。計算輸出此時的頻率。流程圖如下：圖4.8 頻率測量函數(shù)流程圖5性能測試與誤差分析5.1 性能測試用信號發(fā)生器做信號源，用一個示波器測量信號頻率，同時也用我們設(shè)計的等精度

21、頻率計測量信號發(fā)生器輸出信號的頻率,表2是該頻率計在不同的輸入信號頻率下的測量數(shù)據(jù)。表5.1 頻率測量數(shù)據(jù)實際頻率示波器測量值測量頻率作品測量誤差相對誤差 5051.15224.0%750755.2760101.3%200020002.0K00.0%300k300.2k302.2k2.2k0.7%500k503.5k505.6k5.6k1.1%1M999.8k998.7k1.3k0.1%10M10.1M9.9M0.1M1.0%表5.2 周期測量數(shù)據(jù)信號源頻率示波器測量值測量周期作品測量誤差相對誤差100Hz10.0ms10.2ms0.2ms2.0%10KHz100.0us100.1us0.1u

22、s0.1%100KHz10.1us9.9us0.2us2.0%1MHz999.8ns1.0us0.2ns0.2%表5.3 占空比測量數(shù)據(jù)信號源顯示占空比測量占空比作品測量誤差相對誤差10%8.6%1.4%14%19%17.7%1.3%6.8%37%36.9%0.1%0.3%50%50.4%0.4%0.8%66%66.1%0.1%0.2%85%85.0%0.0%0.0%90%89.9%0.1%0.1%5.2 誤差分析： 1.在實際測量中，被測信號有時不一定能達到仿真時的效果，在閘門打開的時候，由于CPLD各內(nèi)部邏輯單元延時的不一致，從而不能使標準信號與被測信號同時計數(shù)，也會導致誤差。 2.單片機

23、在產(chǎn)生門寬信號時其上升沿與下降沿建立的時間過長，每次產(chǎn)生的門寬信號不一樣，產(chǎn)生誤差。6 結(jié)束語 該頻率計經(jīng)軟硬設(shè)計，各項功能到達預(yù)定目標。本作品的特點克服了傳統(tǒng)的測頻法和測周期法的不足，能在頻率范圍變化較大時，都有比較高的測量精度具有相對測量誤差與被測信號的頻率無關(guān)；增大Tpr或Fs可以增大Ns，減小測量誤差，提高測量精度；測量精度與預(yù)置門寬度和標準頻率有關(guān)，與被測信號的頻率無關(guān)，預(yù)置門和常規(guī)測頻閘門時間相同而被測信號頻率不同的情況下，等精度測量法的精度不變。系統(tǒng)拓展：由于時間和實驗室條件有限，還存在一些不足，需要進一步的完善和改進。系統(tǒng)用方波信號源，直流電源；應(yīng)進一步提高系統(tǒng)的精度。參考文獻

24、1 吳小所.等精度頻率計的研究與設(shè)計J.中國新技術(shù)新產(chǎn)品,2011, (24)2 潘明,龔然禮.等精度測頻儀的低成本微控制器實現(xiàn)J.廣西科學院學報,2004, 20(4)3 張瓊,杜祖升.等精度測頻的VerilogHDL實現(xiàn)C.全國抗惡劣環(huán)境計算機第十七屆學術(shù)年會,20074 李紅麗,馬耀鋒.基于FPGA的多功能等精度頻率計的設(shè)計J.中州大學學報 ,2010, 27(6)5 蔡教武.一種基于等精度測頻原理的頻率計J.電子測試,2007, (11) 附 錄1 總體電路圖2單片機程序2.1主函數(shù)程序#include"12c5a60s2.h"#include"displ

25、ay.h"#include"keyscan.h"void main()LCD_init();bee=1;Interrupt_Init();while(1) display();2.2 按鍵中斷識別函數(shù)#include"keyscan.h"unsigned char K=1,F=0;void di()bee=0;delayms(100);bee=1;void Interrupt_Init() /中斷初始化EA =1; /開總中斷EX0=1; /開外部中斷0IT0=0; /低電平觸發(fā)方式void Keyscan_INT0() interrupt 0

26、 /INT0處理函數(shù)（按鍵的識別）if(key_1=0)delayms(15);if(key_1=0)di();K=1;F=0; while(!key_1);if(key_2=0)delayms(15);if(key_2=0)di();K=2;F=0; while(!key_2);if(key_3=0)delayms(15);if(key_3=0)di();K=3;F=0; while(!key_3);if(key_4=0)delayms(15);if(key_4=0)di();K=4;F=0;while(!key_4);if(key_5=0)delayms(15);if(key_5=0)di

27、();F=F;while(!key_5);2.3周期占空比測量函數(shù)#include"cpld.h"#include"zzy.h"unsigned long read_pl()uint i,j,temp;unsigned long N1=0,N2=0,DATA1=0,DATA2=0;CLL=0;CLR=0;SPUL=1;CLR=1;delay(10);CLR=0;delay(50);CLL=1;delay(25000);/delay(10000);CLL=0;while(START);/delay(50000);for(i=0;i<4;i+)temp

28、=P0;temp=(temp&0xf8)|i);SEL=temp;DATA1=DATA;for(j=0;j<i;j+)DATA1=DATA1*256 ;N1+=DATA1;for(i=4;i<8;i+)temp=P0;temp=(temp&0xf8)|i);SEL=temp;DATA2=DATA;for(j=4;j<i;j+)DATA2=DATA2*256 ;N2+=DATA2;SPUL=0;return (Fs/N1)*N2;unsigned int read_zkb() unsigned long N1=0,N2=0,DATA1=0,DATA2=0;uch

29、ar i,j,temp;SPUL=0;CLR=0;CLL=0;delay(1000);CLR=1;delay(1000);CLR=0;while(!EEND);/delay(50000);for(i=0;i<4;i+)temp=P0;temp=(temp&0xf8)|i);SEL=temp;DATA1=DATA;for(j=0;j<i;j+)DATA1=DATA1*256 ;N1+=DATA1;delay(100);CLL=1;delay(1000);CLR=1;delay(1000);CLR=0;while(!EEND);/delay(50000);for(i=0;i&l

30、t;4;i+)temp=P0;temp=(temp&0xf8)|i);SEL=temp;DATA2=DATA;for(j=0;j<i;j+)DATA2=DATA2*256 ;N2+=DATA2;return (N2*1000/(N1+N2);3 CPLD程序module ABC (BCLK,TCLK,CLR,CL,SPUL,START,EEND,SEL,DATA);input BCLK;input TCLK,CLR;input CL;input SPUL;output START,EEND;input 2:0 SEL;output 7:0 DATA;reg 31:0 BZQ,TSQ;reg ENA;wire PUL;wire MA,EEND,START,BENA;wire CLK1,CLK2,CLK3;reg Q1,Q2,Q3;wire 1:0 SS;always (posedge BCLK or posedge CLR)begin if(CLR=1'b1)BZQ<=321'b0;else if(BENA=1'b1)BZQ<=BZQ+1;