數(shù)字電路清華實(shí)用教案

1、半導(dǎo)體基礎(chǔ)知識(shí)（2） 雜質(zhì)半導(dǎo)體 N型半導(dǎo)體 多子(du z)：自由電子 少子：空穴第1頁(yè)/共57頁(yè)第一頁(yè)，共57頁(yè)。半導(dǎo)體基礎(chǔ)知識(shí)（2） 雜質(zhì)半導(dǎo)體 P型半導(dǎo)體 多子(du z)：空穴 少子：自由電子第2頁(yè)/共57頁(yè)第二頁(yè)，共57頁(yè)。半導(dǎo)體基礎(chǔ)知識(shí)（3） PN結(jié)的形成 空間電荷區(qū)（耗盡層） 擴(kuò)散(kusn)和漂移第3頁(yè)/共57頁(yè)第三頁(yè)，共57頁(yè)。半導(dǎo)體基礎(chǔ)知識(shí)（4） PN結(jié)的單向?qū)щ娦?外加(wiji)正向電壓第4頁(yè)/共57頁(yè)第四頁(yè)，共57頁(yè)。半導(dǎo)體基礎(chǔ)知識(shí)（4） PN結(jié)的單向?qū)щ娦?外加反向(fn xin)電壓第5頁(yè)/共57頁(yè)第五頁(yè)，共57頁(yè)。半導(dǎo)體基礎(chǔ)知識(shí)（5） PN結(jié)的伏安(f n)特

2、性正向?qū)?xingdo)通區(qū)反向(fn xin)截止區(qū)反向擊穿區(qū)qnkTVeIiTVVST)(1K:波耳茲曼常數(shù)T:熱力學(xué)溫度q: 電子電荷第6頁(yè)/共57頁(yè)第六頁(yè)，共57頁(yè)。第三章第三章 門電路門電路第7頁(yè)/共57頁(yè)第七頁(yè)，共57頁(yè)。3.1 概述(i sh) 門電路：實(shí)現(xiàn)基本運(yùn)算(yn sun)、復(fù)合運(yùn)算(yn sun)的單元電路，如與門、與非門、或門 第8頁(yè)/共57頁(yè)第八頁(yè)，共57頁(yè)。獲得(hud)高、低電平的基本原理第9頁(yè)/共57頁(yè)第九頁(yè)，共57頁(yè)。理想(lxing)開關(guān) 導(dǎo)通時(shí)，內(nèi)阻為0； 斷開時(shí)，阻抗為窮大； 轉(zhuǎn)換瞬間(shn jin)完成，即開關(guān)時(shí)間為0。第10頁(yè)/共57頁(yè)第十頁(yè)，共

3、57頁(yè)。正邏輯(lu j)：高電平表示1，低電平表示0負(fù)邏輯(lu j)：高電平表示0，低電平表示1第11頁(yè)/共57頁(yè)第十一頁(yè)，共57頁(yè)。3.2半導(dǎo)體二極管門電路n二極管的結(jié)構(gòu)(jigu)：n PN結(jié) + 引線 + 封裝構(gòu)成PN第12頁(yè)/共57頁(yè)第十二頁(yè)，共57頁(yè)。3.2.1二極管的開關(guān)(kigun)特性：nvi=VIH nD截止(jizh)，vO=VOH=VCCnvi=VIL nD導(dǎo)通，vo=VOL=0.7V高電平：VIH=VCC低電平：VIL=0 第13頁(yè)/共57頁(yè)第十三頁(yè)，共57頁(yè)。二極管的動(dòng)態(tài)(dngti)電流波形：第14頁(yè)/共57頁(yè)第十四頁(yè)，共57頁(yè)。3.2.2 二極管與門設(shè)VCC

4、= 5V加到A,B的 VIH=3V VIL=0V二極管導(dǎo)通時(shí) VDF=0.7VABY0V0V0.7V0V3V0.7V3V0V0.7V3V3V3.7VABY000010100111規(guī)定(gudng)3V以上為10.7V以下(yxi)為0第15頁(yè)/共57頁(yè)第十五頁(yè)，共57頁(yè)。3.2.3 二極管或或門ABY0V0V0V0V3V2.3V3V0V2.3V3V3V2.3VABY000011101111規(guī)定(gudng)2.3V以上為10V以下(yxi)為0設(shè)VCC = 5V加到A,B的 VIH=3V VIL=0V二極管導(dǎo)通時(shí) VDF=0.7V第16頁(yè)/共57頁(yè)第十六頁(yè)，共57頁(yè)。二極管構(gòu)成(guchng)

5、的門電路的缺點(diǎn) 電平(din pn)有偏移（輸入與輸出電平(din pn)不同） 帶負(fù)載能力差 所以只用于IC內(nèi)部電路第17頁(yè)/共57頁(yè)第十七頁(yè)，共57頁(yè)。數(shù)字(shz)集成電路的分類 數(shù)字集成(j chn)電路按其內(nèi)部有源器件的不同可以分為兩大類： 一類為雙極型晶體管集成(j chn)電路，主要有晶體管晶體管邏輯(TTL-Transistor Transistor Logic)、射極耦合邏輯(ECL-Emitter Coupled Logic)和集成(j chn)注入邏輯(I2L-Integrated Injection Logic)等幾種類型。 另一類為MOS(Metal Oxide Se

6、miconductor)集成(j chn)電路， 其有源器件采用金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)管，它又可分為NMOS、 PMOS和CMOS等幾種類型。 第18頁(yè)/共57頁(yè)第十八頁(yè)，共57頁(yè)。 目前數(shù)字系統(tǒng)中普遍使用TTL和CMOS集成電路。 TTL集成電路工作速度高、 驅(qū)動(dòng)(q dn)能力強(qiáng)，但功耗大、集成度低； MOS集成電路集成度高、功耗低。超大規(guī)模集成電路基本上都是MOS集成電路，其缺點(diǎn)是工作速度略低。 目 前 已 生 產(chǎn) 了 雙 極 性 互 補(bǔ) 型 金 屬 氧 化 物 半 導(dǎo) 體（ BiCMOS）器件，它由雙極型晶體管電路和MOS型集成電路構(gòu)成，能夠充分發(fā)揮兩種電路的優(yōu)勢(shì)， 缺點(diǎn)是制造工藝復(fù)雜

7、。第19頁(yè)/共57頁(yè)第十九頁(yè)，共57頁(yè)。 小規(guī)模集成電路(SSI-Small Scale Integration)， 每片組件內(nèi)包含10100個(gè)元件(或1020個(gè)等效(dn xio)門)。 中規(guī)模集成電路(MSI-Medium Scale Integration)，每片組件內(nèi)含1001000個(gè)元件(或20100個(gè)等效(dn xio)門)。 大規(guī)模集成電路(LSI-Large Scale Integration)， 每片組件內(nèi)含1000100 000個(gè)元件(或1001000個(gè)等效(dn xio)門)。 超大規(guī)模集成電路(VLSI-Very Large Scale Integration)， 每片

8、組件內(nèi)含100 000個(gè)元件(或1000個(gè)以上等效(dn xio)門)。 第20頁(yè)/共57頁(yè)第二十頁(yè)，共57頁(yè)。 目前常用的邏輯門和觸發(fā)器屬于SSI， 常用的譯碼器、 數(shù)據(jù)選擇器、 加法器、 計(jì)數(shù)器、 移位寄存器等組件屬于MSI。 常見的LSI、 VLSI有只讀存儲(chǔ)器、 隨機(jī)存取存儲(chǔ)器、 微處理器、 單片微處理機(jī)、 位片式微處理器、 高速乘法累加器、 通用(tngyng)和專用數(shù)字信號(hào)處理器等。 此外，還有專用集成電路ASIC， 它分標(biāo)準(zhǔn)單元、 門陣列和可編程邏輯器件PLD。 PLD是近十幾年來迅速發(fā)展的新型數(shù)字器件， 目前應(yīng)用十分廣泛， 第21頁(yè)/共57頁(yè)第二十一頁(yè)，共57頁(yè)。3.3 CMO

9、S門電路一、MOS管的結(jié)構(gòu)( jigu)S (Source)：源極G (Gate)：柵極(shn j)D (Drain)：漏極B (Substrate):襯底氧化物層PN結(jié)第22頁(yè)/共57頁(yè)第二十二頁(yè)，共57頁(yè)。以N溝道(u do)增強(qiáng)型為例：第23頁(yè)/共57頁(yè)第二十三頁(yè)，共57頁(yè)。開啟(kiq)電壓第24頁(yè)/共57頁(yè)第二十四頁(yè)，共57頁(yè)。二、輸入(shr)特性和輸出特性輸入特性：直流電流為0，看進(jìn)去有一個(gè)輸入電容CI，對(duì)動(dòng)態(tài)有影響。輸出特性：iD = f (VDS) 對(duì)應(yīng)(duyng)不同的VGS下得一族曲線 。輸入(shr)回路輸出回路第25頁(yè)/共57頁(yè)第二十五頁(yè)，共57頁(yè)。漏極特性(tx

10、ng)曲線（分三個(gè)區(qū)域）截止(jizh)區(qū)恒流區(qū)可變電阻區(qū)第26頁(yè)/共57頁(yè)第二十六頁(yè)，共57頁(yè)。截止(jizh)區(qū)：VGS 109第27頁(yè)/共57頁(yè)第二十七頁(yè)，共57頁(yè)。恒流區(qū)： iD 基本上由VGS決定(judng)，與VDS 關(guān)系不大2)(2)()1(GSDthGSGSthGSGSDSDViVVVVIi 下，下，當(dāng)當(dāng)?shù)?8頁(yè)/共57頁(yè)第二十八頁(yè)，共57頁(yè)?？勺冸娮鑵^(qū)：當(dāng)VDS 較低（近似(jn s)為0），VGS 一定時(shí)常數(shù)（電阻）常數(shù)（電阻） DDSiV這個(gè)(zh ge)電阻受VGS 控制、可變。第29頁(yè)/共57頁(yè)第二十九頁(yè)，共57頁(yè)。三、MOS管的基本(jbn)開關(guān)電路控制的開關(guān)。間

11、相當(dāng)于一個(gè)受管所以導(dǎo)通當(dāng)截止當(dāng)則：只要因?yàn)镮OLOGSIHIDDOHOGSILIOFFDONONOFFVSDMOSVVTthVVVVVVTthVVVRRRKRR01109)()(,第30頁(yè)/共57頁(yè)第三十頁(yè)，共57頁(yè)。四、等效電路OFF ，截止(jizh)狀態(tài) ON，導(dǎo)通狀態(tài)第31頁(yè)/共57頁(yè)第三十一頁(yè)，共57頁(yè)。五、MOS管的四種(s zhn)類型 N溝道(u do)增強(qiáng)型 P溝道(u do)增強(qiáng)型 N溝道(u do)耗盡型 P溝道(u do)耗盡型第32頁(yè)/共57頁(yè)第三十二頁(yè)，共57頁(yè)。3.3.2 CMOS反相器一、電路(dinl)結(jié)構(gòu)PthGSNthGSVV)()(第33頁(yè)/共57頁(yè)第三

12、十三頁(yè)，共57頁(yè)。二、傳輸(chun sh)特性PTHGSDDINTHGSOLOPTHGSDDIDDOHONTHGSITTTTVVVVBCVVTTVVVCDVVVTTVVAB021211221*DDODDIVVVV2121時(shí)，參數(shù)完全對(duì)稱，若同時(shí)導(dǎo)通段：截止導(dǎo)通，段：截止導(dǎo)通，段：,)()()()(第34頁(yè)/共57頁(yè)第三十四頁(yè)，共57頁(yè)。第35頁(yè)/共57頁(yè)第三十五頁(yè)，共57頁(yè)。三、輸入(shr)噪聲容限(max)(max)(min)(min)OLILNLIHOHNHVVVVVV在保證(bozhng)輸出高電平不變的條件下，允許疊加在輸入低電平的最大噪聲電壓稱為低電平噪聲容限。在保證輸出低電平不

13、變的條件下，允許疊加在輸入高電平的最大噪聲(zoshng)電壓稱為高電平噪聲(zoshng)容限。第36頁(yè)/共57頁(yè)第三十六頁(yè)，共57頁(yè)。3.3.3 CMOS 反相器的靜態(tài)(jngti)特性一、輸入(shr)特性第37頁(yè)/共57頁(yè)第三十七頁(yè)，共57頁(yè)。二、輸出特性1.OLOLGSOLVIVV低電平輸出特性同樣的下，第38頁(yè)/共57頁(yè)第三十八頁(yè)，共57頁(yè)。二、輸出特性1.OHOHGSOHVIVV高電平輸出特性同樣的下，越少第39頁(yè)/共57頁(yè)第三十九頁(yè)，共57頁(yè)。3.3.4 CMOS反相器的動(dòng)態(tài)(dngti)特性一、傳輸(chun sh)延遲時(shí)間。系列為，系列為，影響、受充放電影響也較大較大所以充

14、放電，因?yàn)楹驮颍?ns74AHC10ns74HC321PLHPHLDDLPLHPHLLONLIttVCttCRCC.;,.;.第40頁(yè)/共57頁(yè)第四十頁(yè)，共57頁(yè)。二、交流(jioli)噪聲容限三、動(dòng)態(tài)功耗功耗相比，可以忽略靜態(tài)功耗極小，與動(dòng)態(tài)第41頁(yè)/共57頁(yè)第四十一頁(yè)，共57頁(yè)。 從以上分析看出，CMOS電路有以下特點(diǎn)： 靜態(tài)功耗低。CMOS反相器穩(wěn)定工作時(shí)總是有一個(gè)MOS管處于截止?fàn)顟B(tài)，流過的電流(dinli)為極小的漏電流(dinli)，因而靜態(tài)功耗很低，有利于提高集成度。 抗干擾能力強(qiáng)。由于其閾值電壓UT=1/2UDD，在輸入信號(hào)變化時(shí)，過渡區(qū)變化陡峭，所以低電平噪聲容限和高電平噪

15、聲容限近似相等。約為0.45UDD。同時(shí)，為了提高CMOS門電路的抗干擾能力，還可以通過適當(dāng)提高UDD的方法來實(shí)現(xiàn)。這在TTL電路中是辦不到的。 第42頁(yè)/共57頁(yè)第四十二頁(yè)，共57頁(yè)。 電源電壓工作范圍寬，電源利用率高。標(biāo)準(zhǔn)CMOS電路的電源電壓范圍很寬，可在318V范圍內(nèi)工作。當(dāng)電源電壓變化時(shí)，與電壓傳輸特性(txng)有關(guān)的參數(shù)基本上都與電源電壓呈線性關(guān)系。CMOS反相器的輸出電壓擺幅大，UOH=UDD, UOL=0V，因此電源利用率很高。 缺點(diǎn): CMOS非門傳輸延遲較大，且它們均與電源電壓有關(guān)。 電源電壓越高，CMOS電路(dinl)的傳輸延遲越小，功耗越大。 第43頁(yè)/共57頁(yè)第四

16、十三頁(yè)，共57頁(yè)。3.3.5 其他(qt)類型的CMOS門電路1. 與非門 當(dāng)輸入A、B中有一個(gè)或者兩個(gè)均為低電平時(shí)，T2、 T4中有一個(gè)或兩個(gè)截止(jizh)， T3、 T1中有一個(gè)或兩個(gè)飽和，輸出VO總為高電平。 只有當(dāng)A、 B均為高電平輸入時(shí)， T4、 V2飽和， T3、 T1截止(jizh)，輸出VO為低電平。Y=(AB) 第44頁(yè)/共57頁(yè)第四十四頁(yè)，共57頁(yè)。2、 CMOS或非門ABT4T2T1T3F00止止止止飽飽飽飽101飽飽止止飽飽止止010止止飽飽止止飽飽011飽飽飽飽止止止止0BAF第45頁(yè)/共57頁(yè)第四十五頁(yè)，共57頁(yè)。3、帶緩沖(hunchng)極的CMOS門1、與非

17、門值不同對(duì)應(yīng)的達(dá)到開啟電壓時(shí)，的、使也更高越高，輸入端越多，端數(shù)目的影響輸出的高低電平受輸入則則則則受輸入狀態(tài)影響輸出電阻存在的缺點(diǎn)：IGSOHOLONONOONONOONONONOONONONOOVVTTVVRRRBARRRBARRRRBARRRRBAR4231314232011021002111)()(,/,:)(第46頁(yè)/共57頁(yè)第四十六頁(yè)，共57頁(yè)。帶緩沖(hunchng)極的CMOS門2.解決方法：輸入、輸出(shch)端個(gè)增設(shè)一級(jí)反相極與非門緩沖器或非門第47頁(yè)/共57頁(yè)第四十七頁(yè)，共57頁(yè)。二、漏極開路(kil)的門電路（OD門）第48頁(yè)/共57頁(yè)第四十八頁(yè)，共57頁(yè)。)(,.D

18、DDDDDLVVVR可以不等于使用時(shí)允許外接器或用作電平轉(zhuǎn)換、驅(qū)動(dòng)現(xiàn)線與可將輸出并聯(lián)使用，實(shí)21第49頁(yè)/共57頁(yè)第四十九頁(yè)，共57頁(yè)。三、 CMOS傳輸門及雙向模擬(mn)開關(guān)1. 傳輸(chun sh)門 由于T1、T2管的結(jié)構(gòu)形式(xngsh)是對(duì)稱的，即漏極和源極可互換使用，因而CMOS傳輸門屬于雙向器件，它的輸入端和輸出端也可以互易使用。 第50頁(yè)/共57頁(yè)第五十頁(yè)，共57頁(yè)。2. 雙向模擬(mn)開關(guān) 傳輸門的一個(gè)重要用途是作模擬開關(guān)，它可以用來傳輸連續(xù)變化的模擬電壓信號(hào)。 模擬開關(guān)的基本電路由CMOS傳輸門和一個(gè)CMOS反相器組成，如圖所示。當(dāng)C=1時(shí)，開關(guān)接通，C=0時(shí)，開關(guān)斷開，因此(ync)只要一個(gè)控制電壓即可工作。和CMOS傳輸門一樣，模擬開關(guān)也是雙向器件。 第51頁(yè)/共57頁(yè)第五十一頁(yè)，共57頁(yè)。四、三態(tài)輸出(shch)門)(高阻時(shí)，時(shí)，ZYNEAYNE10第52頁(yè)/共57頁(yè)第五十二頁(yè)，共57頁(yè)。三態(tài)門的用途(yngt)第53頁(yè)/共57頁(yè)第五十三頁(yè)，共57頁(yè)。 從供電(n din)電源區(qū)分： 5VCMOS門電路和3.3VCMOS門電路兩種。 3.3VCMOS門電路是最近發(fā)展起來的,它的功耗比5VCMOS門電路低得多。 同TTL門電路一樣,CMOS門電路