可編程器件基本原理

1、上海大學(xué)機電工程與自動化學(xué)院上海大學(xué)機電工程與自動化學(xué)院程志華程志華The Programmable Logic Device Fundamentals56331933/二教109（在系統(tǒng)可編程技術(shù)）（在系統(tǒng)可編程技術(shù)）可編程器件可編程器件n-CPLD/FPGA2022-6-162PLC簡介：簡介：-PLD/PIC/PLC?2022-6-163PLDPLD廠商廠商: :(ALTERA(ALTERA，XILINXXILINX，LatticeLattice ) )FPGA的發(fā)明者的發(fā)明者老牌PLD/FPGA公司，是最大可編程邏輯器件供應(yīng)商之一九十年代以后發(fā)展很快發(fā)展很快，是最大可編程邏輯器件供應(yīng)商

2、之一 在線可編程技術(shù)的發(fā)明者在線可編程技術(shù)的發(fā)明者是世界第三大可編程邏輯器件供應(yīng)商。目前Lattice公司在上海設(shè)有研發(fā)部門2022-6-164PLDPLD廠商廠商: :( ( Actel/Cypress/Quicklogic/AtmelCypress/Quicklogic/Atmel ) )反熔絲（一次性燒寫）PLD的領(lǐng)導(dǎo)者，由于反熔絲PLD抗輻射，耐高低溫，功耗低，速度快，所以在軍軍品和宇航品和宇航級上有較大優(yōu)勢。PLD/FPGA不是Cypress的主要業(yè)務(wù)，但有一定的用戶群。一定的用戶群。集成硬核集成硬核的FPGA比較有特色。 中小規(guī)模中小規(guī)模PLD做的不錯。2022-6-165可編程器

3、件可編程器件可編程器件及其應(yīng)用；可編程器件及其應(yīng)用；可編程器件的地位；可編程器件的地位；可編程器件的教學(xué)；可編程器件的教學(xué)；實踐資源；實踐資源；器件著名廠商；器件著名廠商；其他說明；其他說明；02-CPLD/FPGA:可編程邏輯器件的發(fā)展歷程可編程邏輯器件的發(fā)展歷程;電子系統(tǒng)設(shè)計技術(shù)的發(fā)展；電子系統(tǒng)設(shè)計技術(shù)的發(fā)展；常用可編程邏輯器件的分類；常用可編程邏輯器件的分類；常用可編程邏輯器件的結(jié)構(gòu)常用可編程邏輯器件的結(jié)構(gòu);CPLD與與FPGA的比較；的比較；CPLD與與FPGA的設(shè)計流程；的設(shè)計流程；Altera的常用開發(fā)工具；的常用開發(fā)工具；可編程邏輯設(shè)計技術(shù)的發(fā)展趨；可編程邏輯設(shè)計技術(shù)的發(fā)展趨；附

4、附-常用的常用的 Altera 產(chǎn)品產(chǎn)品:MaxCycloneStratixHardcopy2022-6-1662022-6-167DE2開發(fā)裝置介紹開發(fā)裝置介紹2022-6-168TV Box Application2022-6-169USB Mouse and VGA OUT2022-6-1610Karaoke Machine and SD Music Player2022-6-1611PLD（ The Programmable Logic Device ）如同一張白紙或是一堆積木白紙或是一堆積木，工程師可以通過傳統(tǒng)的原理圖輸入法，或是硬件描述語言自由的設(shè)計一個數(shù)字系統(tǒng)。通過軟件仿真，我們

5、可以事先驗證設(shè)計的正確性。在PCB完成以后，還可以利用PLD的在線修改在線修改能力。隨時升級、修改設(shè)計而不必改動硬件電路。使用PLD來開發(fā)數(shù)字電路，可以大大縮短設(shè)計時間，減少PCB面積，提高系統(tǒng)的可靠性。2022-6-1612實驗設(shè)備：實驗設(shè)備：EDA-III/型可編程邏輯器件實驗系統(tǒng)型可編程邏輯器件實驗系統(tǒng)EDA-III型可編程邏型可編程邏輯器件實驗系統(tǒng)輯器件實驗系統(tǒng)EDA-型可編程邏型可編程邏輯器件實驗系統(tǒng)輯器件實驗系統(tǒng)2022-6-1613實驗資源：實驗資源：數(shù)字可編程設(shè)計實驗數(shù)字可編程設(shè)計實驗1l 組合邏輯電路設(shè)計實驗組合邏輯電路設(shè)計實驗譯碼器/編碼器半加器/全加器/全減器多路選擇器數(shù)

6、據(jù)比較器向量乘法器BCD碼轉(zhuǎn)換電路l時序電路設(shè)計實驗時序電路設(shè)計實驗 計數(shù)器掃描顯示驅(qū)動狀態(tài)機寄存器/移位寄存器 脈沖發(fā)生器/節(jié)拍發(fā)生器l通用接口電路通用接口電路7段數(shù)碼管控制接口1616點陣控制接口字符發(fā)生器數(shù)字時鐘設(shè)計 A/D、D/A接口 矩陣鍵盤控制接口 IIC/UART接口液晶接口l存儲器設(shè)計實驗存儲器設(shè)計實驗ROM存儲器 SRAM/SDRAM/SSRAM FIFO2022-6-1614l濾波器濾波器多數(shù)決定的數(shù)字濾波器數(shù)字加法濾波器FIR濾波器l綜合實驗綜合實驗秒表設(shè)計實驗電子密碼鎖設(shè)計實驗數(shù)字電壓表設(shè)計實驗任意波形發(fā)生器設(shè)計實驗虛擬數(shù)字示波器設(shè)計實驗語音采集處理系統(tǒng)實驗實驗資源：實

7、驗資源：數(shù)字可編程設(shè)計實驗數(shù)字可編程設(shè)計實驗2l擴展接口實驗擴展接口實驗VGA 接口實驗UART 及PS/2 口驗證實驗USB 通信實驗SRAM 驗證實驗2022-6-1615實驗資源：實驗資源：SOPC可編程設(shè)計實驗可編程設(shè)計實驗 NiosII軟核的設(shè)計 外設(shè)模塊的設(shè)計 SOPC系統(tǒng)的生成 SOPC系統(tǒng)的PIO實驗 SOPC系統(tǒng)的定時器實驗 基于SOPC的串口與PC機通信實驗 基于SOPC的數(shù)碼管控制實驗2022-6-1616實驗資源：實驗資源：模擬可編程設(shè)計實驗?zāi)M可編程設(shè)計實驗 ispPAC芯片增益調(diào)整 ispPAC10增益放大與衰減方法 ispPAC10在Single-Ended中的應(yīng)

8、用 ispPAC10二階濾波器的實現(xiàn) ispPAC10高精度階梯濾波器的設(shè)計 使用ispPAC10完成電橋測量 使用ispPAC10實現(xiàn)廉價的溫度測量 使用ispPAC20完成電壓監(jiān)測 使用ispPAC20完成溫度監(jiān)測 使用ispPAC80可編程的低通濾波器2022-6-1617常用可編程邏輯器件的分類；常用可編程邏輯器件的分類；常用可編程邏輯器件的結(jié)構(gòu)常用可編程邏輯器件的結(jié)構(gòu);CPLD與與FPGA的比較；的比較；CPLD與與FPGA的設(shè)計流程；的設(shè)計流程；Altera的常用開發(fā)工具；的常用開發(fā)工具；可編程邏輯設(shè)計技術(shù)的發(fā)展趨；可編程邏輯設(shè)計技術(shù)的發(fā)展趨；02-CPLD/FPGA02-CPLD

9、/FPGA02-CPLD/FPGA:2022-6-16182.1常用可編程邏輯器件的分類：常用可編程邏輯器件的分類：CPLDPROMEPROM EEPROMPAL&GALFPGA簡單的存儲及數(shù)字邏輯功能。Programmable Read Only Memory與、或陣列；低功耗、低成本、高可靠、靈活和可重復(fù)編程。廣泛使用；Lattice， Actel，Atmel，Programmable Array Logic /Generic Array Logic體系結(jié)構(gòu)和邏輯單元靈活，集成度高(密度在數(shù)千門之間)，適用范圍寬。Altera、Lattice、Xilinx高集成度（數(shù)萬-數(shù)千萬系統(tǒng)門），高

10、速，復(fù)雜的時序和組合邏輯電路。Xilinx、Altera、Lattice、Actel、Atmel02-CPLD/FPGA02-CPLD/FPGA常用可編程邏輯器件的分類常用可編程邏輯器件的分類2022-6-16192.2常用可編程邏輯器件的結(jié)構(gòu)（與、或陣列和存儲單元）：常用可編程邏輯器件的結(jié)構(gòu)（與、或陣列和存儲單元）：2.21 結(jié)構(gòu)工藝結(jié)構(gòu)工藝(EECMOS、 EEPROM、 SRAM、Flash)熔絲編程技術(shù)熔絲編程技術(shù)ROM的存儲矩陣的存儲矩陣1011001002-CPLD/FPGA02-CPLD/FPGA常用可編程邏輯器件的結(jié)構(gòu)常用可編程邏輯器件的結(jié)構(gòu)2.22 PAL16L8邏輯圖邏輯圖

11、(Programmable Array Logic)可編程連接固定連接2.23 GAL22V10邏輯圖邏輯圖(Generic Array Logic) 2022-6-16202.24 CPLD的基本結(jié)構(gòu)的基本結(jié)構(gòu)(Complex Programmable Logic Device)： 內(nèi)部結(jié)構(gòu)以可編程的通用邏輯塊通用邏輯塊（LAB）為基礎(chǔ)，密度在數(shù)千門之間。 可編程的聯(lián)線集中在一個全局布全局布線區(qū)線區(qū)（集總布線區(qū)GRP）。 編程原理基于半導(dǎo)體物理結(jié)構(gòu)物理結(jié)構(gòu)，所以斷電后編程信息能保存。邏輯陣列塊LAB可編程I/O單元輔助功能模塊02-CPLD/FPGA02-CPLD/FPGA常用可編程邏輯器件

12、的結(jié)構(gòu)常用可編程邏輯器件的結(jié)構(gòu)2022-6-1621附附1 主流的主流的CPLD - MAX附附-常用的常用的 Altera 產(chǎn)品產(chǎn)品AlteraAltera 產(chǎn)品產(chǎn)品 MAXMAX乘積項陣列“與”乘積項選擇矩陣“或”附附11乘積項結(jié)構(gòu)乘積項結(jié)構(gòu)PLD的邏輯實現(xiàn)的邏輯實現(xiàn)原原理理圖圖實現(xiàn)組合邏輯實現(xiàn)組合邏輯F=(A+B)*C*(!D) =A*C*!D + B*C*!D單一宏單元就可以完成單一宏單元就可以完成附附12 MAX3000A的結(jié)構(gòu)（的結(jié)構(gòu)（基于乘積項的基于乘積項的PLD結(jié)構(gòu)結(jié)構(gòu) ）宏單元I/O控制塊可編程連線全局信號2022-6-16222.25 FPGA的基本結(jié)構(gòu)的基本結(jié)構(gòu) (Fie

13、ld Programmable Gate Array )：SRAM工藝；基本可編程邏輯單元由查找表（查找表（LOOK UP TABLE）和寄存器組成）和寄存器組成。n內(nèi)部結(jié)構(gòu)以基本門單元為基礎(chǔ)，構(gòu)成門單元陣列單元陣列，密度在上萬門之間。n可編程的聯(lián)線分布在門單元與門單元之間的布線區(qū)布線區(qū)。這種結(jié)構(gòu)一般稱為FPGA（現(xiàn)場可編程門陣列）。n編程原理基于電路的邏輯記憶功能邏輯記憶功能，斷電后編程信息消失。02-CPLD/FPGA02-CPLD/FPGA常用可編程邏輯器件的結(jié)構(gòu)常用可編程邏輯器件的結(jié)構(gòu)2022-6-1623附附2 早期的早期的FPGA - FLEX(SRAM工藝的早期工藝的早期FPGA

14、)附附-常用的常用的 Altera 產(chǎn)品產(chǎn)品AlteraAltera 產(chǎn)品產(chǎn)品 FLEXFLEX2022-6-1624附附21 FLEX10K系列器件的基本結(jié)構(gòu)系列器件的基本結(jié)構(gòu)內(nèi)部：邏輯塊,布線區(qū)外部：I/O口，電源端，復(fù)位端，下載口（FLEX10K中有102個I/O口） （TDI，TDO，TMS，NSTATUS）附附-常用的常用的 Altera 產(chǎn)品產(chǎn)品AlteraAltera 產(chǎn)品產(chǎn)品 FLEXFLEX附附22 FLEX/ACEX的的Logic Element附附23 查找表結(jié)構(gòu)查找表結(jié)構(gòu)FPGA的邏輯實現(xiàn)的邏輯實現(xiàn)原原理理圖圖LUT中已經(jīng)事先寫入了所有可能的邏輯結(jié)果，通過地址查找到中已

15、經(jīng)事先寫入了所有可能的邏輯結(jié)果，通過地址查找到相應(yīng)的數(shù)據(jù)然后輸出，這樣組合邏輯就實現(xiàn)了。相應(yīng)的數(shù)據(jù)然后輸出，這樣組合邏輯就實現(xiàn)了。 該電路中該電路中D觸觸發(fā)器是直接利用發(fā)器是直接利用LUT后面后面D觸發(fā)器來實現(xiàn)。觸發(fā)器來實現(xiàn)。一個一個LUT加上一個觸發(fā)器就可以完成加上一個觸發(fā)器就可以完成2022-6-16252.3 CPLD與與FPGA的比較：的比較：02-CPLD/FPGA02-CPLD/FPGACPLDCPLD與與FPGAFPGA的比較的比較2022-6-16262.4CPLD與與FPGA的設(shè)計流程：的設(shè)計流程：電路設(shè)計與輸入功能仿真？綜合優(yōu)化布局布線仿真與驗證？系統(tǒng)設(shè)計電路構(gòu)思系統(tǒng)設(shè)計電

16、路構(gòu)思加載配置與在線調(diào)試優(yōu)化問題？02-CPLD/FPGA02-CPLD/FPGA設(shè)計流程設(shè)計流程2022-6-16272.5 常用開發(fā)工具（常用開發(fā)工具（Altera）：）：02-CPLD/FPGA02-CPLD/FPGA常用開發(fā)工具（常用開發(fā)工具（AlteraAltera）2022-6-16282.6 可編程邏輯設(shè)計技術(shù)的發(fā)展趨：硬件上：先進(jìn)工藝處理器內(nèi)核硬核和結(jié)構(gòu)化ASIC低成本器件軟件上：高級設(shè)計語言系統(tǒng)級仿真和優(yōu)化團(tuán)隊協(xié)同設(shè)計與模 塊化設(shè)計02-CPLD/FPGA02-CPLD/FPGA可編程邏輯設(shè)計技術(shù)的發(fā)展趨可編程邏輯設(shè)計技術(shù)的發(fā)展趨2022-6-1629Altera的產(chǎn)品分類的

17、產(chǎn)品分類;附附-常用的常用的 AlteraAltera 產(chǎn)品產(chǎn)品附附-常用的常用的 Altera 產(chǎn)品產(chǎn)品:MAX與與FLEX；2022-6-1630結(jié)構(gòu)化結(jié)構(gòu)化 ASIC ASIC - HARDCOPY seriesHARDCOPY series主流高端主流高端FPGA - Statix內(nèi)嵌如高速串行收發(fā)器的內(nèi)嵌如高速串行收發(fā)器的FPGA - Statix GX新一帶新一帶90nm高端高端FPGA - Statix II / Statix III高高密密度度CPLD低低成成本本早早期期主流低成本主流低成本FPGA - Cyclone新一帶新一帶90nm高端高端FPGA - Cyclone II主流主流CPLD - MAX（32個到個到1024個宏單元個宏單元）CPLD的革命的革命 -