第3章 TMS320F281x的硬件設計0313

1、C281x Block Diagram32x32 bitMultiplierSectoredFlash128K16bA(18-0)D(15-0)Program BusData BusRAM18K16bBootROM 4K16b2232-bitAuxiliaryRegisters332 bit Timers RealtimeJTAGCPURegister BusR-M-WAtomicALUPIE Interrupt Manager323232EventManager AEventManager B12-bit ADCWatchdogMcBSPCAN2.0BSCI-ASCI-BSPIGPIO片內外

2、設片內外設L0,L1: 4K16bH0: 8K16bMO,M1: 1K16b3個個32位定時器位定時器T0,T1,T2外部中斷擴展模塊，支持外部中斷擴展模塊，支持96個中斷，只使用個中斷，只使用45個個2 2個事件管理器個事件管理器其中的其中的PWMPWM單元，單元，用于電機控制用于電機控制1616通道，分辨率為通道，分辨率為1212位的模數(shù)轉換模塊位的模數(shù)轉換模塊作用是防止程序跑作用是防止程序跑飛或進入死循環(huán)，飛或進入死循環(huán)，多通道緩沖串行接口多通道緩沖串行接口增強型局域網絡增強型局域網絡串行串行通信通信接口接口串行串行外圍外圍接口接口通用并行接口通用并行接口支持片上調試功能支持片上調試功能

3、第第3章章 TMS320X281x的硬件設計的硬件設計3.1 如何保證如何保證X2812系統(tǒng)的正常工作系統(tǒng)的正常工作3.2 常用硬件電路的設計常用硬件電路的設計3.3 D/A電路的設計以及波形發(fā)生器電路的設計以及波形發(fā)生器 的實現(xiàn)的實現(xiàn)DSP系系統(tǒng)統(tǒng)總總體體設設計計框框圖圖明確設計目的，要明確設計目的，要達到功能達到功能1.采樣頻率采樣頻率 2.算法算法用時用時 3.實時性實時性 4.存儲容量存儲容量 5. 數(shù)據數(shù)據處理方法處理方法 6.對對I/O需求需求1.DSP芯片型號芯片型號 2.A/D、D/A、RAM、FLASH的的性能指標性能指標總體功能設計、總體功能設計、軟硬件分工軟硬件分工軟硬件

4、結合形成軟硬件結合形成樣機，調試樣機，調試硬件設計概述硬件設計概述 DSP系統(tǒng)的硬件設計又稱為目標板設計，是在考系統(tǒng)的硬件設計又稱為目標板設計，是在考慮算法需求、成本、體積和功耗核算的基礎上完成慮算法需求、成本、體積和功耗核算的基礎上完成的，一個典型的的，一個典型的DSP目標板主要包括：目標板主要包括： DSP芯片及芯片及DSP基本系統(tǒng)基本系統(tǒng) 程序和數(shù)據存儲器程序和數(shù)據存儲器 數(shù)數(shù)/模和模模和模/數(shù)轉換器數(shù)轉換器 模擬控制與處理電路模擬控制與處理電路 各種控制口和通信口各種控制口和通信口 電源處理電路和同步電路電源處理電路和同步電路 輸入信號輸入信號處理處理A/DD/ADSP輸出信號輸出信號

5、處理處理輸入輸入輸出輸出存儲器存儲器通訊及通訊及人機接口人機接口硬件設計概述硬件設計概述 一個典型的一個典型的DSP目標板結構如下圖。目標板結構如下圖。 系統(tǒng)硬件設計過程：系統(tǒng)硬件設計過程： 在考慮系統(tǒng)性能指標、工期、成本在考慮系統(tǒng)性能指標、工期、成本、算法需求、體積和功耗核算等因素、算法需求、體積和功耗核算等因素的基礎上，選擇系統(tǒng)的最優(yōu)硬件實現(xiàn)的基礎上，選擇系統(tǒng)的最優(yōu)硬件實現(xiàn)方案，畫出硬件系統(tǒng)框圖。方案，畫出硬件系統(tǒng)框圖。 一個一個DSP硬件系統(tǒng)除了硬件系統(tǒng)除了DSP芯片外，芯片外， 還包括還包括ADC、DAC、存儲器、電源、邏輯控制、通信、人存儲器、電源、邏輯控制、通信、人機接口、總線等基

6、本部件。機接口、總線等基本部件。 硬件設計概述硬件設計概述 確定硬件方案確定硬件方案PCB圖設計圖設計確定硬件方案確定硬件方案PCB圖設計圖設計硬件設計概述硬件設計概述 硬件設計概述硬件設計概述 確定硬件方案確定硬件方案PCB圖設計圖設計3.1 如何保證如何保證X2812系統(tǒng)的正常工作系統(tǒng)的正常工作 TMS320X2812芯片對電源要求很敏感，電源達不到工作電芯片對電源要求很敏感，電源達不到工作電壓或者操作不對，都有可能導致壓或者操作不對，都有可能導致X2812不能正常工作。為了保不能正常工作。為了保證證X2812系統(tǒng)能正常工作，必須注意一下幾點：系統(tǒng)能正常工作，必須注意一下幾點：在每次上電之

7、前，一定要檢查電源跟地是否相通。在每次上電之前，一定要檢查電源跟地是否相通。 大量的實驗表明，常常可能由于錫渣或者其他的一些不起大量的實驗表明，常?？赡苡捎阱a渣或者其他的一些不起眼的小原因導致電路板上電源和地直接連接一起，如果在眼的小原因導致電路板上電源和地直接連接一起，如果在上電之前沒有檢查清楚，那么上電之后只有一種結果，電上電之前沒有檢查清楚，那么上電之后只有一種結果，電源跟地相接，板子直接報廢，等待的是更大的麻煩。所以，源跟地相接，板子直接報廢，等待的是更大的麻煩。所以，切記每次上電之前一定要檢查。切記每次上電之前一定要檢查。3.1 如何保證如何保證X2812系統(tǒng)的正常工作系統(tǒng)的正常工作

8、 電源芯片產生的電壓要穩(wěn)定在電源芯片產生的電壓要穩(wěn)定在3.3V和和1.9V。 電源芯片上電容的不匹配，有可以能導致電源芯片里面的電源芯片上電容的不匹配，有可以能導致電源芯片里面的振蕩電路工作一段時間后不再振蕩，或者振蕩頻率所對應振蕩電路工作一段時間后不再振蕩，或者振蕩頻率所對應的不是所要求輸出的電壓值。為解決這一問題，在設計電的不是所要求輸出的電壓值。為解決這一問題，在設計電源時除了需要考慮電源的散熱問題之外，還要考慮電容匹源時除了需要考慮電源的散熱問題之外，還要考慮電容匹配問題。計算之后多次測量，取最佳值。配問題。計算之后多次測量，取最佳值。平時內核電壓為平時內核電壓為1.8V，主頻為，主頻

9、為135MHz3.1 如何保證如何保證X2812系統(tǒng)的正常工作系統(tǒng)的正常工作電源芯片上盡管很多開發(fā)板廠家號稱自己的開發(fā)板仿真器電源芯片上盡管很多開發(fā)板廠家號稱自己的開發(fā)板仿真器支持熱插拔，但是事實并非如此。支持熱插拔，但是事實并非如此。 大量實驗說明，帶電停止或運行仿真器都有可能造成運行大量實驗說明，帶電停止或運行仿真器都有可能造成運行環(huán)境的死機。所以要按照正常的步驟來操作。環(huán)境的死機。所以要按照正常的步驟來操作。復位電路的設計錯誤也會導致系統(tǒng)不能正常運行。復位電路的設計錯誤也會導致系統(tǒng)不能正常運行。3.2 常用硬件電路設計常用硬件電路設計 3.2.1 TMS320X2812最小系統(tǒng)設計最小系

10、統(tǒng)設計 所謂最小系統(tǒng)都是由主控芯片，例如這里的所謂最小系統(tǒng)都是由主控芯片，例如這里的DSP芯片，加芯片，加上一些電容、電阻等外圍器件構成，其能夠獨立運行，實現(xiàn)最上一些電容、電阻等外圍器件構成，其能夠獨立運行，實現(xiàn)最基本的功能，但無外圍應用電路。基本的功能，但無外圍應用電路。 DSP最小系統(tǒng)一般包括：最小系統(tǒng)一般包括： DSP芯片、電源電路、復位和時鐘電路、芯片、電源電路、復位和時鐘電路、JTAG仿真接口、仿真接口、存儲器接口、外設接口。存儲器接口、外設接口。3.2 常用硬件電路設計常用硬件電路設計 3.2.2 電源電路的設計電源電路的設計 為使得為使得TMS320F2812最小系統(tǒng)工作，在設計

11、時要考慮其工最小系統(tǒng)工作，在設計時要考慮其工作所需要的電壓。首先要確定作所需要的電壓。首先要確定DSP控制板上所有的器件工作需控制板上所有的器件工作需要的電源種類。要的電源種類。 CPU內核電壓：內核電壓：1.8V FLASH編程電壓：編程電壓：3.3V I/O口電壓：口電壓：3.3V 獲得這些電源的途徑有哪些？獲得這些電源的途徑有哪些？ 采用采用TI或其他公司提供的電源芯片，穩(wěn)定輸出或其他公司提供的電源芯片，穩(wěn)定輸出3.3V和和1.8V電壓；或者自己設計開關電源，為控制板供電。電壓；或者自己設計開關電源，為控制板供電。3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.2 電源電路的設計電

12、源電路的設計 DSP芯片采用的供電方式，主要取決于應用系統(tǒng)中提供什芯片采用的供電方式，主要取決于應用系統(tǒng)中提供什么樣的電源。在實際中，大部分數(shù)字系統(tǒng)所使用的電源可工作么樣的電源。在實際中，大部分數(shù)字系統(tǒng)所使用的電源可工作于于5V或或3.3V，因此有兩種產生芯片電源電壓的方案。，因此有兩種產生芯片電源電壓的方案。 5V電源通過兩個電壓調節(jié)器，電源通過兩個電壓調節(jié)器，分別產生分別產生3.3V和和1.8V電壓。電壓。 DVDD(3.3V)CVDD(1.8V)5VDVDD(3.3V)CVDD(1.8V)3.3V使用一個電壓調節(jié)器，產生使用一個電壓調節(jié)器，產生1.8V電壓，電壓，而而DVDD直接取自直接

13、取自3.3V電源。電源。 3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.2 電源電路的設計電源電路的設計 TMS320F2812對電源很敏感，所以推薦選擇電壓精度比較對電源很敏感，所以推薦選擇電壓精度比較高的電源芯片高的電源芯片TPS767D301和和TPS767D318。 TPS767D301芯片輸入電壓為芯片輸入電壓為+5V，芯片起振正常工作后，芯片起振正常工作后，能夠產生能夠產生3.3V和和1.8V兩種電壓，供兩種電壓，供DSP芯片使用。芯片使用。220VAC/5VDC市電220VTPS767D301控制板電源系統(tǒng)設計思路控制板電源系統(tǒng)設計思路區(qū)別？區(qū)別？3.2 常用硬件系統(tǒng)的設

14、計常用硬件系統(tǒng)的設計 3.2.2 電源電路的設計電源電路的設計NC引腳，往往引腳，往往接地接地+5V電壓電壓接入接入28和和22是復位引是復位引腳腳1.8V3.3VTPS767D318與與DSP連接圖連接圖DSP采用采用雙電源供電雙電源供電供電時序的問題？供電時序的問題？3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.2 電源電路的設計電源電路的設計TPS767D301引腳結構圖引腳結構圖分壓，分壓，sense引腳電壓引腳電壓1.18314V數(shù)字地數(shù)字地退耦電容，防止電壓退耦電容，防止電壓變化；旁路電容，濾變化；旁路電容，濾高頻信號高頻信號3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3

15、.2.2 電源電路的設計電源電路的設計模擬電源與數(shù)字電源、模模擬電源與數(shù)字電源、模擬地與數(shù)字地之間通過電擬地與數(shù)字地之間通過電感或磁珠進行隔離。感或磁珠進行隔離。3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 模擬地和數(shù)字地為什么要分開？模擬地和數(shù)字地為什么要分開？數(shù)字地是數(shù)字電路部分的公共基準端，即數(shù)字電壓信號的數(shù)字地是數(shù)字電路部分的公共基準端，即數(shù)字電壓信號的基準端；模擬地是模擬電路部分的公共基準端，模擬信號基準端；模擬地是模擬電路部分的公共基準端，模擬信號的電壓基準端（零電位點）。的電壓基準端（零電位點）。只要是地，最終都要接到一起，然后入大地。如果不接在只要是地，最終都要接到一起，然后入

16、大地。如果不接在一起就是一起就是“浮地浮地”，存在壓差，容易積累電荷，造成靜電。，存在壓差，容易積累電荷，造成靜電。地是參考地是參考0電位，所有電壓都是參考地得出的，地的標準要電位，所有電壓都是參考地得出的，地的標準要一致，故各種地應短接在一起。一致，故各種地應短接在一起。 如果把模擬地和數(shù)字地大面積直接相連，會導致互相干擾。如果把模擬地和數(shù)字地大面積直接相連，會導致互相干擾。（諧波、噪聲干擾模擬信號指標）（諧波、噪聲干擾模擬信號指標） 3.2.2 電源電路的設計電源電路的設計3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 模擬地和數(shù)字地為什么要分開？模擬地和數(shù)字地為什么要分開？解決辦法：單點接

17、地。解決辦法：單點接地。1）用磁珠連接；）用磁珠連接；2）用電容連接；）用電容連接；3）用電感連接；用電感連接；4）用）用0歐姆電阻連接。歐姆電阻連接。 混合信號的電路中混合信號的電路中,在這種電路中為了減小數(shù)字部分和模擬在這種電路中為了減小數(shù)字部分和模擬部分的相互干擾部分的相互干擾,他們的電源地線都是分開布的他們的電源地線都是分開布的,但在電源的但在電源的入口點又需要連在一起入口點又需要連在一起,一般是通過一般是通過0歐姆電阻連接的歐姆電阻連接的,這樣這樣既達到了數(shù)字地和模擬地間無電壓差既達到了數(shù)字地和模擬地間無電壓差,又利用了又利用了0歐姆電阻的歐姆電阻的寄生電感濾除了數(shù)字部分對模擬部分的

18、干擾。寄生電感濾除了數(shù)字部分對模擬部分的干擾。 3.2.2 電源電路的設計電源電路的設計高頻上電阻的模型往往還帶著電容和電感，雖然導線在分部參數(shù)上也是有分布電容電感的，但是效果沒有0歐姆電阻明顯。3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.3 TMS320F2812芯片本身的設計芯片本身的設計3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.3 TMS320F2812芯片本身的設計芯片本身的設計內核的數(shù)字內核的數(shù)字電源電源1.8vI/O口的數(shù)字口的數(shù)字電源電源3.3vADC采樣有采樣有關引腳關引腳ADC的模擬電源模擬地、的模擬電源模擬地、ADC的數(shù)字電源數(shù)字地、的數(shù)字電源數(shù)字地、

19、I/O的模擬電源和模擬地的模擬電源和模擬地Flash電源電源3.3v3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計16根數(shù)據總根數(shù)據總線線19根地址總根地址總線線跟讀寫操作有跟讀寫操作有關的一些控制關的一些控制信號信號外設引腳，外設引腳，包括包括PWM、捕獲、中斷捕獲、中斷等等3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.3 TMS320F2812芯片本身的設計芯片本身的設計內核和數(shù)字內核和數(shù)字I/O口的地口的地時鐘引腳時鐘引腳復位信號復位信號JTAG上拉；若低上拉；若低電平電平PLL不不能倍頻能倍頻3.3V10K時鐘電路的設計時鐘電路的設計 時鐘電路用來為時鐘電路用來為DSP芯片提供時

20、鐘信號，由一個內部振蕩芯片提供時鐘信號，由一個內部振蕩器和一個鎖相環(huán)器和一個鎖相環(huán)PLL組成，可通過組成，可通過芯片內部的芯片內部的晶體振蕩器或晶體振蕩器或外部的時鐘電路驅動。外部的時鐘電路驅動。 1.時鐘信號的產生時鐘信號的產生 F2812時鐘信號的產生有兩種方法： 使用外部時鐘源； 使用芯片內部的振蕩器。 3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.3 TMS320F2812芯片本身的設計芯片本身的設計3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.3 TMS320F2812芯片本身的設計芯片本身的設計1.時鐘信號的產生時鐘信號的產生 (1) 使用外部時鐘源使用外部時鐘源

21、將外部時鐘信號直接加到將外部時鐘信號直接加到DSP芯片的芯片的X1/CLKIN引腳，而引腳，而X2引腳懸空。引腳懸空。 外部時鐘源可以采用頻率穩(wěn)定外部時鐘源可以采用頻率穩(wěn)定的晶體振蕩器，具有使用方便，的晶體振蕩器，具有使用方便，價格便宜，因而得到廣泛應用。價格便宜，因而得到廣泛應用。 時鐘電路的設計時鐘電路的設計 (2)使用芯片內部的振蕩器使用芯片內部的振蕩器 在芯片的在芯片的X2和和X1/CLKIN引腳之間接入一個晶體引腳之間接入一個晶體,用于啟動用于啟動內部振蕩器。內部振蕩器。 時鐘電路的設計時鐘電路的設計 3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計2.鎖相環(huán)PLL 鎖相環(huán)PLL具有頻率

22、放大和時鐘信號提純的作用，利用PLL的鎖定特性可以對時鐘頻率進行鎖定,為芯片提供高穩(wěn)定頻率的時鐘信號。 鎖相環(huán)還可以對外部時鐘頻率進行倍頻，使外部時鐘源的頻率低于CPU的機器周期，以降低因高速開關時鐘所引起的高頻噪聲。 3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.3 TMS320F2812芯片本身的設計芯片本身的設計3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.4 復位電路的設計復位電路的設計 DSP2812是低電平復位，電源芯片是低電平復位，電源芯片TPS767D301自身能夠產自身能夠產生復位信號，此復位信號可以直接供生復位信號，此復位信號可以直接供DSP芯片使用。芯片使

23、用。 硬件復位有以下幾種方法硬件復位有以下幾種方法: 上電復位上電復位 手動復位手動復位 自動復位自動復位1.上電復位電路上電復位電路 上電復位電路是利用上電復位電路是利用RC電路的延遲特性來產生復位所需要的低電平時電路的延遲特性來產生復位所需要的低電平時間。間。 由由RC電路和施密特觸發(fā)器組成。上電瞬間電路和施密特觸發(fā)器組成。上電瞬間,由于電容由于電容C上的電壓不上的電壓不能突變能突變,使使RS仍為低電平仍為低電平,芯片處于復位狀態(tài)芯片處于復位狀態(tài),同時通過電阻同時通過電阻R對電容對電容C進進行充電行充電,充電時間常數(shù)由充電時間常數(shù)由R和和C的乘積確定。的乘積確定。TMS320F28xRS1

24、1 C RVCC74HC143.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.4 復位電路的設計復位電路的設計3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.4 復位電路的設計復位電路的設計 當按鈕閉合時，電容C通過按鈕和R1進行放電，使電容C上的電壓降為0； 當按鈕斷開時，電容C的充電過程與上電復位相同，從而實現(xiàn)手動復位。 TMS320F28xRSCR VCCR1 由于實際的由于實際的DSP系統(tǒng)需要較高頻率的時鐘信號系統(tǒng)需要較高頻率的時鐘信號,在運行過在運行過程中極容易發(fā)生干擾現(xiàn)象，嚴重時可能會造成系統(tǒng)死機，導程中極容易發(fā)生干擾現(xiàn)象，嚴重時可能會造成系統(tǒng)死機，導致系統(tǒng)無法正常工作。

25、致系統(tǒng)無法正常工作。 為了解決這種問題，除了在軟件設計中加入一些保護措施為了解決這種問題，除了在軟件設計中加入一些保護措施外，硬件設計還必須做出相應的處理。外，硬件設計還必須做出相應的處理。 目前，最有效的硬件保護措施是采用具有監(jiān)視功能的自動目前，最有效的硬件保護措施是采用具有監(jiān)視功能的自動復位電路，俗稱復位電路，俗稱“看門狗看門狗”電路。電路。 3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.4 復位電路的設計復位電路的設計 自動復位電路除了具有上電復位功能外，還能監(jiān)視系統(tǒng)運自動復位電路除了具有上電復位功能外，還能監(jiān)視系統(tǒng)運行。行。 當系統(tǒng)發(fā)生故障或死機時可通過該電路對系統(tǒng)進行自當系統(tǒng)

26、發(fā)生故障或死機時可通過該電路對系統(tǒng)進行自動復位。動復位。 基本原理：是通過電路提供的監(jiān)視線來監(jiān)視系統(tǒng)運行。當基本原理：是通過電路提供的監(jiān)視線來監(jiān)視系統(tǒng)運行。當系統(tǒng)正常運行時，在規(guī)定的時間內給監(jiān)視線提供一個變化的系統(tǒng)正常運行時，在規(guī)定的時間內給監(jiān)視線提供一個變化的高低電平信號，若在規(guī)定的時間內這個信號不發(fā)生變化，自高低電平信號，若在規(guī)定的時間內這個信號不發(fā)生變化，自動復位電路就認為系統(tǒng)運行不正常，并對系統(tǒng)進行復位。動復位電路就認為系統(tǒng)運行不正常，并對系統(tǒng)進行復位。 3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.4 復位電路的設計復位電路的設計 MAX706R是一種能與具有是一種能與具有3

27、.3V工作電壓的工作電壓的DSP芯片相匹配芯片相匹配的自動復位電路。由的自動復位電路。由MAX706R組成的自動復位電路如圖：組成的自動復位電路如圖：3.自動復位電路自動復位電路 3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.4 復位電路的設計復位電路的設計MAX706RMR WDOVCC RESGND WDIPFI PFO123456 78RSVCC至至DSP的復位端的復位端CLK來自來自DSP的輸出端的輸出端系統(tǒng)提供的監(jiān)視信號系統(tǒng)提供的監(jiān)視信號CLK，來自來自DSP芯片芯片某個輸出端，是一個某個輸出端，是一個通過程序產生的周期通過程序產生的周期不小于不小于10Hz的脈沖信的脈沖信號

28、。號。低電平復位輸出信低電平復位輸出信號，是一個不小于號，是一個不小于1.6s的復位脈沖，的復位脈沖，用來對用來對DSP芯片復芯片復位。位。 當當DSP處于不正常工作時，由程序所產生的周期脈沖處于不正常工作時，由程序所產生的周期脈沖CLK將會消失將會消失,自動復位電路將無法接收到監(jiān)視信號，自動復位電路將無法接收到監(jiān)視信號，MAX706R芯片將通過引腳芯片將通過引腳7產生復位信號，使系統(tǒng)復位，產生復位信號，使系統(tǒng)復位，程序重新開始運行，強迫系統(tǒng)恢復正常工作。程序重新開始運行，強迫系統(tǒng)恢復正常工作。3.自動復位電路自動復位電路 3.2 常用硬件系統(tǒng)的設計常用硬件系統(tǒng)的設計 3.2.4 復位電路的設

29、計復位電路的設計3.2 常用硬件電路設計常用硬件電路設計 3.2.4 復位電路的設計復位電路的設計Basic2812采用手動復位，采用手動復位，MAX811芯片芯片3.2 常用硬件電路設計常用硬件電路設計 3.2.5 JTAG下載口的設計下載口的設計 JTAG (Joint Test Action Group 聯(lián)合測試行動小組)是一種國際標準測試協(xié)議（IEEE 1149.1兼容），主要用于芯片內部測試。現(xiàn)在多數(shù)的高級器件都支持JTAG協(xié)議，如DSP、FPGA器件等。標準的JTAG接口是4線：TMS、 TCK、TDI、TDO，分別為模式選擇、時鐘、數(shù)據輸入和數(shù)據輸出線。 JTAG最初是用來對芯片

30、進行測試的，基本原理是在器件內部定義一個TAP（Test Access Port測試訪問口）通過專用的JTAG測試工具對進行內部節(jié)點進行測試。JTAG測試允許多個器件通過JTAG接口串聯(lián)在一起，形成一個JTAG鏈，能實現(xiàn)對各個器件分別測試。 3.2 常用硬件電路設計常用硬件電路設計 3.2.5 JTAG下載口的設計下載口的設計測試模式選擇，測試模式選擇，TMS用來用來設置設置JTAG口處于某種特口處于某種特定的測試模式。定的測試模式。 測試復位，輸測試復位，輸入引腳，低電入引腳，低電平有效。平有效。 測試數(shù)據輸測試數(shù)據輸入入 (針對針對DSP)測試數(shù)據輸測試數(shù)據輸出出(針對針對DSP) 仿真管

31、腳仿真管腳 測試時鐘輸測試時鐘輸入入 測試時鐘返測試時鐘返回信號回信號3.2 常用硬件電路設計常用硬件電路設計 3.2.5 JTAG下載口的設計下載口的設計3.2 常用硬件電路設計常用硬件電路設計 3.2.5 JTAG下載口的設計下載口的設計實際設計過程中，考慮到實際設計過程中，考慮到JTAG口的抗干擾性，口的抗干擾性，在與在與DSP相連的端口采用上拉設計！相連的端口采用上拉設計！3.2 常用硬件電路設計常用硬件電路設計 3.2.6 外擴外擴RAM的設計的設計 TMS320F2812芯片內部具有18K16位的RAM空間。當程序代碼長度小于18K16位時，該芯片內部的RAM空間就能夠滿足用戶需求

32、。但是當程序代碼長度大于18K16位時，DSP片內的RAM就不夠用了，這時一般通過外擴RAM的方法來解決。 在進行DSP外部存儲器擴展之前，必須了解DSP片上存儲資源，并根據應用需求來擴展存儲空間。當片上存儲資源不能滿足系統(tǒng)設計的要求時，就需要進行外部存儲器擴展。 TMS320F2812的外部存儲器接口（XINTF）是一種非多路選通的異步總線。設計時，可以通過XINTF接口來外擴存儲器。3.2 常用硬件電路設計常用硬件電路設計16根數(shù)據總根數(shù)據總線線19根地址總根地址總線線跟讀寫操作有跟讀寫操作有關的一些控制關的一些控制信號信號TMS320F2812的有16根數(shù)據總線和19根地址總線，常用SR

33、AM芯片IS61LV51216和IS61LV25616。容量分別為512K16位和256K16位。3.2 常用硬件電路設計常用硬件電路設計 3.2.6 外擴外擴RAM的設計的設計寫信號引腳寫信號引腳讀信號引腳讀信號引腳同同DSP的的XZCS6AND7相連，相連，表示選擇了表示選擇了2812的的XINTF6區(qū)，起始地址區(qū)，起始地址為為0 x1000003.2 常用硬件電路設計常用硬件電路設計 3.2.7 外擴外擴FLASH的設計的設計 TMS320F2812芯片內部 具 有 1 2 8 K 1 6 位 的FLASH空間（4個8K16位和6個16K16位空間 ）。如果DSP中所編譯的代碼段高于Fl

34、ash的存儲容量，則就需要外擴Flash空間來穩(wěn)定地實現(xiàn)其功能。外擴Flash與外擴RAM原理一樣。常選用的Flash芯片型號 為 S S T 3 9 V F 1 6 0 、 SST39VF400。SST39VF160512K同同DSP的的XZCS2相連，相連，表示選擇了表示選擇了2812的的XINTF2區(qū)，起始地址區(qū)，起始地址為為0 x80000寫信號引腳寫信號引腳讀信號引腳讀信號引腳3.2 常用硬件電路設計常用硬件電路設計 3.2.8 PWM電路的設計電路的設計 TMS320F2812輸出的PWM波形的高電壓為3.3V，而在實際工業(yè)控制中，驅動電壓往往是5V，很顯然，DSP直接產生的PWM

35、信號不能滿足要求，怎么辦呢？這時就需要將DSP產生的3.3V的信號轉為5V的驅動信號。 為解決這一問題，可以選擇3.3V轉5V的電平轉換芯片，常用的有SN74ALVC164245芯片。除此之外，PWM端口通常需要一定的負載能力，為了增強PWM端口驅動負載的能力，可以使用驅動器74HC245。 3.2 常用硬件電路設計常用硬件電路設計 3.2.8 PWM電路的設計電路的設計輸入輸入Abus和和Bbus的電壓！的電壓！控制轉換方向！控制轉換方向！3.2 常用硬件電路設計常用硬件電路設計 3.2.8 PWM電路的設計電路的設計PWM波形的輸入波形的輸入接口都有下拉電接口都有下拉電阻！阻！3.2 常用

36、硬件電路設計常用硬件電路設計 3.2.9 串口電路的設計串口電路的設計 可以通過芯片MAX3232或者MAX485將F2812的兩個SCI口轉成RS232或RS485。 3.2 常用硬件電路設計常用硬件電路設計 3.2.10 CAN電路的設計電路的設計 CAN總線上的電壓使用差分電壓傳送，兩條信號線被稱為CAN_H和CAN_L，靜態(tài)時均是2.5V，這時的狀態(tài)表示為邏輯“1”，也叫“隱形”電平。用 CAN_H的電平比CAN_L的電平高的狀態(tài)表示邏輯“0”，稱為“顯性”電平 ，此時， CAN_H的電平為3.5V，CAN_L的電平為1.5V。 為了使X2812的eCAN模塊的電平符合CAN總線電平特

37、性，在eCAN模塊和CAN總線之間需要增加CAN的電平轉換器件，如3.3V的CAN發(fā)送接收器SN65HVD23x，因為X2812的引腳電平是3.3V。3.2 常用硬件電路設計常用硬件電路設計 3.2.10 CAN電路的設計電路的設計SN65HVD230，5引腳接引腳接DGND！3.2 常用硬件電路設計常用硬件電路設計 3.2.11 A/D保護及校正電路的設計保護及校正電路的設計 TMS320F2812模擬電壓的輸入范圍0-3V，但是在實際中使用TMS320F2812的A/D端口采樣信號時，并不能保證所采集的信號在輸入范圍內。由于A/D模塊非常脆弱，當小0V或者大于3V的信號輸入時，就可能會損壞A/D端口，是相對應的A/D采樣端口不能正常工作。鉗位電路，把電鉗位電路，把電壓限制到某個范壓限制到某個范圍！圍！ 注意：在A/D采樣過程中，當A/D采樣端口懸空時，處于高阻態(tài)，是一個不確定的狀態(tài)，采集進來的值是隨機的值，所以沒有用到的A/D端口最好接地!3.2 常用硬件電路設計常用硬件電路設計 3.2.11 A