計(jì)算機(jī)組成題庫(kù).(DOC)

1、第一章一、選擇題1 馮諾依曼機(jī)工作的基本方式的特點(diǎn)是 _B。A 多指令流單數(shù)據(jù)流 B 按地址訪問并順序執(zhí)行指令C 堆棧操作D 存貯器按內(nèi)容選擇地址2完整的計(jì)算機(jī)應(yīng)包括 _A_。A 運(yùn)算器、存儲(chǔ)器、控制器 ；B 外部設(shè)備和主機(jī) ；C 主機(jī)和實(shí)用程序 ；D 配套的硬件設(shè)備和軟件系統(tǒng) ；3. 計(jì)算機(jī)硬件能直接執(zhí)行的只有 B_。機(jī)器語言和匯編語言A. 符號(hào)語言B 機(jī)器語言 C 匯編語言 D二、簡(jiǎn)答題1馮諾依曼計(jì)算機(jī)的特點(diǎn)是什么？三、名詞解釋CPU、機(jī)器字長(zhǎng)、存儲(chǔ)容量、 MIPS、FLOPS第三章一、選擇題 1系統(tǒng)總線中控制線的功能是 A。A 提供主存、 I / O 接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào) B 提

2、供數(shù)據(jù)信息C 提供時(shí)序信號(hào)D 提供主存、 I / O 接口設(shè)備的響應(yīng)信號(hào)2. 系統(tǒng)總線地址的功能是 _D。A 選擇主存單元地址；B 選擇進(jìn)行信息傳輸?shù)脑O(shè)備；C 選擇外存地址；D 指定主存和 I / O 設(shè)備接口電路的地址；3. 同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥絺鬏擾A_。A 不需要應(yīng)答信號(hào) ；B 總線長(zhǎng)度較短 ；C 用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步 ；D 各部件存取時(shí)間較為接近 ；4. 采用串行接口進(jìn)行七位 ASC U碼傳送，帶有一位奇偶校驗(yàn)位為1位起始位和1 位停止位，當(dāng)波特率為 9600 波特時(shí)，字符傳送速率為 _A。A.960B.873C.1371D.4805. 在32位總

3、線系統(tǒng)中，若時(shí)鐘頻率為500MHZ，傳送一個(gè)32位字需要5個(gè)時(shí)鐘周期，則該總線系統(tǒng)的數(shù)據(jù)傳輸速率為 B_MB/S。A 200 B400 C 600D800二、填空題1. 在計(jì)算機(jī)系統(tǒng)中， 多個(gè)系統(tǒng)部件之間信息傳送的公共通路稱為 A.。就其所傳送信息的性質(zhì)而言， 在公共通路上傳送的信息包括數(shù)據(jù)、 B.、C.信息。2總線控制主要包括 控制和 控制。三、簡(jiǎn)答題1. 總線的異步通信和同步通信的特點(diǎn)和區(qū)別？2 集中式仲裁有幾種方式？畫出各方式的邏輯圖。3、為什么要設(shè)立總線仲裁機(jī)構(gòu)？4. 系統(tǒng)總線分為幾類？它們各有什么作用？四、計(jì)算題見例 3.1、例 3.2、例3.3第四章1 計(jì)算機(jī)系統(tǒng)中的存貯器系統(tǒng)是指

4、 _D。A RAM 存貯器B ROM 存貯器C 主存貯器D cache主存貯器和外存貯器2. 存儲(chǔ)單元是指 _B_。A 存放一個(gè)二進(jìn)制信息位的存貯元B 存放一個(gè)機(jī)器字的所有存貯元集合C 存放一個(gè)字節(jié)的所有存貯元集合D 存放兩個(gè)字節(jié)的所有存貯元集合；3. 某一 RAM芯片，其容量為512X 8位，包括電源和接地端，該芯片引出線的 最小數(shù)目應(yīng)是 _D_。9+8+1+1A 23 B 25C 50D 194. 某SRAM芯片，存儲(chǔ)容量為64K X 16位，該芯片的地址線和數(shù)據(jù)線數(shù)目為 _D_。A 64， 16 B 16， 64 C 64， 8 D 16， 16 。5. 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為

5、4MB，若按半字編址，它的尋址范圍是 。A 4MB B 2MB C 2M D 1M6. 某計(jì)算機(jī)字長(zhǎng)32位，其存儲(chǔ)容量為 4MB若按字編址，它的尋址范圍是 。A. 1M B. 4MB C. 4M D. 1MB7. 某計(jì)算機(jī)字長(zhǎng)16位，它的存貯容量是64KB，若按字編址，那么它的尋址范圍是A. 64K B. 32K C. 64KB D. 32 KB8. 主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備，它主要用來 。A 存放數(shù)據(jù) B 存放程序 C 存放數(shù)據(jù)和程序 D 存放微程序9. 微型計(jì)算機(jī)系統(tǒng)中，操作系統(tǒng)保存在硬盤上，其主存儲(chǔ)器應(yīng)該采用 。A RAM B ROM C RAM 和 ROM D CCP10某SRA

6、M芯片，其容量為512X 8位，包括電源端和接地端，該芯片引出線 的最小數(shù)目應(yīng)為 _D。A 23 B 25 C 50 D 1911. EPROM 是指。A.讀寫存儲(chǔ)器B.只讀存儲(chǔ)器C.閃速存儲(chǔ)器D.光擦除可編程只讀存儲(chǔ)器12. 以下四種類型的半導(dǎo)體存儲(chǔ)器中，以傳輸同樣多的字為比較條件，則讀出數(shù) 據(jù)傳輸率最高的是 。A DRAM B SRAM C 閃速存儲(chǔ)器 D EPROM13. 下面常見的只讀存儲(chǔ)器中， 只能有生產(chǎn)廠家在生產(chǎn)芯片的過程中寫入，用戶無法修改。A. 只讀 ROM B.PROM C.EPROM D EEPROM14. 動(dòng)態(tài) RAM 是指 . 。A 工作時(shí)存儲(chǔ)內(nèi)容變化 B 工作中需動(dòng)態(tài)

7、地改變?cè)L問地址C 每隔一定時(shí)間要對(duì)存儲(chǔ)內(nèi)容進(jìn)行刷新 D 每次讀出后都需要根據(jù)原內(nèi)容重 寫一遍14. 交叉存貯器實(shí)質(zhì)上是一種 存貯器，它能 執(zhí)行 獨(dú)立的讀寫操作。A 模塊式，并行，多個(gè)B 模塊式串行，多個(gè)C 整體式，并行，一個(gè)D 整體式，串行，多個(gè)15. 主存貯器和CPU之間增加cache的目的是。A 解決 CPU 和主存之間的速度匹配問題B 擴(kuò)大主存貯器容量C 擴(kuò)大 CPU 中通用寄存器的數(shù)量D 既擴(kuò)大主存貯器容量，又?jǐn)U大 CPU 中通用寄存器的數(shù)量16. cache用于存放主存數(shù)據(jù)的部分拷貝，主存單元地址與cache單元地址之間的轉(zhuǎn)換工作由 完成。A硬件B軟件C用戶 D程序員17. 相聯(lián)存貯

8、器是按 進(jìn)行尋址的存貯器。A 地址方式 B 堆棧方式 C 內(nèi)容指定方式 D 地址方式與堆棧方式 18多總線結(jié)構(gòu)的計(jì)算機(jī)系統(tǒng)，采用 A 方法，對(duì)提高系統(tǒng)的吞吐率最有效。A 多端口存貯器B 提高主存的速度 ；C 交叉編址多模塊存貯器； D 高速緩沖存貯器19. cache存儲(chǔ)器的內(nèi)容應(yīng)該與主存儲(chǔ)器的相應(yīng)單元內(nèi)容 。A 保持一致 B 可以不一致 C 無關(guān) D 有關(guān)2O.cache存儲(chǔ)器的速度應(yīng)該比從主存儲(chǔ)器取數(shù)的速度 。A 快 B 稍快 C 相同 D 慢21cache存儲(chǔ)器的內(nèi)容是 入的。A 操作系統(tǒng) B 執(zhí)行程序時(shí)逐步 C 指令系統(tǒng)設(shè)置的專用指令 D 軟件22. 采用虛擬存貯器的主要目的是 。A

9、提高主存貯器的存取速度 ；B 擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動(dòng)管理和調(diào)度 ；C 提高外存貯器的存取速度 ；D 擴(kuò)大外存貯器的存貯空間 ；23. 常用的虛擬存儲(chǔ)系統(tǒng)由 兩級(jí)存儲(chǔ)器組成，其中輔存是大容量的磁表面存儲(chǔ)器。A.cache 主存B.主存一輔存C.cache-輔存D.通用寄存器一主存24. 虛擬存儲(chǔ)器的邏輯地址位數(shù)比物理地址 。A 多 B 少 C 相等 D 不一定二、填空題：1. 對(duì)存儲(chǔ)器的要求是 A. ，B. ， C . 。為了解決這三方面的矛盾計(jì)算機(jī)采用多級(jí)存儲(chǔ)體系結(jié)構(gòu)。2. 主存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)中的記憶設(shè)備，它主要用來存放 。3相聯(lián)存儲(chǔ)器不按地址而是按 A.訪問的存儲(chǔ)器，在cac

10、he中用來存放B.，在虛擬存儲(chǔ)器中用來存放 C. 。4. Cache是一種A.存儲(chǔ)器，是為了解決CPU和主存之間B.不匹配而采用的一項(xiàng)重要硬件技術(shù)。三、簡(jiǎn)答題1. 存儲(chǔ)器的分類有哪些？列舉出存儲(chǔ)器的層次結(jié)構(gòu)。2. 什么是刷新？ DRAM 為什么要刷新？列舉刷新的幾種方式，各自的優(yōu)缺點(diǎn)。3. 什么是CACHE，它和主存的關(guān)系是？其工作過程？4. 什么是虛擬存儲(chǔ)器，采用虛擬存儲(chǔ)器技術(shù)解決什么問題？5. 程序訪問的局部性原理是什么？、計(jì)算題1、CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為5000次，主存完成存取的次 數(shù)為200次。已知cache存取周期為40ns,主存存取周期為160ns。求：1

11、. Cache命中率H。2. Cache莊存系統(tǒng)的訪問效率e。3. 平均訪冋時(shí)間Ta。(可參考例4.7)2、一個(gè)容量為16KX 32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是多少？當(dāng)選用 下列不同規(guī)格的存儲(chǔ)芯片時(shí)，各需多少片？1K X 4 位、2K X 8 位、4K X 4 位、16K X 1 位、4K X 8 位、8K X 8 位3、 已知某字符的編碼為“ 0100101,”若最高位增加一個(gè)偶校驗(yàn)位，則其編碼是 什么？四、設(shè)計(jì)題用16K X 1位的DRAM芯片構(gòu)成存儲(chǔ)器。要求：(1) 構(gòu)成64KX 1位的存儲(chǔ)器，畫出該芯片組成的存儲(chǔ)器邏輯框圖。(2) 構(gòu)成16KX 8位的存儲(chǔ)器，畫出該芯片組成的存

12、儲(chǔ)器邏輯框圖。五、作業(yè)題4.144.394.41第5章輸入輸出系統(tǒng)一選擇題1. 微型機(jī)系統(tǒng)中，主機(jī)和高速硬盤進(jìn)行數(shù)據(jù)交換一般采用 方式。A.程序查詢B.程序中斷C. DMA2. 主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用 ，主機(jī)與設(shè)備是串行工作。A.程序查詢方式B.中斷方式C.DMA方式3. 主機(jī)與I/O設(shè)備傳送數(shù)據(jù)時(shí)，采用 ，CPU的效率最高。A.程序查詢方式B.中斷方式C.DMA方式4. 中斷發(fā)生時(shí)，程序計(jì)數(shù)器內(nèi)容的保護(hù)和更新，是由 完成的。A.硬件自動(dòng)B.進(jìn)棧指令和轉(zhuǎn)移指令C.訪存指令5. 中斷向量地址是。A .子程序入口地址B中斷服務(wù)程序入口地址C中斷服務(wù)程序入口地址的地址6. 采用DMA方式傳送數(shù)據(jù)

13、時(shí)，每傳送一個(gè)數(shù)據(jù)要占用 的時(shí)間。A. 一個(gè)指令周期B 一個(gè)機(jī)器周期C 一個(gè)存儲(chǔ)周期7. I/O編址方式通?？煞纸y(tǒng)一編址和不統(tǒng)一編址， 。A統(tǒng)一編址就是將I/O地址看做是存儲(chǔ)器地址的一部分，可用專門的I/O指令對(duì) 設(shè)備進(jìn)行訪問B不統(tǒng)一編址是指I/O地址和存儲(chǔ)器地址是分開的，所有對(duì)I/O訪問必須有專門的I/O指令C統(tǒng)一編址是指I/O地址和存儲(chǔ)器地址是分開的，所以可用訪存指令實(shí)現(xiàn)CPU對(duì)設(shè)備的訪問8. 計(jì)算機(jī)的外部設(shè)備是指 oA磁盤機(jī)B輸入輸出設(shè)備 C電源及空調(diào)設(shè)備9. I/O采用統(tǒng)一編址時(shí)，進(jìn)行輸入輸出操作的指令是 oA控制指令 B訪存指令 C輸入輸出指令10. I/O采用不統(tǒng)一編址時(shí)，進(jìn)行輸入

14、輸出操作的指令是 oA控制指令B訪存指令C輸入輸出指令11. 中斷服務(wù)程序的最后一條指令是 oA轉(zhuǎn)移指令B出棧指令C中斷返回指令12 DMA方式的接口電路中有程序中斷部件，其作用是 oA實(shí)現(xiàn)數(shù)據(jù)傳送B向CPU提出總線使用權(quán)C向CPU提出傳輸結(jié)束13.鍵盤、鼠標(biāo)、顯示器、打印機(jī)屬于 設(shè)備。A機(jī)一機(jī)通信B計(jì)算機(jī)信息存儲(chǔ)C人機(jī)交互二.填空題1. I/O接口電路通常具有 、和功能。2. I/O的編址方式可分為 和兩大類，前者需有獨(dú)立的I/O指令，后者可通過指令和設(shè)備交換信息。3. I/O和CPU之間不論是采用串行傳送還是并行傳送，它們之間的聯(lián)絡(luò)方式（定時(shí)方式）可分為、三種。4. 一次中斷處理過程大致可

15、分為 、和等五個(gè)階段。5. 在DMA方式中，CPU和DMA控制器通常采用三種方法來分時(shí)使用主存，它們是、和。6. 單重中斷的中斷服務(wù)程序的執(zhí)行順序?yàn)?、和中斷返回。7. 多重中斷的中斷服務(wù)程序的執(zhí)行順序?yàn)?、和中斷返回。8 I/O與主機(jī)交換信息的方式中，方式設(shè)備與CPU串行工作，而且傳送與主程序串行工作； 方式傳送與主程序也是串行工作，但設(shè)備與CPU并行工作，方式設(shè)備與CPU不僅并行工作，而且傳送與主程序也是并行工作的。三問答題1 為什么外圍設(shè)備要通過接口與 CPU相連？接口有哪些功能？2. 一般小型或微型機(jī)中，I/O與主機(jī)交換信息有幾種方式？各有何特點(diǎn)？哪種方 式CPU效率最高？3. DMA

16、方式中的中斷請(qǐng)求和程序中斷方式中的中斷請(qǐng)求有何區(qū)別？4. 在什么條件和什么時(shí)間，CPU可以響應(yīng)I/O的中斷請(qǐng)求？另外有教材課后習(xí)題：第 212-213頁：5.1，5.2，5.3，5.14, 5.15, 5.23, 5.29, 5.33第6章計(jì)算機(jī)的運(yùn)算方法一.選擇題1. 設(shè)存儲(chǔ)器位數(shù)為8位，機(jī)器數(shù)采用補(bǔ)碼形式（含1位符號(hào)位）。對(duì)應(yīng)于十進(jìn)制數(shù)-27，寄存器內(nèi)容為 oA 27H B 9BH C E5H2. 對(duì)真值0表示形式唯一的機(jī)器數(shù)是 oA原碼 B.補(bǔ)碼和移碼C反碼D以上都不對(duì)3. 某機(jī)字長(zhǎng)8位，采用補(bǔ)碼形式(其中1位為符號(hào)位)，則機(jī)器數(shù)所能表示的范圍是。A -127+127 B -128+12

17、8 C -128+1274. 16位長(zhǎng)的浮點(diǎn)數(shù)，其中階碼7位(含1位階符)，尾數(shù)9位(含1位數(shù)符)，當(dāng)浮點(diǎn)數(shù)米用原碼表示時(shí)，所能表示的數(shù)的范圍是 ;當(dāng)米用補(bǔ)碼表示時(shí)，所能表示的數(shù)的范圍是 。A -264264 (1-2-8)B -2 63263 (1-2-8) C -263263 (1-2-9) D -263(1-2-8)263 (1-2-8)5. x補(bǔ)=1.0000,它代表的真值是 。A -0 B -1 C +16. 設(shè)x原=1.X1X2X3X4,當(dāng)滿足下列 時(shí)，X> _2成立。A X1必為0，X2 X4至少有一個(gè)為1B X1必為0，X2 X4任意C X1必為1，X2 X4任意7. 設(shè)

18、x為整數(shù)，x反=1,1111,對(duì)應(yīng)的真值是 。A -15B -1C -08. 在整數(shù)定點(diǎn)機(jī)中，機(jī)器數(shù)采用補(bǔ)碼，雙符號(hào)位，若它的十六進(jìn)制表示為C0H，則它對(duì)應(yīng)的真值是 。A -1B +3C -649. 若9BH表示移碼(含1位符號(hào)位)，其對(duì)應(yīng)的十進(jìn)制數(shù)是 。A 27B -27C -101D 10110. 設(shè)寄存器內(nèi)容為10000000,若它等于0,則為。A原碼B補(bǔ)碼 C反碼D移碼11. 大部分計(jì)算機(jī)內(nèi)的減法是用 現(xiàn)。A將被減數(shù)加到減數(shù)中B從被減數(shù)中減去減數(shù)C補(bǔ)數(shù)的相加D從減數(shù)中減去被減數(shù)12. 在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是 。A尾數(shù)的符號(hào)位與第一數(shù)位不同B尾數(shù)的第一數(shù)位為1,數(shù)符任意C

19、尾數(shù)的符號(hào)位與第一數(shù)位相同D階符與數(shù)符不同13. 在浮點(diǎn)機(jī)中，判斷補(bǔ)碼規(guī)格化形式的原則是 。A尾數(shù)的第一數(shù)位為1數(shù)符任意B尾數(shù)的符號(hào)位與第一數(shù)位相同C尾數(shù)的符號(hào)位與第一數(shù)位不同D階符與數(shù)符不同14. 設(shè)機(jī)器數(shù)字長(zhǎng)8位（含1位符號(hào)位），若機(jī)器數(shù)BAH為原碼，則算術(shù)左移一 位得，算術(shù)右移一位得 0A F4H; EDH B B4H; 6DH C F4H; 9DH D B5H;EDH15. 運(yùn)算器由許多部件組成，其核心部分是 oA數(shù)據(jù)總線B算術(shù)邏輯運(yùn)算單元C累加寄存器D多路開關(guān)16. 設(shè)機(jī)器數(shù)字長(zhǎng)為數(shù)為0A 1-215B 1-2-1516位（含1位符號(hào)位），若用補(bǔ)碼表示定點(diǎn)小數(shù)，則最大正15C 2-1

20、1517. 計(jì)算機(jī)中表示地址時(shí)，采用A原碼 B補(bǔ)碼 C反碼18. 浮點(diǎn)數(shù)的表示范圍和精度取決于 A階碼的位數(shù)和尾數(shù)的機(jī)器數(shù)形式C階碼的位數(shù)和尾數(shù)的位數(shù)19. 在運(yùn)算器中不包含 oA狀態(tài)寄存器 B數(shù)據(jù)總線20. 在定點(diǎn)補(bǔ)碼運(yùn)算器中A雙符號(hào)位相同 BD無符號(hào)數(shù)B階碼的機(jī)器數(shù)形式和尾數(shù)的位數(shù)D階碼的機(jī)器數(shù)形式和尾數(shù)的機(jī)器數(shù)形式C ALU D地址寄存器若采用雙符號(hào)位，當(dāng) 時(shí)表示結(jié)果溢出。雙符號(hào)位不同 C兩個(gè)正數(shù)相加D兩個(gè)負(fù)數(shù)相加21. 在浮點(diǎn)數(shù)加減法的對(duì)階過程中， oA將被加（減）數(shù)的階碼向加（減）數(shù)的階碼看齊 B將加（減）數(shù)的階碼向被加（減）數(shù)的階碼看齊C將較大的階碼向較小的階碼看齊D將較小的階碼向

21、較大的階碼看齊22. 在浮點(diǎn)數(shù)中，當(dāng)數(shù)的絕對(duì)值太大，以至于超過所能表示的數(shù)據(jù)時(shí)，稱為浮點(diǎn) 數(shù)的0A正上溢 B上溢 C正溢 D正下溢填空題1. 機(jī)器數(shù)為補(bǔ)碼，字長(zhǎng)16位（含1位符號(hào)位），用十六進(jìn)制寫出對(duì)應(yīng)于整數(shù)定點(diǎn)機(jī)的最大正數(shù)補(bǔ)碼是，最小負(fù)數(shù)補(bǔ)碼是。2. 某整數(shù)定點(diǎn)機(jī)，字長(zhǎng)8位（含1位符號(hào)位），當(dāng)機(jī)器數(shù)分別采用原碼、補(bǔ)碼、 反碼及無符號(hào)數(shù)時(shí)，其對(duì)應(yīng)的真值范圍分別為 _、_、_、和_ （均用 十進(jìn)制表示）。3. 在整數(shù)定點(diǎn)機(jī)中，采用1位符號(hào)位，若寄存器內(nèi)容為10000000,當(dāng)它分別表示為原碼、補(bǔ)碼、反碼及無符號(hào)數(shù)時(shí)，其對(duì)應(yīng)的真值范圍分別為 、 和 （均用十進(jìn)制表示）。4. 采用浮點(diǎn)表示時(shí)，若尾數(shù)

22、為規(guī)格化形式，則浮點(diǎn)數(shù)的表示范圍取決于的位數(shù)，精度取決于 的位數(shù)，確定浮點(diǎn)數(shù)的正負(fù)。5. 一個(gè)浮點(diǎn)數(shù)，當(dāng)其尾數(shù)右移時(shí)，欲使其值不變，階碼必須 。尾數(shù)右移一位，階碼。6. 若x 反=1.0101011,則-X補(bǔ)=。7. 最少需用位二進(jìn)制數(shù)就能表示任一四位長(zhǎng)的十進(jìn)制無符號(hào)整數(shù)。8. 正數(shù)原碼算術(shù)移位時(shí)，位不變，空位補(bǔ)。負(fù)數(shù)原碼算術(shù)移位時(shí)，位不變，空位補(bǔ)。9. 正數(shù)補(bǔ)碼算術(shù)移位時(shí)，位不變，空位補(bǔ)。負(fù)數(shù)補(bǔ)碼算術(shù)左移時(shí)，位不變，低位補(bǔ) 。負(fù)數(shù)補(bǔ)碼算術(shù)右移時(shí)， 位不變，高位補(bǔ)。10. 正數(shù)原碼左移時(shí)， 位不變，高位丟1,結(jié)果 ，右移時(shí)低位丟 ，結(jié)果引起誤差。負(fù)數(shù)原碼左移時(shí)， 位不變，高位丟1,結(jié)果，右移時(shí)

23、低 位丟，結(jié)果正確。11. 在補(bǔ)碼一位乘法中，設(shè)x補(bǔ)為被乘數(shù)，y補(bǔ)為乘數(shù)，若ynyn+1（yn+1為低位）=00,應(yīng)執(zhí)行操作，若ynyn+1=01,應(yīng)執(zhí)行操作，若ynyn+1=10,應(yīng)執(zhí)行操作，若ynyn+1=11,應(yīng)執(zhí)行操作。若機(jī)器數(shù)字長(zhǎng)為16位（不包括符號(hào)位），則補(bǔ)碼乘法需做次操作，最多需做次操作。三計(jì)算題1、將十進(jìn)制數(shù)20. 5轉(zhuǎn)換成16位浮點(diǎn)數(shù)的二進(jìn)制格式來存儲(chǔ)，其中階碼5位（含 1位階符），尾數(shù)11位（含1位數(shù)符）。2、已知 x = - 0. 01111, y = +0. 11001,求x 補(bǔ)，-x 補(bǔ)，y 補(bǔ)，-y 補(bǔ)，x + y = ? , x -y = ?3、已知X補(bǔ)=1110

24、1011,Y補(bǔ)=01001010,則X-Y補(bǔ)？并判斷是否溢出？4、已知X=0.1011,Y=0.1101，用加減交替法求X/Y原？5、已知二進(jìn)制數(shù)x=-0.11111,y= 0.10111,求x y原并還原成真值。6、設(shè)浮點(diǎn)數(shù) x=2010X 0.110101,y=2 100X （-0.101010）,若階碼取 3 位，尾數(shù)取 6位（均不包括符號(hào)位），按補(bǔ)碼運(yùn)算步驟計(jì)算x + y第七章指令系統(tǒng)（重點(diǎn)7.3）一、選擇題1指令系統(tǒng)采用不同尋找方式的目的是 。A、降低指令譯碼難度B、縮短指令字長(zhǎng)，擴(kuò)大尋址空間，提高編程靈活性C、實(shí)現(xiàn)程序的控制D、提高訪存速度2. 零地址運(yùn)算指令在指令格式中不給出操作

25、數(shù)地址，它的操作數(shù)來自。A、立即數(shù)和棧頂B、暫存器C、棧頂和次棧頂D、內(nèi)存3. 一地址指令中，為完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址譯碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常采用。A、堆棧尋址方式B、立即尋址方式C、隱含尋址方式D、直接尋址方式4. 二地址指令中，操作數(shù)的物理位置可安排在 。A、兩個(gè)內(nèi)存單元B、兩個(gè)寄存器C、一個(gè)主存單元和一個(gè)寄存器D、棧頂和次棧頂5. 操作數(shù)在寄存器中的尋址方式中，操作數(shù)在A、直接B、寄存器直接C、寄存器間接D、立即尋址6. 寄存器間接尋址方式中，操作數(shù)在中。A、通用寄存器B、堆棧C、主存單兀D、指令中7變址尋址方式中，操作數(shù)的有效地址是A、基址寄存器內(nèi)容加上形式地址（位移量

26、）B、程序計(jì)數(shù)器內(nèi)容加上形式地址C、變址寄存器內(nèi)容加上形式地址8基址尋址方式中，操作數(shù)的有效地址是 。A、基址寄存器內(nèi)容加上形式地址（位移量）B、程序計(jì)數(shù)器內(nèi)容加上形式地址C、變址寄存器內(nèi)容加上形式地址9采用基址尋址可擴(kuò)大尋址方位，且 。A 基址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不可變B 基址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程可變C.基址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程不可變D 基址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程可變10采用變址尋址可擴(kuò)大尋址范圍，且 。A. 變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程不可變B. 變址寄存器內(nèi)容由操作系統(tǒng)確定，在程序執(zhí)行過程可變C. 變址

27、寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程不可變D. 變址寄存器內(nèi)容由用戶確定，在程序執(zhí)行過程可變11.變址尋址和基址尋址的有效地址形成方式相似，但是 。A、變址寄存器的內(nèi)容在程序執(zhí)行過程中是不可變的B、在程序執(zhí)行過程中，變址寄存器、基址寄存器和內(nèi)容都是可變的C、在程序執(zhí)行過程中，基址寄存器的內(nèi)容不可變，變址寄存器中的內(nèi)容可變D、12堆棧尋址方式中，設(shè) A為累加器，SP為堆棧指示器，M ( SP)為SP指示的棧頂單元, 如果進(jìn)棧操作的動(dòng)作順序?yàn)? A M( SP) ,(SP)-1 tSP,那么出棧操作的動(dòng)作順序應(yīng)為A、M ( SP)t a (SP) +1t SPB、(SP) +1tSP , M (

28、SP)t AC、( SP) -1 t SP , M ( SP)t A14.程序控制類指令的功能是 。A.進(jìn)行算術(shù)運(yùn)算和邏輯運(yùn)算B.進(jìn)行主存與CPU之間的數(shù)據(jù)傳送C.進(jìn)行CPU和I/O設(shè)備之間的數(shù)據(jù)傳送D.改變程序執(zhí)行的順序15設(shè)相對(duì)尋址的轉(zhuǎn)移指令占兩個(gè)字節(jié)，第一字節(jié)是操作碼，第二字節(jié)是相對(duì)位移量(可正 可負(fù))，則轉(zhuǎn)移的地址范圍是 。A、 255 B、 256 C、 25416、 直接、間接、立即三種尋址方式指令的執(zhí)行速度，由快到慢的順序是。A、直接、立即、間接B、直接、間接、立即C、立即、直接、間接17、 設(shè)機(jī)器字長(zhǎng)為16位，存儲(chǔ)器按字編址，對(duì)于單字長(zhǎng)指令而言，讀取該指令后，PC值自動(dòng)加。A、

29、1B、2C、418、 設(shè)計(jì)器字長(zhǎng)為16位，存儲(chǔ)器按字節(jié)編址，CPU讀取一個(gè)單字長(zhǎng)指令后，PC值自動(dòng)加A、1B、2C、419、設(shè)機(jī)器字長(zhǎng)為16位，存儲(chǔ)器按字節(jié)編址，設(shè)PC當(dāng)前值為1000H，當(dāng)讀取一條雙字長(zhǎng)指令后，PC值為。A、1000HB、1002HC、1004H20在一地址指令中，下列是正確的.A、僅有一個(gè)操作數(shù)，其地址由指令地址碼提供B、可能有一個(gè)操作數(shù)，也可能有兩個(gè)操作數(shù)C、一定有兩個(gè)操作數(shù)，另外一個(gè)是隱含的21 (多選擇)下列尋址方式中， 能反映RISC的特征。A、豐富的尋址方式B、指令采用流水方式C、控制器采用微程序設(shè)計(jì)D、只有LOAD/STORE指令訪問存儲(chǔ)器 E、難以用優(yōu)化編譯生

30、成高效的目標(biāo)代碼F、配置了多個(gè)通用寄存器22、下列敘述中， 能反映CISC的特征(多選)。A、豐富的尋址方式B、控制器采用組合邏輯C、指令字長(zhǎng)固定D、各種指令都可以訪存E、大多數(shù)指令需要多個(gè)時(shí)鐘周期才能執(zhí)行完成F、只有LOAD/STORE指令可以訪存G、采用優(yōu)化編譯技術(shù)二、填空題1、 立即尋址的指令其地址字段指出的不是 ，而是。2、 設(shè)D為指令字中的形式地址，D=FCH,(D)=40172,如果采用直接尋址法女歌手，有效地址為。參與運(yùn)算的操作數(shù)是 。如果采用立即尋址，參與操作的操作數(shù)是。3、RISC的中文含義是 。 CISC的中文含義是 。4寄存器和寄存器間接尋址時(shí)，指令地址碼部分出現(xiàn)的為 。

31、三、設(shè)計(jì)題 本章的設(shè)計(jì)題出一地址指令，不出二地址指令。1某機(jī)的存儲(chǔ)器容量為 64K*16,該機(jī)的訪存指令格式如下：其中M為尋址模式，00為直接尋址，01為基址尋址，10為相對(duì)尋址，11為立即尋址；I 為間址尋址（1=1為間址）；X為變址尋址（X=1變址）。OPMIXA0-34-5678-15設(shè)PC為程序計(jì)數(shù)器，Rx為變址寄存器，Rb為基址寄存器，試問：（1）該指令能定義多少種操作？（2）立即尋址操作數(shù)的范圍。（3）在非間址情況下，除立即尋址外，寫出每種尋址方式計(jì)算有效地址的表達(dá)式。（4）設(shè)基址寄存器為14位，則指令的尋址范圍是？（5）間接尋址時(shí)，尋址范圍是？2.某微機(jī)指令格式如下所示：格式中D

32、為位移量，X為尋址方式特征值:X=00 , 直接尋址；X=01,用變址寄存器 R1進(jìn)行變址X=10,用變址寄存器 R2進(jìn)行變址X=11,相對(duì)尋址設(shè)（PC）=1234H，（ R1）=0037H,（R2）=1122H,（.H代表十六進(jìn)制數(shù)），請(qǐng)確定如下指令的有 效地址：（1）4420H（2） 2244H（3）1322H3521H6723H3.下表刊出Pentium的尋址方式有效地址 E算法，請(qǐng)?jiān)诘?列中填寫尋址方式名稱。序號(hào)尋址方式名稱有效地址E算法說明（1）操作數(shù)在指令中（2）操作數(shù)在某個(gè)寄存器內(nèi)，指令給出寄存器編號(hào)(3)E=(R)R為寄存器編號(hào)（4）E=DDisp為偏移量（5）E=(B)+DB

33、為基址寄存器（6）E=(I) +DI為變址寄存器，(7)指令地址PC為程序計(jì)數(shù)器或當(dāng)前指令=(PC)+D指針寄存器四、書本習(xí)題要求1 作業(yè)題 7.37.8 7.212例題 7.1 7.2 7.3第八、九、十章一、選擇題1. 在CPU中跟蹤指令后繼地址的寄存器是 。A主存地址寄存器 B程序計(jì)數(shù)器C指令寄存器D狀態(tài)條件寄存器2. 以下關(guān)于CPU的敘述，錯(cuò)誤的是 。A CPU產(chǎn)生每條指令的操作信號(hào)并將操作信號(hào)送往相應(yīng)的部件進(jìn)行控制B PC除了存放指令地址，也可以臨時(shí)存儲(chǔ)算術(shù)/邏輯運(yùn)算結(jié)果C CPU中的控制器決定計(jì)算機(jī)運(yùn)行過程的自動(dòng)化D指令譯碼器是CPU控制器中的部件3. 在取指令操作完成之后，PC中

34、存放的是。A下一條實(shí)際執(zhí)行的指令地址B當(dāng)前指令地址C下一條順序執(zhí)行的指令地址D對(duì)于微程序控制的計(jì)算機(jī)，存放的是該條指令的微程序入口地址4 指令周期是指°A CPU從主存取出一條指令的時(shí)間；B CPU執(zhí)行一條指令的時(shí)間；C CPU從主存取出一條指令加上CPU執(zhí)行這條指令的時(shí)間；D 時(shí)鐘周期時(shí)間5. 下列說法正確的是°A指令周期等于機(jī)器周期B指令周期小于機(jī)器周期C指令周期大于等于機(jī)器周期D 指令周期是機(jī)器周期的兩倍6. 操作控制器的功能是°A. 產(chǎn)生時(shí)序信號(hào)B.從主存取出一條指令C.完成指令操作的譯碼D.從主存取出指令，完成指令操作碼譯碼，并產(chǎn)生有關(guān)的操作控制信號(hào)，以

35、解釋 執(zhí)行該指令7. 以下敘述中正確描述的句子是：°A同一個(gè)CPU周期中，可以并行執(zhí)行的微操作叫相容性微操作B 同一個(gè) CPU 周期中，不可以并行執(zhí)行的微操作叫相容性微操作 C 同一個(gè) CPU 周期中，可以并行執(zhí)行的微操作叫相斥性微操作D 同一個(gè) CPU 周期中，不可以并行執(zhí)行的微操作叫相斥性微操作8. 微程序控制器中，機(jī)器指令與微指令的關(guān)系是 。A. 每一條機(jī)器指令由一條微指令來執(zhí)行B. 每一條機(jī)器指令由一段微指令編寫的微程序來解釋執(zhí)行C. 每一條機(jī)器指令組成的程序可由一條微指令來執(zhí)行D. 一條微指令由若干條機(jī)器指令組成9. 微程序控制器速度比硬布線控制器速度慢，主要是因?yàn)?。A.

36、 增加了從磁盤存儲(chǔ)器讀取微指令的時(shí)間B. 增加了從主存儲(chǔ)器讀取微指令的時(shí)間C. 增加了從指令寄存器讀取微指令的時(shí)間D. 增加了從控制存儲(chǔ)器讀取微指令的時(shí)間10. 存放微指令的控制存儲(chǔ)器隸屬 。A輔助存儲(chǔ)器 B 高速緩存C 主存儲(chǔ)器D CPU個(gè)并行部件11. 流水 CPU 是由一系列叫做“段”的處理線路所組成，和具有 m的 CPU 相比，一個(gè) m 段流水 CPU。A 具備同等水平的吞吐能力B 不具備同等水平的吞吐能力C 吞吐能力大于前者的吞吐能力 D 吞吐能力小于前者的吞吐能力12. 同步控制是 。A 只適用于 CPU 控制的方式 B 只適用于外圍設(shè)備控制的方式C 由統(tǒng)一時(shí)序信號(hào)控制的方式 D 所有指令執(zhí)行時(shí)間都相同的方式13. 為了便于實(shí)現(xiàn)多級(jí)中斷，保存現(xiàn)場(chǎng)信息最有效的辦法是采用 _A