數(shù)字邏輯5-3-2同步時(shí)序電路設(shè)計(jì)案例(案例3、4、5)

1、數(shù)字邏輯數(shù)字邏輯章曉卿章曉卿上海交通大學(xué)繼續(xù)教育學(xué)院上海交通大學(xué)繼續(xù)教育學(xué)院數(shù)字邏輯 第5章 同步時(shí)序邏輯電路5 5.1 .1 觸發(fā)器觸發(fā)器基本基本RSRS觸發(fā)器觸發(fā)器常用的時(shí)鐘控制觸發(fā)器常用的時(shí)鐘控制觸發(fā)器不同類(lèi)型觸發(fā)器間的轉(zhuǎn)換不同類(lèi)型觸發(fā)器間的轉(zhuǎn)換5 5.2 .2 同步時(shí)序邏輯電路分析同步時(shí)序邏輯電路分析5.3 5.3 同步時(shí)序邏輯電路設(shè)計(jì)同步時(shí)序邏輯電路設(shè)計(jì)數(shù)字邏輯 第5章 同步時(shí)序邏輯電路例例3 3 同同T T觸發(fā)器設(shè)計(jì)可控的二進(jìn)制減法器：一個(gè)控制觸發(fā)器設(shè)計(jì)可控的二進(jìn)制減法器：一個(gè)控制輸入端輸入端x x，一個(gè)借位輸出端，一個(gè)借位輸出端Z Z。當(dāng)。當(dāng)x=0 x=0時(shí)，電路狀態(tài)不時(shí)，電路狀

2、態(tài)不變；當(dāng)變；當(dāng)x=1x=1時(shí)，對(duì)時(shí)鐘脈沖信號(hào)進(jìn)行減時(shí)，對(duì)時(shí)鐘脈沖信號(hào)進(jìn)行減1 1計(jì)數(shù)。計(jì)數(shù)。000110111/00/00/00/00/01/01/11/0數(shù)字邏輯 第5章 同步時(shí)序邏輯電路T T觸觸發(fā)器發(fā)器激勵(lì)激勵(lì)表表對(duì)照激勵(lì)表和二進(jìn)制狀態(tài)表，填寫(xiě)激勵(lì)真值表對(duì)照激勵(lì)表和二進(jìn)制狀態(tài)表，填寫(xiě)激勵(lì)真值表21Tx y1Tx數(shù)字邏輯 第5章 同步時(shí)序邏輯電路輸出 Z 現(xiàn)態(tài) y2y1 x=0 x=1 00 0 1 01 0 0 11 0 0 10 0 0 由狀態(tài)表作出輸出由狀態(tài)表作出輸出Z Z的卡諾圖，寫(xiě)出的卡諾圖，寫(xiě)出Z Z的最簡(jiǎn)與或表達(dá)式。的最簡(jiǎn)與或表達(dá)式。21Zxyy數(shù)字邏輯 第5章 同步時(shí)序邏

3、輯電路由邏輯表達(dá)式畫(huà)出邏輯電路由邏輯表達(dá)式畫(huà)出邏輯電路圖圖 & （ 2 ） C I IT （ 1 ） C I IT & y2 y1 Z C P x 1Tx21Tx y21Zxyy數(shù)字邏輯 第5章 同步時(shí)序邏輯電路例例4 4 同同D D觸發(fā)器設(shè)計(jì)可控雙向兩位移位寄存觸發(fā)器設(shè)計(jì)可控雙向兩位移位寄存器：有兩個(gè)輸入器：有兩個(gè)輸入, ,一個(gè)數(shù)據(jù)輸入端一個(gè)數(shù)據(jù)輸入端x x1 1，一個(gè)控，一個(gè)控制端制端x x2 2。當(dāng)。當(dāng)x x2 2=0=0時(shí)，數(shù)據(jù)由時(shí)，數(shù)據(jù)由x x1 1往寄存器高位往寄存器高位串行送數(shù)串行送數(shù), ,寄存器右移寄存器右移( (由高位向低位移位由高位向低位移位) )；當(dāng)當(dāng)x

4、x2 2=1=1時(shí)，數(shù)據(jù)由時(shí)，數(shù)據(jù)由x x1 1往寄存器低位串行送數(shù)往寄存器低位串行送數(shù), ,寄存器左移寄存器左移( (由低位向高位移位由低位向高位移位) )。寄存器的。寄存器的輸出為觸發(fā)器本身。輸出為觸發(fā)器本身。數(shù)字邏輯 第5章 同步時(shí)序邏輯電路兩位移位寄存器，需兩個(gè)觸發(fā)器兩位移位寄存器，需兩個(gè)觸發(fā)器。該電路。該電路狀態(tài)狀態(tài)變量為變量為y y2 2、y y1 1。（其中。（其中y y2 2是高位，是高位， y y1 1是低位）是低位）根據(jù)題意，可直接畫(huà)出狀態(tài)圖。根據(jù)題意，可直接畫(huà)出狀態(tài)圖。數(shù)字邏輯 第5章 同步時(shí)序邏輯電路21221Dx yx x22121Dx xx y數(shù)字邏輯 第5章 同步

5、時(shí)序邏輯電路 （2 ） C I I D 1 （1 ） C I I D 1 & & & & 1 C P x2 x1 y2 y1 由邏輯表達(dá)式畫(huà)出邏輯電路圖由邏輯表達(dá)式畫(huà)出邏輯電路圖數(shù)字邏輯 第5章 同步時(shí)序邏輯電路例例5 5 同同JKJK觸發(fā)器設(shè)計(jì)一個(gè)觸發(fā)器設(shè)計(jì)一個(gè)“101”101”序列檢測(cè)電路。序列檢測(cè)電路。有一個(gè)輸入有一個(gè)輸入, , 端端x x，一個(gè)輸出端，一個(gè)輸出端Z Z。當(dāng)隨機(jī)輸入信號(hào)。當(dāng)隨機(jī)輸入信號(hào)x x中出現(xiàn)中出現(xiàn)“101”101”時(shí)（時(shí)（“101”101”可重疊），輸出可重疊），輸出Z=1Z=1。數(shù)字邏輯 第5章 同步時(shí)序邏輯電路采用采用MooreM

6、oore型電路，進(jìn)行邏輯分析，建立原型電路，進(jìn)行邏輯分析，建立原始狀態(tài)圖：始狀態(tài)圖：數(shù)字邏輯 第5章 同步時(shí)序邏輯電路狀態(tài)編碼狀態(tài)編碼狀態(tài)編碼表狀態(tài)編碼表二進(jìn)制狀態(tài)表二進(jìn)制狀態(tài)表數(shù)字邏輯 第5章 同步時(shí)序邏輯電路由狀態(tài)表，對(duì)照由狀態(tài)表，對(duì)照J(rèn)KJK觸發(fā)器激勵(lì)觸發(fā)器激勵(lì)表，作出輸出觸發(fā)器（表，作出輸出觸發(fā)器（2 2）的）的激勵(lì)激勵(lì)J J2 2、K K2 2的卡諾圖，寫(xiě)出的卡諾圖，寫(xiě)出J J2 2、K K2 2的最簡(jiǎn)與或表達(dá)式。的最簡(jiǎn)與或表達(dá)式。JKJK觸觸發(fā)器發(fā)器激勵(lì)激勵(lì)表表數(shù)字邏輯 第5章 同步時(shí)序邏輯電路由由J J2 2、K K2 2卡諾圖化簡(jiǎn)的到它們的最簡(jiǎn)與或式：卡諾圖化簡(jiǎn)的到它們的最簡(jiǎn)與

7、或式：21Jx y211Kxyxy數(shù)字邏輯 第5章 同步時(shí)序邏輯電路由狀態(tài)表，對(duì)照由狀態(tài)表，對(duì)照J(rèn)KJK觸發(fā)器激勵(lì)觸發(fā)器激勵(lì)表，作出輸出觸發(fā)器（表，作出輸出觸發(fā)器（1 1）的）的激勵(lì)激勵(lì)J J1 1、K K1 1的卡諾圖，寫(xiě)出的卡諾圖，寫(xiě)出J J1 1、K K1 1的最簡(jiǎn)與或表達(dá)式。的最簡(jiǎn)與或表達(dá)式。JKJK觸觸發(fā)器發(fā)器激勵(lì)激勵(lì)表表數(shù)字邏輯 第5章 同步時(shí)序邏輯電路由由J J1 1、K K1 1卡諾圖化簡(jiǎn)的到它們的最簡(jiǎn)表達(dá)式：卡諾圖化簡(jiǎn)的到它們的最簡(jiǎn)表達(dá)式：1Jx1Kx21Zy y數(shù)字邏輯 第5章 同步時(shí)序邏輯電路由邏輯表達(dá)式畫(huà)出邏輯電路圖由邏輯表達(dá)式畫(huà)出邏輯電路圖 = 1 & & （ 2 ） C I I K I J （ 1 ）