微型計(jì)算機(jī)技術(shù)課后習(xí)題答案

1、微型計(jì)算機(jī)技術(shù) 第三版 孫德文編著1.11.1試述微處理器、微型計(jì)算機(jī)和微型計(jì)算機(jī)系統(tǒng)的關(guān)系。試述微處理器、微型計(jì)算機(jī)和微型計(jì)算機(jī)系統(tǒng)的關(guān)系。 答：答：微處理器是指由一片或幾片大規(guī)模集成電路組成的中央處理微處理器是指由一片或幾片大規(guī)模集成電路組成的中央處理 器。器。 微型計(jì)算機(jī)指以微處理器為基礎(chǔ)，配以內(nèi)存儲(chǔ)器以及輸入輸微型計(jì)算機(jī)指以微處理器為基礎(chǔ)，配以內(nèi)存儲(chǔ)器以及輸入輸 出接口電路和相應(yīng)的輔助電路構(gòu)成的裸機(jī)。出接口電路和相應(yīng)的輔助電路構(gòu)成的裸機(jī)。 微型計(jì)算機(jī)系統(tǒng)指由微處理器配以相應(yīng)的外圍設(shè)備及其它微型計(jì)算機(jī)系統(tǒng)指由微處理器配以相應(yīng)的外圍設(shè)備及其它 專用電路、電源、面板、機(jī)架以及足夠的軟件而構(gòu)成

2、的系統(tǒng)。專用電路、電源、面板、機(jī)架以及足夠的軟件而構(gòu)成的系統(tǒng)。 1.21.2什么是單片機(jī)什么是單片機(jī)? ? 答：答：把構(gòu)成一個(gè)微型計(jì)算機(jī)的一些功能部件集成在一塊芯片之中把構(gòu)成一個(gè)微型計(jì)算機(jī)的一些功能部件集成在一塊芯片之中的計(jì)算機(jī)。的計(jì)算機(jī)。1.31.3什么是單板機(jī)什么是單板機(jī)? ? 答：答：把微處理器、把微處理器、RAMRAM、ROMROM以及一些接口電路，加上相應(yīng)的外設(shè)以及一些接口電路，加上相應(yīng)的外設(shè)( (如鍵盤、如鍵盤、7 7段顯示器等段顯示器等) )以及監(jiān)控程序固件等以及監(jiān)控程序固件等, ,安裝在一塊印刷電安裝在一塊印刷電路板上所構(gòu)成的計(jì)算機(jī)系統(tǒng)。路板上所構(gòu)成的計(jì)算機(jī)系統(tǒng)。1.41.4什

3、么是個(gè)人計(jì)算機(jī)什么是個(gè)人計(jì)算機(jī)? ? 答：答：英漢計(jì)算機(jī)詞典英漢計(jì)算機(jī)詞典中解釋為中解釋為“由微處理器芯片裝成的、便于由微處理器芯片裝成的、便于搬動(dòng)而且不需要維護(hù)的計(jì)算機(jī)系統(tǒng)搬動(dòng)而且不需要維護(hù)的計(jì)算機(jī)系統(tǒng)”。1.51.5試從微型計(jì)算機(jī)的結(jié)構(gòu)說明數(shù)據(jù)總線、控制總線和地址總線試從微型計(jì)算機(jī)的結(jié)構(gòu)說明數(shù)據(jù)總線、控制總線和地址總線的作用。的作用。答：答：從微型計(jì)算機(jī)的結(jié)構(gòu)看出，數(shù)據(jù)總線、控制總線和地址總線從微型計(jì)算機(jī)的結(jié)構(gòu)看出，數(shù)據(jù)總線、控制總線和地址總線是微型計(jì)算機(jī)中是微型計(jì)算機(jī)中, CPU, CPU芯片與內(nèi)存儲(chǔ)器和芯片與內(nèi)存儲(chǔ)器和I IO O接口電路之間信息接口電路之間信息傳輸?shù)墓餐?。傳輸?shù)墓?/p>

4、共通路。(1)(1)數(shù)據(jù)總線是從微處理器向內(nèi)存儲(chǔ)器、數(shù)據(jù)總線是從微處理器向內(nèi)存儲(chǔ)器、I/OI/O接口傳送數(shù)據(jù)的通路；接口傳送數(shù)據(jù)的通路；反之，它也是從內(nèi)存儲(chǔ)器、反之，它也是從內(nèi)存儲(chǔ)器、I/OI/O接口向微處理器傳送數(shù)據(jù)的通路，接口向微處理器傳送數(shù)據(jù)的通路，稱為雙向總線。稱為雙向總線。(2)(2)地址總線是微處理器向內(nèi)存儲(chǔ)器和地址總線是微處理器向內(nèi)存儲(chǔ)器和I/OI/O接口傳送地址信息的通接口傳送地址信息的通路，是單向總線。路，是單向總線。(3)(3)控制總線是微處理器向內(nèi)存儲(chǔ)器和控制總線是微處理器向內(nèi)存儲(chǔ)器和I/OI/O接口傳送的命令信號(hào)，接口傳送的命令信號(hào)，以及外界向微處理器傳送狀態(tài)信號(hào)等信息

5、的通路，是雙向總線。以及外界向微處理器傳送狀態(tài)信號(hào)等信息的通路，是雙向總線。2.1 2.1 試說明標(biāo)志寄存器中試說明標(biāo)志寄存器中AFAF和和PFPF的定義和用處。的定義和用處。答：答：標(biāo)志寄存器中標(biāo)志寄存器中AFAF（Auxiliary Carry FlagAuxiliary Carry Flag） D4 D4 是輔助進(jìn)位標(biāo)志位。如果做加法時(shí)低位有進(jìn)位或做減法時(shí)低位是輔助進(jìn)位標(biāo)志位。如果做加法時(shí)低位有進(jìn)位或做減法時(shí)低位有借位，則有借位，則AF=1AF=1，否則，否則AF=0AF=0。 標(biāo)志寄存器中標(biāo)志寄存器中PFPF（Parity FlagParity Flag） D2 D2 是奇偶標(biāo)志位。是

6、奇偶標(biāo)志位。如果操作結(jié)果低八位中含有偶數(shù)個(gè)如果操作結(jié)果低八位中含有偶數(shù)個(gè)1 1，則，則PF=1PF=1，否則，否則PF=0 PF=0 ( (通信時(shí)用于糾錯(cuò)通信時(shí)用于糾錯(cuò)) ) 。 2.2 2.2 試說明標(biāo)志寄存器中試說明標(biāo)志寄存器中DFDF的的定義和用處。的的定義和用處。答：答：標(biāo)志寄存器中標(biāo)志寄存器中DFDF（Direction FlagDirection Flag）D10 D10 是方向標(biāo)志位。是方向標(biāo)志位。在串處理指令中，若在串處理指令中，若DF=0DF=0，表示串處理指令地址指針自動(dòng)增量；，表示串處理指令地址指針自動(dòng)增量；DF=1DF=1，表示地址指針自動(dòng)減量。，表示地址指針自動(dòng)減量。

7、DFDF位可由指令預(yù)置。位可由指令預(yù)置。2.4 2.4 試說明試說明80868086的引腳信號(hào)中的引腳信號(hào)中M/IOM/IO、DT/RDT/R、RDRD、WRWR、ALEALE和和BHEBHE的作用。的作用。答：答：80868086的引腳信號(hào)中的引腳信號(hào)中 M/IOM/IO* *的作用是，存儲(chǔ)器的作用是，存儲(chǔ)器/I/O/I/O選擇信號(hào)選擇信號(hào)( (輸出輸出) )。用于區(qū)分當(dāng)前。用于區(qū)分當(dāng)前操作是訪問存儲(chǔ)器還是訪問操作是訪問存儲(chǔ)器還是訪問I/OI/O端口。若該引腳輸出高電平，表示端口。若該引腳輸出高電平，表示訪問存儲(chǔ)器；若輸出低電平，表示訪問訪問存儲(chǔ)器；若輸出低電平，表示訪問I/OI/O端口。端

8、口。 DT/RDT/R* *的作用是，數(shù)據(jù)發(fā)送的作用是，數(shù)據(jù)發(fā)送/ /接收信號(hào)（輸出）用于指示數(shù)據(jù)接收信號(hào)（輸出）用于指示數(shù)據(jù)傳送的方向，高電平表示傳送的方向，高電平表示CPUCPU發(fā)送數(shù)據(jù)，低電平表示發(fā)送數(shù)據(jù)，低電平表示CPUCPU接收數(shù)據(jù)。接收數(shù)據(jù)。該信號(hào)常用于數(shù)據(jù)緩沖器的方向控制。該信號(hào)常用于數(shù)據(jù)緩沖器的方向控制。(T)(T) RDRD* *的作用是，讀控制信號(hào)（三態(tài)輸出），低電平有效時(shí)，的作用是，讀控制信號(hào)（三態(tài)輸出），低電平有效時(shí)，表示表示CPUCPU正從存儲(chǔ)器或正從存儲(chǔ)器或I/OI/O端口讀取信息。端口讀取信息。 WRWR* *的作用是，寫控制信號(hào)（三態(tài)、輸出），低電平有效。有的作

9、用是，寫控制信號(hào)（三態(tài)、輸出），低電平有效。有效時(shí)表示效時(shí)表示CPUCPU正將信息寫入存儲(chǔ)器或正將信息寫入存儲(chǔ)器或I/OI/O端口。端口。 ALEALE的作用是，地址鎖存允許，高電平有效。有效時(shí)表示地址的作用是，地址鎖存允許，高電平有效。有效時(shí)表示地址線上的地址信息有效。線上的地址信息有效。 BHEBHE* *的作用是，數(shù)據(jù)總線高的作用是，數(shù)據(jù)總線高8 8位輸出允許位輸出允許 / / 狀態(tài)狀態(tài)S7S7信號(hào)。在信號(hào)。在總線周期的總線周期的T1T1時(shí)刻，為數(shù)據(jù)總線高時(shí)刻，為數(shù)據(jù)總線高8 8位允許信號(hào)位允許信號(hào)BHEBHE，低電平有效，低電平有效，有效時(shí)允許高有效時(shí)允許高8 8位數(shù)據(jù)在位數(shù)據(jù)在D15

10、D15D8D8總線上傳送?？偩€上傳送。2.8 2.8 什么是指令周期什么是指令周期? ? 什么是總線周期什么是總線周期? ? 什么是時(shí)鐘周期什么是時(shí)鐘周期? ?說明三說明三者的關(guān)系。者的關(guān)系。答：答：執(zhí)行一條指令所需要的時(shí)間稱為指令周期包括取指令、譯碼和執(zhí)行一條指令所需要的時(shí)間稱為指令周期包括取指令、譯碼和執(zhí)行等操作所需的時(shí)間。執(zhí)行等操作所需的時(shí)間。指令周期指令周期 CPUCPU通過總線操作完成同內(nèi)存儲(chǔ)器或通過總線操作完成同內(nèi)存儲(chǔ)器或I/OI/O接口之間一次數(shù)據(jù)傳送接口之間一次數(shù)據(jù)傳送所需要的時(shí)間。所需要的時(shí)間。 總線周期總線周期 CPUJCPUJ時(shí)鐘脈沖的重復(fù)周期稱為時(shí)鐘周期，時(shí)鐘周期是時(shí)鐘

11、脈沖的重復(fù)周期稱為時(shí)鐘周期，時(shí)鐘周期是CPUCPU的時(shí)的時(shí)間基準(zhǔn)。間基準(zhǔn)。 時(shí)鐘周期時(shí)鐘周期 三者的關(guān)系：三者的關(guān)系：時(shí)鐘周期是時(shí)鐘周期是CPUCPU的時(shí)間基準(zhǔn)?？偩€周期至少包括的時(shí)間基準(zhǔn)?？偩€周期至少包括4 4個(gè)時(shí)鐘周期即個(gè)時(shí)鐘周期即T1T1、T2T2、T3T3和和T4T4，處在這些基本時(shí)鐘周期中的總線，處在這些基本時(shí)鐘周期中的總線狀態(tài)稱為狀態(tài)稱為T T狀態(tài)。一個(gè)指令周期由一個(gè)或若干個(gè)總線周期組成。狀態(tài)。一個(gè)指令周期由一個(gè)或若干個(gè)總線周期組成。A19 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A01111 1 1 1 1 1 1 1

12、 1 1 1 1 1 1 1 1 1 32K 16K 8K 4K 2K 1K 512 256 128 64 32 16 8 4 2 1512K 將將1MB內(nèi)存空間內(nèi)存空間 (00000HFFFFFH)分分為兩部分：為兩部分： 同同CPU低低8位數(shù)據(jù)線位數(shù)據(jù)線D0D7相連，由相連，由A0作片選，作片選，A0=0時(shí)選中；時(shí)選中； 同同CPU高高8位數(shù)據(jù)線位數(shù)據(jù)線D8D15相連，相連，BHE作片選，當(dāng)作片選，當(dāng)BHE=0時(shí)時(shí)選中。選中。CPU的的A1A19與與的的A0A18對(duì)應(yīng)對(duì)應(yīng)相連，同時(shí)選通對(duì)應(yīng)單元相連，同時(shí)選通對(duì)應(yīng)單元;01CPUA0A18A0A18低低8位位高高8位位高高8位數(shù)據(jù)位數(shù)據(jù)低低8

13、位數(shù)據(jù)位數(shù)據(jù)A0低電位選中低電位選中輸入輸入/出出該字該字的的低低8位數(shù)據(jù)；位數(shù)據(jù)；CPU的的A1A19與與的的A0A18對(duì)應(yīng)對(duì)應(yīng)相連，相連，同時(shí)同時(shí)選通選通某字某字對(duì)應(yīng)的高、低字節(jié)存儲(chǔ)單元對(duì)應(yīng)的高、低字節(jié)存儲(chǔ)單元;該該低電位選中低電位選中輸入輸入/出出該字該字的的高高8位數(shù)據(jù)。位數(shù)據(jù)。 。 芯片芯片U1U1有有1212條地址線，對(duì)應(yīng)的片內(nèi)尋址范圍條地址線，對(duì)應(yīng)的片內(nèi)尋址范圍為為000H000HFFFHFFFH。故芯片。故芯片U1U1的地址范圍為的地址范圍為 0909000H000H0909FFFHFFFH。 芯片芯片U2U2、U3U3的片選信號(hào)的片選信號(hào)CSCS* *同同“或門或門”的輸出端

14、相連。的輸出端相連?！盎蜷T或門”的輸入同譯碼器輸出的輸入同譯碼器輸出Y4Y4* *和和A10A10相連，當(dāng)相連，當(dāng)Y4Y4* *和和A10A10同為低電平時(shí)，同為低電平時(shí)，存儲(chǔ)芯片存儲(chǔ)芯片U2U2、U3U3被選中。被選中。 存儲(chǔ)芯片存儲(chǔ)芯片U2U2、U3U3被選中時(shí)，被選中時(shí)，A13A13A11A11及及A10A10應(yīng)為應(yīng)為“100“1000 0” ” 。 如前所述，如前所述， 74LS138 74LS138譯碼器才工作時(shí)，譯碼器才工作時(shí)，A19A19A14A14為為0000 10 0000 10 。故芯片故芯片U2U2、U3U3的高端地址為的高端地址為0000 1010 00000 1010

15、 00 0，即，即0A0H0A0H。 U2 U2U3U3各有各有1010條地址線，對(duì)應(yīng)的片內(nèi)尋址范圍為條地址線，對(duì)應(yīng)的片內(nèi)尋址范圍為000H000H3FFH3FFH，共共1K1K。故。故U2U2U3U3的地址范圍為的地址范圍為0A000H0A000H0A3FFH0A3FFH。 芯片芯片U4U4、U5U5的片選信號(hào)的片選信號(hào)CSCS* *同同“或門或門”的輸出端相連。的輸出端相連?！盎蜷T或門”的的輸入同譯碼器輸出輸入同譯碼器輸出Y4Y4* *和和A10A10* *相連，當(dāng)相連，當(dāng)Y4Y4* *和和A10A10* *同為低電平時(shí)，存儲(chǔ)同為低電平時(shí)，存儲(chǔ)芯片芯片U4U4、U5U5被選中。此時(shí)，被選中

16、。此時(shí)，A13A13A11A11及及A10A10為為“100“1001 1” ” 。 如前所述，如前所述， 74LS138 74LS138譯碼器才工作時(shí)，譯碼器才工作時(shí)，A19A19A14A14為為0000 10 0000 10 。故芯片故芯片U2U2、U3U3的高端地址為的高端地址為0000 1010 00000 1010 01 1，即，即0A0A4 4H H。 U2 U2U3U3各有各有1010條地址線，對(duì)應(yīng)的片內(nèi)尋址范圍為條地址線，對(duì)應(yīng)的片內(nèi)尋址范圍為000H000H3FFH3FFH，共共1K1K。故。故U2U2U3U3的地址范圍為的地址范圍為0A400H0A400H0A7FFH0A7FFH。0A4H芯片芯片U1U1的地址范圍為的地址范圍為09000H09000H09FFFH09FFFH，尋址范圍為，尋址范圍為4K4K。芯片芯片U2U2U3U3的地址范圍為的地址范圍為0A000H0A000H0A3FFH0A3FFH，尋址范圍為，尋址范圍為1K1K