數(shù)字電子技術(shù)基礎(chǔ) ch7-1

1、7.1 CMOS邏輯門邏輯門7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性7.1.2 CMOS反相器反相器7.1.3 CMOS與非門和或非門與非門和或非門7.1.4 CMOS傳輸門傳輸門7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路7.1.6 CMOS集成電路的主要技術(shù)參數(shù)及使用中的幾個(gè)問題集成電路的主要技術(shù)參數(shù)及使用中的幾個(gè)問題 1. 1. 邏輯門邏輯門: :實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。實(shí)現(xiàn)基本邏輯運(yùn)算和復(fù)合邏輯運(yùn)算的單元電路。2. 2. 邏輯門電路的分類邏輯門電路的分類二極管門電路二極管門電路三極管門電路三極管門電路TTL門電路門電路MOS門電路

2、門電路PMOS門門CMOS門門邏輯門電路邏輯門電路分立門電路分立門電路集成門電路集成門電路NMOS門門概述概述-集成邏輯門電路簡(jiǎn)介集成邏輯門電路簡(jiǎn)介7.1 CMOS邏輯門邏輯門3. 各種系列邏輯電路的發(fā)展?fàn)顩r各種系列邏輯電路的發(fā)展?fàn)顩rHSTL High-Speed Transceiver LogicFCT Fast CMOS Technology LV Low-Voltage CMOS TechnologyLVC Low-Voltage CMOS TechnologyAVC Advanced Very-Low-Voltage CMOS LogicALVC Advanced Low-Voltag

3、e CMOS TechnologyALB Advanced Low-Voltage BiCMOSLVT Low-Voltage BiCMOS TechnologyALVT Advanced Low-Voltage BiCMOS TechnologyAUC 1.8V Advanced Ultra-Low-Voltage CMOS LogicALS Advanced Low-Power Schottky LogicHC High-Speed CMOS LogicHCT High-Speed CMOS LogicAHC Advanced High-Speed CMOS AHCT Advanced H

4、igh-Speed CMOS TechnologyAC Advanced CMOS LogicACT Advanced CMOS LogicBCT BiCMOS TechnologyABT Advanced BiCMOS TechnologyABTE Advanced BiCMOS Technology/Enhanced Transceive4、邏輯系列名稱、邏輯系列名稱CMOS集成電路集成電路: :廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路廣泛應(yīng)用于超大規(guī)模、甚大規(guī)模集成電路 4000 4000系列系列74HC 74HCT74VHC 74VHCT速度慢速度慢與與TTL不不兼容兼容抗干擾抗干擾功耗低

5、功耗低74LVC 74VAUC速度加快速度加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低速度兩倍于速度兩倍于74HC與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾抗干擾功耗低功耗低低低( (超低超低) )電壓電壓速度更加快速度更加快與與TTL兼容兼容負(fù)載能力強(qiáng)負(fù)載能力強(qiáng)抗干擾功耗低抗干擾功耗低 7474系列系列74LS系列系列74AS系列系列 74ALSTTL 集成電路集成電路: :廣泛應(yīng)用于中大規(guī)模集成電路廣泛應(yīng)用于中大規(guī)模集成電路5. CMOS和和TTL 集成電路性能比較集成電路性能比較: : 場(chǎng)效應(yīng)晶體管場(chǎng)效應(yīng)晶體管 利用電場(chǎng)效應(yīng)來控制電流的晶體管，稱為場(chǎng)效應(yīng)管，也稱利

6、用電場(chǎng)效應(yīng)來控制電流的晶體管，稱為場(chǎng)效應(yīng)管，也稱單極型晶體管。單極型晶體管。場(chǎng)效應(yīng)管特點(diǎn)場(chǎng)效應(yīng)管特點(diǎn): :只有一種載流子參與導(dǎo)電；只有一種載流子參與導(dǎo)電； 輸入電阻高輸入電阻高,可達(dá)可達(dá) 109 以上以上;工藝簡(jiǎn)單、易集成、功耗小、體積小、成本低。工藝簡(jiǎn)單、易集成、功耗小、體積小、成本低。7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性 場(chǎng)效應(yīng)晶體管由金屬、氧化物和半導(dǎo)體制成。稱為金屬場(chǎng)效應(yīng)晶體管由金屬、氧化物和半導(dǎo)體制成。稱為金屬- -氧氧化物化物- -半導(dǎo)體場(chǎng)效應(yīng)管，或簡(jiǎn)稱半導(dǎo)體場(chǎng)效應(yīng)管，或簡(jiǎn)稱 MOS 場(chǎng)效應(yīng)管。場(chǎng)效應(yīng)管。是一種電壓控制器件；是一種電壓控制器件；P溝道溝道耗盡型耗盡型P溝道

7、溝道P溝道溝道N溝道溝道增強(qiáng)型增強(qiáng)型N溝道溝道N溝道溝道（耗盡型）（耗盡型）FET場(chǎng)效應(yīng)管場(chǎng)效應(yīng)管JFET結(jié)型結(jié)型MOSFET絕緣柵型絕緣柵型耗盡型：場(chǎng)效應(yīng)管沒有加偏置電壓時(shí)，就有導(dǎo)電溝道存在耗盡型：場(chǎng)效應(yīng)管沒有加偏置電壓時(shí)，就有導(dǎo)電溝道存在增強(qiáng)型增強(qiáng)型：場(chǎng)效應(yīng)管沒有加偏置電壓時(shí)，沒有導(dǎo)電溝道場(chǎng)效應(yīng)管沒有加偏置電壓時(shí)，沒有導(dǎo)電溝道場(chǎng)效應(yīng)管的分類：場(chǎng)效應(yīng)管的分類：7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性 P 型襯底 N N 絕緣體 二氧化硅絕緣層 （SiO2） 鋁電極 （Al） 溝道 L W tox L ：溝道長度：溝道長度W ：溝道寬度：溝道寬度tox ：絕緣層厚度：絕緣層厚度 柵極 g

8、 源極 s 漏極 d 通常通常 W L 7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性1. N 溝道增強(qiáng)型 MOS 管的結(jié)構(gòu)和工作原理 P 型型硅硅襯襯底底 d g s B 襯底 標(biāo)準(zhǔn)符號(hào)標(biāo)準(zhǔn)符號(hào) N N 源源極極 s 漏漏極極 d 柵柵極極 g B 襯底引線襯底引線 1. N 溝道增強(qiáng)型 MOS 管的結(jié)構(gòu)和工作原理 結(jié)構(gòu)7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性鋁鋁SiO2半導(dǎo)體半導(dǎo)體 VGS對(duì)溝道的控制作用當(dāng)VGS0時(shí) 無導(dǎo)電溝道， d、s間加電壓時(shí)，也無電流產(chǎn)生。 s g d B 襯底引線襯底引線 N N VGG 耗盡層耗盡層 P 當(dāng)0VGS VT 時(shí) 在電場(chǎng)作用下產(chǎn)生導(dǎo)電溝道，d、

9、s間加電壓后，將有電流產(chǎn)生。 s g d B 襯底引線襯底引線 N N VGG 耗盡層耗盡層 P VGS越大，導(dǎo)電溝道越厚 s g d B 襯底引線襯底引線 N N VGG 耗盡層耗盡層 P (2) NMOS 管工作原理 VGS對(duì)溝道的控制作用(2) NMOS 管工作原理 VDS對(duì)溝道的控制作用靠近漏極靠近漏極d處的電位升高處的電位升高 s g d B 襯底引線襯底引線 N N VGG 耗盡層耗盡層 P VDD s g d B 襯底引線襯底引線 N N VGG 耗盡層耗盡層 P 電場(chǎng)強(qiáng)度減小電場(chǎng)強(qiáng)度減小 溝道變薄溝道變薄當(dāng)當(dāng)VGS一定（一定（VGS VT ）時(shí)，）時(shí)，VDS ID 溝道電位梯度

10、溝道電位梯度 iD O vDS 整個(gè)溝道呈楔形分布整個(gè)溝道呈楔形分布 VDD 當(dāng)當(dāng)VGS一定（一定（VGS VT ）時(shí)，）時(shí)，VDS ID s g d B 襯底引線襯底引線 N N VGG 耗盡層耗盡層 P VDD 溝道電位梯度溝道電位梯度 s g d B 襯底引線襯底引線 N N VGG 耗盡層耗盡層 P VDD 當(dāng)VDS增加到使VGD=VT 時(shí)，在緊靠漏極處出現(xiàn)預(yù)夾斷。 iD O vDS 預(yù)夾斷點(diǎn)預(yù)夾斷點(diǎn) A VDS對(duì)溝道的控制作用在預(yù)夾斷處：VGD=VGS-VDS =VT(2) NMOS 管工作原理預(yù)夾斷后，VDS 夾斷區(qū)延長溝道電阻 ID基本不變 s g d B 襯底引線襯底引線 N

11、N VGG 耗盡層耗盡層 P VDD 夾斷區(qū)夾斷區(qū) s g d B 襯底引線襯底引線 N N VGG 耗盡層耗盡層 P VDD iD O vDS 預(yù)夾斷點(diǎn)預(yù)夾斷點(diǎn) A B 可變可變 電阻電阻區(qū)區(qū) vDSVGSVT 飽和區(qū)飽和區(qū) vDSVGSVT VDS對(duì)溝道的控制作用(2) NMOS 管工作原理 VDS和VGS同時(shí)作用時(shí) VDS一定，VGS變 化時(shí) s g d B 襯底引線襯底引線 N N VGG 耗盡層耗盡層 P VDD s g d B 襯底引線襯底引線 N N VGG 耗盡層耗盡層 P VDD iD O vDS vGS1VGSVT vGS2VGSVT 預(yù)夾斷點(diǎn)預(yù)夾斷點(diǎn) 截止截止區(qū)區(qū) vGS

12、3VT 給定一個(gè)vGS ，就有一條不同的 iD vDS 曲線。(2) NMOS 管工作原理（vGS1 vGS2 vGS3)以上分析可知 溝道中只有一種類型的載流子參與導(dǎo)電，所以場(chǎng)效應(yīng)管也稱為單極型晶體管。 MOSFET是電壓控制電流器件（VCCS），iD受vGS控制。 預(yù)夾斷前iD與vDS呈近似線性關(guān)系；預(yù)夾斷后，iD趨于飽和。 MOSFET的柵極是絕緣的，所以iG0，輸入電阻很高。 只有當(dāng)vGSVT時(shí)，增強(qiáng)型MOSFET的d、s間才能導(dǎo)通。 V-I 特性曲線特性曲線輸出特性輸出特性const.DSDGS)(vvfi iD/mA 8 6 4 2 0 5 10 15 20 vDS/V 可變電阻可

13、變電阻區(qū)區(qū) 預(yù)夾斷臨界點(diǎn)軌跡預(yù)夾斷臨界點(diǎn)軌跡 vDSvGSVT(或或 vGDvGSvDSVT) 7V 6V 5V 4V vGS3V 飽和飽和區(qū)區(qū) 截止截止區(qū)區(qū) a、截止區(qū)、截止區(qū)當(dāng)當(dāng)vGSVT時(shí)，導(dǎo)電溝道尚未形成，時(shí)，導(dǎo)電溝道尚未形成，iD0，為截止工作狀態(tài)。，為截止工作狀態(tài)。7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性 iD/mA 8 6 4 2 0 5 10 15 20 vDS/V 7V 6V 5V 4V vGS3V 飽和飽和區(qū)區(qū) 截止截止區(qū)區(qū) const.DSDGS)( vvfib、 可變電阻區(qū)可變電阻區(qū) rdso是一個(gè)受是一個(gè)受vGS控制的可變電阻控制的可變電阻 rdso = =vD

14、S/ /iDvGSiDvDS=Crdso7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性可變電阻可變電阻區(qū)區(qū)轉(zhuǎn)移特性轉(zhuǎn)移特性const.GSDDS)( vvfi 3V4V5VvGS = 6ViD /mA42643210vGS /ViD /mA43210246810 vDS /V可可變變電電阻阻區(qū)區(qū)飽和區(qū)飽和區(qū)VTN開啟電壓開啟電壓VT= 2 V輸出特性輸出特性轉(zhuǎn)移特性轉(zhuǎn)移特性vDS = 6VVGS VTN MOS管導(dǎo)通管導(dǎo)通 N 溝道增強(qiáng)型溝道增強(qiáng)型 MOS 管管: :VGS 007.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性開啟電壓開啟電壓VTN 0DDOHOVVv V0OLO VvTNIVv

15、 +VDDRDBGDSOvIv TNIVvRON約在約在1k以以內(nèi)，與內(nèi)，與VGS的的大小有關(guān)大小有關(guān). .柵極與襯底之間存在柵極與襯底之間存在電容電容CI，其容量約為，其容量約為幾皮法幾皮法。導(dǎo)通導(dǎo)通截止截止 N 溝道增強(qiáng)型溝道增強(qiáng)型 MOS 管開關(guān)狀態(tài)的等效電路管開關(guān)狀態(tài)的等效電路SGDCIRONIvOvSGDCIIvOv7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性 d g s B 襯底 符號(hào)符號(hào) N 型型硅硅襯襯底底 P P 源源極極 s 漏漏極極 d 柵柵極極 g B 襯底引線襯底引線 2. P溝道增強(qiáng)型溝道增強(qiáng)型 MOS 場(chǎng)效應(yīng)管的結(jié)構(gòu)和工作原理場(chǎng)效應(yīng)管的結(jié)構(gòu)和工作原理7.1.1

16、MOS管及其開關(guān)特性管及其開關(guān)特性結(jié)構(gòu)結(jié)構(gòu)輸出特性曲線輸出特性曲線P溝道增強(qiáng)型溝道增強(qiáng)型 MOS 場(chǎng)效應(yīng)管的特性曲線場(chǎng)效應(yīng)管的特性曲線轉(zhuǎn)移特性曲線轉(zhuǎn)移特性曲線P 溝道增強(qiáng)型溝道增強(qiáng)型 MOS 管管: : VGS 0 VTP MOS管導(dǎo)通管導(dǎo)通 VGS VTP MOS管截止管截止7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性P溝道增強(qiáng)型溝道增強(qiáng)型MOS 管開關(guān)管開關(guān) 狀態(tài)等效電路狀態(tài)等效電路-VDDRDBGDSvIvO開啟電壓開啟電壓 VTP V0OLO Vv導(dǎo)通導(dǎo)通SGDCIRONIvOvDDOLO VVv TPIVv 截止截止SGDCIIvOv7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性高

17、、低電平產(chǎn)生的原理高、低電平產(chǎn)生的原理 +5V R vo S vI 當(dāng)當(dāng)S S閉合，閉合， O O= =當(dāng)當(dāng)S S斷開，斷開， O O= =0 V+5 V( (低電平低電平) )( (高電平高電平) )理想開關(guān)的兩個(gè)工作狀態(tài)：理想開關(guān)的兩個(gè)工作狀態(tài)：接通狀態(tài)：接通狀態(tài)：要求阻抗越小越好，相當(dāng)于短路。要求阻抗越小越好，相當(dāng)于短路。 斷開狀態(tài)斷開狀態(tài)： 要求阻抗越大越好，相當(dāng)于開路。要求阻抗越大越好，相當(dāng)于開路。7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性3. MOS管開關(guān)電路管開關(guān)電路7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性3. MOS管開關(guān)電路管開關(guān)電路vO Rd VDD vI VDD

18、 vO Rd d g s vI VT開關(guān)電路開關(guān)電路VDD vO Rd d g s Ron 截止區(qū)截止區(qū)可變電阻區(qū)可變電阻區(qū)輸出輸出高電平高電平當(dāng)當(dāng) i iVDD輸出輸出低電平低電平4 . MOS管開關(guān)電路的動(dòng)態(tài)特性管開關(guān)電路的動(dòng)態(tài)特性7.1.1 MOS管及其開關(guān)特性管及其開關(guān)特性vO Rd VDD vI vI t O VIH vO VOH 21VOH tpHL t O tpLH VOL0 (b) 7.1.2 CMOS 反相器反相器1. 工作原理工作原理AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0 V 0V-10V截止截止導(dǎo)通導(dǎo)通 10

19、V10 V 10V 0V導(dǎo)通導(dǎo)通截止截止0 VVTN = 2 VVTP = 2 V邏輯圖邏輯圖D DT NT P)VVV (AL 邏輯表達(dá)式邏輯表達(dá)式電路邏輯功能分析電路邏輯功能分析:(1)列出電路狀態(tài)表；列出電路狀態(tài)表；（根據(jù)輸入確定半導(dǎo)（根據(jù)輸入確定半導(dǎo)體器件開關(guān)狀態(tài)及輸體器件開關(guān)狀態(tài)及輸出電平）出電平）(2)列出真值表；列出真值表；(3)確定邏輯確定邏輯 功能。功能。vi (A)0vO(L)1邏輯真值表邏輯真值表107.1.2 CMOS 反相器反相器vO vI VDD TP TN vSGP vGSN iD VDD KP KN 0 O CMOS反相器等效電路反相器等效電路 VDD KP K

20、N 0 O 當(dāng)當(dāng) 時(shí)時(shí)0iviv VDD時(shí)時(shí)當(dāng)當(dāng)2. 電壓電壓傳輸特性和電流傳輸特性傳輸特性和電流傳輸特性iD+VDD+ + - -vOTNTPABVTNVDDVTHvO = VDD 、 iD 0， 功耗極小。功耗極小。0vO /VvI /VAB 段：段：vI TN 導(dǎo)通導(dǎo)通（可變電阻區(qū)），（可變電阻區(qū)），vO 略下降。略下降。BC 段：段：C7.1.2 CMOS 反相器反相器CD 段：段：TN、TP 均工作在飽和區(qū)均工作在飽和區(qū),V.v 50DDI 2. 電壓電壓傳輸特性和電流傳輸特性傳輸特性和電流傳輸特性iD+VDD+ +vI - -vOTNTPABVTNVDDVTH0vO /VvI /V

21、)(IOvfv 電壓傳輸特性電壓傳輸特性CD。 DDO(max)iiv 7.1.2 CMOS 反相器反相器2. 電壓電壓傳輸特性和電流傳輸特性傳輸特性和電流傳輸特性iD+VDD+ +vI - -vOTNTPABVTNVDD0vO /VvI /V)(IOvfv 電壓傳輸特性電壓傳輸特性CD導(dǎo)通導(dǎo)通截止截止 TN:截截止止導(dǎo)導(dǎo)通通 TP:DE、EF 段：段：EF7.1.2 CMOS 反相器反相器iD+VDD+ +vI - -vOTNTPA BCDEF0iD / mAvI / VVTHABCDEFVDDVTH0vO / VvI / V電壓傳輸特性電壓傳輸特性電流傳輸特性電流傳輸特性AB、EF 段：段

22、： TN、TP總有一個(gè)為總有一個(gè)為截止?fàn)顟B(tài)，故截止?fàn)顟B(tài)，故 iD 0 。CD 段段： TN、Tp 均導(dǎo)通，流過兩均導(dǎo)通，流過兩管的漏極電流達(dá)到最大值管的漏極電流達(dá)到最大值 iD = iD（max) 。閾值電壓閾值電壓：VTH = 0.5 VDD（VDD = 3 18 V）電流傳輸特性電流傳輸特性7.1.2 CMOS 反相器反相器(1)CMOS反相器靜態(tài)功耗近似反相器靜態(tài)功耗近似等于等于0 0 A BCDEF0iD / mAvI / VVTHABCDEFVDDVTH0vO / VvI / V電壓傳輸特性電壓傳輸特性電流傳輸特性電流傳輸特性動(dòng)態(tài)功耗隨狀態(tài)轉(zhuǎn)換的次數(shù)增加動(dòng)態(tài)功耗隨狀態(tài)轉(zhuǎn)換的次數(shù)增加

23、CMOS 反相器的特點(diǎn)反相器的特點(diǎn)7.1.2 CMOS 反相器反相器7.1.2 CMOS 反相器反相器3. 輸入、輸出邏輯電平輸入、輸出邏輯電平 (a)輸入邏輯電平輸入邏輯電平 vI vO VDD 0 輸輸入入低低電電平平范范圍圍 無無定定義義區(qū)區(qū) 輸輸入入高高電電平平范范圍圍 (max)ILV輸入高電平的下限值輸入高電平的下限值 。IH(min)VIL(max)V各種集成門電路都規(guī)定了各種集成門電路都規(guī)定了輸入低電平的上限值輸入低電平的上限值 (min)IHVCMOS反相器輸入高、低電平值也允許反相器輸入高、低電平值也允許有一個(gè)波動(dòng)范圍。有一個(gè)波動(dòng)范圍。 vI vO 0 輸出高電平輸出高電平

24、范范圍圍輸 出 低 電 平輸 出 低 電 平范圍范圍無 定無 定義區(qū)義區(qū)VDDVIH(min) VIL(max) VOL(max) VOH(min) VDD7.1.2 CMOS 反相器反相器3. 輸入、輸出邏輯電平輸入、輸出邏輯電平 (b) 輸出邏輯電平輸出邏輯電平CMOS反相器輸出高、低電平反相器輸出高、低電平值也允許有一個(gè)波動(dòng)范圍。值也允許有一個(gè)波動(dòng)范圍。 輸出高電平值有一個(gè)下限值輸出高電平值有一個(gè)下限值VOH(min) 輸出低電平值有一個(gè)上限值輸出低電平值有一個(gè)上限值VOL(max) 7.1.2 CMOS 反相器反相器4. 輸出特性輸出特性 低電平低電平輸出特性輸出特性 TN VIH V

25、DD IOL RL VOL (a) IC 低電平低電平輸出等效電路輸出等效電路 當(dāng)當(dāng) I足夠大時(shí)足夠大時(shí)，TN管導(dǎo)通電阻管導(dǎo)通電阻Ron越小。越小。當(dāng)當(dāng) I越小，越小，Ron越大，則越大，則VOL也越高。也越高。低電平輸出時(shí)，負(fù)載電流低電平輸出時(shí)，負(fù)載電流 IOL從負(fù)載流從負(fù)載流向向TN管，此時(shí)帶灌電流負(fù)載。管，此時(shí)帶灌電流負(fù)載。VOL=Ron IOL為保證電路正常工作，數(shù)字集成電路規(guī)定了為保證電路正常工作，數(shù)字集成電路規(guī)定了在一定在一定IOL條件下，輸出低電平的上限值條件下，輸出低電平的上限值VOL（max)7.1.2 CMOS 反相器反相器4. 輸出特性輸出特性 (2)高電平高電平輸出特性

26、輸出特性 高電平輸出時(shí)，負(fù)載電流高電平輸出時(shí)，負(fù)載電流 IOL從負(fù)載流從負(fù)載流出出TN管，此時(shí)帶拉電流負(fù)載。管，此時(shí)帶拉電流負(fù)載。隨著拉電流隨著拉電流IOH的增加，的增加，VOH下降。下降。為保證邏輯門電路正常工作，數(shù)字集成為保證邏輯門電路正常工作，數(shù)字集成電路給出了不同電路給出了不同IOH條件下，輸出高電條件下，輸出高電平的下限值平的下限值VOH（min)。VOH RL VDD TP IOH VIL (b) IC 高電平高電平輸出等效電路輸出等效電路5. 工作速度工作速度在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開通時(shí)間與關(guān)閉時(shí)間是相在由于電路具有互補(bǔ)對(duì)稱的性質(zhì)，它的開通時(shí)間與關(guān)閉時(shí)間是相等的。平均

27、延遲時(shí)間：等的。平均延遲時(shí)間：10 ns。vO VDD vI TP TN iDP iDN CL vO VDD iDP vI=0V CL vO VDD vI TP TN iDP iDN CL 帶電容負(fù)載帶電容負(fù)載輸出從低電平輸出從低電平跳變?yōu)楦唠娖教優(yōu)楦唠娖捷敵鰪母唠娖捷敵鰪母唠娖教優(yōu)榈碗娖教優(yōu)榈碗娖?7.1.2 CMOS 反相器反相器7.1.3 CMOS與非門和或非與非門和或非門電路門電路A BTN1 TP1 TN2 TP2L0 00 11 01 1截止截止導(dǎo)通導(dǎo)通截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止 截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1110與

28、非門與非門1. 1. 與與非門非門電路電路vA+VDD+10VTP1TN1TP2TN2ABLvBvL00100111ABY =(a)(a)電路結(jié)構(gòu)電路結(jié)構(gòu)(b)(b)工作原理工作原理VTN = 2 VVTP = 2 V0V10VAB或非門或非門BAL 2. 2. 或或非門非門電路電路+VDD+10VTP1TN1TN2TP2ABLA B TN1 TP1 TN2 TP2L0 00 11 01 1截止截止導(dǎo)通導(dǎo)通截止截止導(dǎo)通導(dǎo)通 導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通截止截止截止截止導(dǎo)通導(dǎo)通截止截止截止截止截止截止截止截止導(dǎo)通導(dǎo)通導(dǎo)通導(dǎo)通1000001001110V10VVTN = 2 VVTP = 2 V7.1

29、.3 CMOS與非門和或非與非門和或非門電路門電路AB數(shù)據(jù)采集電路數(shù)據(jù)采集電路7.1.4 CMOS傳輸門傳輸門1. 1. CMOS傳輸門電路的提出傳輸門電路的提出ADCCH1CH2CHN方案方案2 2計(jì)算機(jī)計(jì)算機(jī)ADCCH1CH2CHN方案方案1ADCADC計(jì)算機(jī)計(jì)算機(jī)1 1. CMOS傳輸門電路的結(jié)構(gòu)和工作原理傳輸門電路的結(jié)構(gòu)和工作原理TP vI /vO TN vO /vI C C +5V 5V 電路電路vI / vO vO / vI C C T G 邏輯符號(hào)邏輯符號(hào)I / Oo/IC等效電路等效電路7.1.4 CMOS傳輸門傳輸門1. CMOS傳輸門電路的結(jié)構(gòu)和工作原理傳輸門電路的結(jié)構(gòu)和工

30、作原理 設(shè)設(shè)TP:|VTP|=2V， TN:VTN=2V I的變化范圍為的變化范圍為5V到到+5V。 5V+5V 5V到到+5V GSN0, TP截止截止TP vI /vO TN vO /vI C C +5V 5V I / 0 O/ I1 1）當(dāng)）當(dāng)c c=0=0， c c =1 =1時(shí)時(shí)C= 0 = -5V， C = 1= +5V7.1.4 CMOS傳輸門傳輸門 C TP vO/vI vI/vO +5V 5V TN C +5V5V5V+3V GSP= 5V (3V+5V)= 2V 10V GSN=5V (5V+3V)=(102)V b、 I= 3V5V GSNVTN, TN導(dǎo)通導(dǎo)通a、 I=

31、 5V3VTN導(dǎo)通，導(dǎo)通，TP導(dǎo)通導(dǎo)通 GSP |VT|, TP導(dǎo)通導(dǎo)通C、 I= 3V3V3V+5V3V+3VOIv =v+5V+5V-5V-3V+3VTN導(dǎo)通導(dǎo)通TP導(dǎo)通導(dǎo)通TN、 、 TP導(dǎo)通導(dǎo)通2）當(dāng)）當(dāng)c=1， c =0時(shí)時(shí)OIv =vOIv =v7.1.4 CMOS傳輸門傳輸門0（1）構(gòu)成的）構(gòu)成的2選選1數(shù)據(jù)選擇器數(shù)據(jù)選擇器C=0TG1導(dǎo)通導(dǎo)通, TG2斷開斷開 L=ATG2導(dǎo)通導(dǎo)通, TG1斷開斷開 L=BC=101=AX斷開斷開導(dǎo)通導(dǎo)通1110斷開斷開X導(dǎo)通導(dǎo)通B2. CMOS傳輸門的應(yīng)用傳輸門的應(yīng)用7.1.4 CMOS傳輸門傳輸門（2）用作模擬開關(guān)）用作模擬開關(guān)2. CMO

32、S傳輸門的應(yīng)用傳輸門的應(yīng)用7.1.4 CMOS傳輸門傳輸門 C TP vO/vI vI/vO +5V 5V TN C +5V5V當(dāng)當(dāng)c=1， c =0時(shí)時(shí)設(shè)設(shè)TP:|VTP|=2V， TN:VTN=2V I的變化范圍為的變化范圍為5V到到+5V。 當(dāng)當(dāng)c=0， c =1時(shí)時(shí) I / 0 O/ I7.1.4 CMOS傳輸門傳輸門A B L TG1 TG2 A B BABABAL 解：解：ABL001010100111例例7.1.1 由由CMOS傳輸門構(gòu)成的門電路如圖所示。分析電路，傳輸門構(gòu)成的門電路如圖所示。分析電路，試根據(jù)示輸入波形，畫出輸出試根據(jù)示輸入波形，畫出輸出L的波形。的波形。 A B

33、 L 1. CMOS三態(tài)輸出三態(tài)輸出門電路門電路1TP TN VDD L A EN 0011截止截止導(dǎo)通導(dǎo)通111高阻高阻 0 輸出輸出L輸入輸入A使能使能EN0011 10 00截止截止導(dǎo)通導(dǎo)通010截止截止截止截止1邏輯功能：高電平有效的同相三態(tài)門邏輯功能：高電平有效的同相三態(tài)門0 1高阻高阻7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出門電路邏輯符號(hào)三態(tài)輸出門電路邏輯符號(hào)ENAL1. CMOS三態(tài)輸出門電路三態(tài)輸出門電路7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路A EN L TG VDD TN TP EN A L 三

34、態(tài)輸出門的真值表三態(tài)輸出門的真值表高阻高阻 1010100 LAEN低電平使能的三態(tài)輸出非門電路低電平使能的三態(tài)輸出非門電路三態(tài)與非門：三態(tài)與非門： 高阻高阻0 00 01 11 11 10 01 11 11 10 01 10 00 01 1B BA AL L數(shù)據(jù)輸入端數(shù)據(jù)輸入端EN 真值表真值表 高阻高阻1 10 01 11 11 10 01 11 11 10 01 10 00 00 0B BA AL L數(shù)據(jù)輸入端數(shù)據(jù)輸入端EN 真值表真值表 ZLCS =0 ZLCS = 1低電平有效低電平有效高電平有效高電平有效1. CMOS三態(tài)輸出三態(tài)輸出門電路門電路7.1.5 CMOS三態(tài)輸出和漏極開

35、路輸出門電路三態(tài)輸出和漏極開路輸出門電路 CSCS =0 ABLCS = 1 ABL CSD0 D7 微處理器微處理器 控制器控制器 接接 口口 D0 D7 RAM I/O 8位位數(shù)數(shù)據(jù)據(jù)總總線線 控控 制制 總總 線線 模擬信號(hào)模擬信號(hào) 輸入輸入 應(yīng)用舉例：應(yīng)用舉例：(1) (1) 構(gòu)成總線轉(zhuǎn)輸結(jié)構(gòu)構(gòu)成總線轉(zhuǎn)輸結(jié)構(gòu) 地地址址總總 線線 7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路1. CMOS三態(tài)輸出門電路三態(tài)輸出門電路IC1 A 1 總線 EN2 A 2 EN3 ： EN1 ICn IC1 (1) (1) 構(gòu)成總線傳輸結(jié)構(gòu)構(gòu)成總線傳輸結(jié)構(gòu)7.1.5 CMOS

36、三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路為了減少復(fù)雜的系統(tǒng)中各個(gè)單元電路之間的了減少復(fù)雜的系統(tǒng)中各個(gè)單元電路之間的連線，數(shù)字系統(tǒng)中信號(hào)的傳輸常常采取一種連線，數(shù)字系統(tǒng)中信號(hào)的傳輸常常采取一種稱為稱為“總線總線”（BusBus）的結(jié)構(gòu)形式，以達(dá)到）的結(jié)構(gòu)形式，以達(dá)到在同一導(dǎo)線上分時(shí)傳遞若干路信號(hào)的目的在同一導(dǎo)線上分時(shí)傳遞若干路信號(hào)的目的。工作時(shí)只要控制各個(gè)工作時(shí)只要控制各個(gè)EN端的邏輯電平，保端的邏輯電平，保證在任何時(shí)刻僅有一個(gè)三態(tài)輸出門電路被使證在任何時(shí)刻僅有一個(gè)三態(tài)輸出門電路被使能，就可以把各個(gè)輸出信號(hào)按要求順序送到能，就可以把各個(gè)輸出信號(hào)按要求順序送到總線上，而互不干擾?？?/p>

37、線上，而互不干擾。應(yīng)用舉例：應(yīng)用舉例：1. CMOS三態(tài)輸出門電路三態(tài)輸出門電路 G1 總線 G2 DO/I DIR 7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路(2) (2) 實(shí)現(xiàn)信號(hào)的雙向傳輸實(shí)現(xiàn)信號(hào)的雙向傳輸當(dāng)當(dāng)DIR=1時(shí)時(shí)G1工作，工作，G2為高阻態(tài)，為高阻態(tài)，數(shù)據(jù)線數(shù)據(jù)線DO/I上的數(shù)據(jù)經(jīng)上的數(shù)據(jù)經(jīng)G1送到總線送到總線 上上DIR為傳送控制信號(hào)。為傳送控制信號(hào)。當(dāng)當(dāng)DIR=0時(shí)，時(shí)，G2工作而工作而G1為高阻為高阻態(tài)，來自總線的數(shù)據(jù)經(jīng)態(tài)，來自總線的數(shù)據(jù)經(jīng)G2送到的送到的DO/I線上。線上。應(yīng)用舉例：應(yīng)用舉例：1. CMOS三態(tài)輸出門電路三態(tài)輸出門電路

38、7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路2. CMOS漏極開路輸出門電路漏極開路輸出門電路 CMOS漏極開路門的提出漏極開路門的提出輸出短接，會(huì)產(chǎn)生低阻通路，輸出短接，會(huì)產(chǎn)生低阻通路，大電流有可能導(dǎo)致器件的損毀，大電流有可能導(dǎo)致器件的損毀，并且無法確定輸出是高電并且無法確定輸出是高電平還是低電平。平還是低電平。 +VDDTN1TN2AB+VDDAB0101L10線與線與線與能實(shí)現(xiàn)嗎線與能實(shí)現(xiàn)嗎? ? 漏極開路是指漏極開路是指CMOS門電路的輸出電路只有門電路的輸出電路只有NMOS管，并且它的漏極管，并且它的漏極是開路的。是開路的。漏極開路漏極開路 (OD)與

39、非門與非門 B A L 漏極漏極 . 電路結(jié)構(gòu)電路結(jié)構(gòu)A B L 邏輯符號(hào)邏輯符號(hào)7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路2. CMOS漏極開路輸出門電路漏極開路輸出門電路(1）OD門的結(jié)構(gòu)與邏輯符號(hào)門的結(jié)構(gòu)與邏輯符號(hào)（2）OD門的使用門的使用7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路2. CMOS漏極開路輸出門電路漏極開路輸出門電路C D RP RP VDD VDD L L A B D C B A 與非門與非門 G1 與非門與非門 G2 P1 P2 上拉電阻上拉電阻Rp起限流作用起限流作用(a)工作時(shí)必須外接電源和電阻工作

40、時(shí)必須外接電源和電阻;(b)(b)門的輸出端連接后實(shí)現(xiàn)線與門的輸出端連接后實(shí)現(xiàn)線與AB CD 12LP P ABCD Rp的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦的值愈小，負(fù)載電容的充電時(shí)間常數(shù)亦愈小，因而開關(guān)速度愈快愈小，因而開關(guān)速度愈快。但功耗大但功耗大, ,且可且可能使輸出電流超過允許的最大值能使輸出電流超過允許的最大值IOL(max） 。電路帶電容負(fù)載電路帶電容負(fù)載1 10 0CLRp的值大，可保證輸出電流不能超過允許的值大，可保證輸出電流不能超過允許的最大值的最大值IOL(max）、）、功耗小功耗小。但負(fù)載電容的。但負(fù)載電容的充電時(shí)間常數(shù)亦愈大，開關(guān)速度因而愈慢充電時(shí)間常數(shù)亦愈大，開關(guān)速度

41、因而愈慢。1 17.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路RP VDD L D C B A 與與非非門門 G1 與與非非門門 G2 (3) 上拉電阻對(duì)上拉電阻對(duì)OD門動(dòng)態(tài)性能的影響門動(dòng)態(tài)性能的影響2. CMOS漏極開路輸出門電路漏極開路輸出門電路最不利的情況：最不利的情況：只有一個(gè)只有一個(gè) OD門導(dǎo)通，門導(dǎo)通，為保證低電平輸出為保證低電平輸出OD驅(qū)動(dòng)門的驅(qū)動(dòng)門的輸出輸出電流不能超過允許的最大值電流不能超過允許的最大值 IOL(max)且且VO=VOL(max） ，RP不能太小不能太小。當(dāng)當(dāng)VO=VOLDDOL(max)p(min)OL(max)IL(total

42、)VVRIIDDOL(max)OL(max)IL(total)p(min)VVIIR（4）上拉電阻的計(jì)算）上拉電阻的計(jì)算7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路2. CMOS漏極開路輸出門電路漏極開路輸出門電路當(dāng)當(dāng)VO=VOH為使得為使得驅(qū)動(dòng)門輸出高電平不低于規(guī)驅(qū)動(dòng)門輸出高電平不低于規(guī)定的定的VIH的最小值的最小值，則，則Rp的選擇不的選擇不能過大。能過大。Rp的最大值的最大值Rp(max) ：DDIH(min)p(max)OH(total)IH(total)VVRII 7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路2. CMO

43、S漏極開路輸出門電路漏極開路輸出門電路（4）上拉電阻的計(jì)算）上拉電阻的計(jì)算實(shí)現(xiàn)多個(gè)邏輯門輸出端的線與實(shí)現(xiàn)多個(gè)邏輯門輸出端的線與（5 5）集電極開路門的應(yīng)用）集電極開路門的應(yīng)用L = AB CD ABCDL1L2L7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路C D RP VDD L A B L1 L2 2. CMOS漏極開路輸出門電路漏極開路輸出門電路用于直接驅(qū)動(dòng)大電流負(fù)載。用于直接驅(qū)動(dòng)大電流負(fù)載。+12V vI 3. 3. 邏輯電平變換邏輯電平變換 74HC/HCT系列系列CMOS門電路的門電路的最大灌電流或拉電流為最大灌電流或拉電流為4mA 指示燈指示燈( (

44、12V, 20mA) )OD門門灌電流為灌電流為24mA。7.1.5 CMOS三態(tài)輸出和漏極開路輸出門電路三態(tài)輸出和漏極開路輸出門電路一般一般CMOS門電路輸出高電平門電路輸出高電平為為VDD =5VOD門電路輸出高電平門電路輸出高電平為外接電壓為外接電壓=12VVDD vI 7.1.6 CMOS集成電路的主要技術(shù)參數(shù)及使用中的幾個(gè)問題集成電路的主要技術(shù)參數(shù)及使用中的幾個(gè)問題（1 1） 輸入和輸出的高、低電平輸入和輸出的高、低電平輸出高電平的下限值輸出高電平的下限值 VOH(min)輸入低電平的上限值輸入低電平的上限值 VIL(max)輸入高電平的下限值輸入高電平的下限值 VIH(min)輸出

45、低電平的上限值輸出低電平的上限值 VOL(max)輸出輸出高電平高電平+VDD VOH(min)VOL(max) G1門門vO范圍范圍 vO 輸出輸出低電平低電平 輸入輸入高電平高電平VIH(min) VIL(max) +VDD G2門門vI范圍范圍 輸入輸入低電平低電平 vI 1.1.主要技術(shù)參數(shù)主要技術(shù)參數(shù) 驅(qū)動(dòng)門驅(qū)動(dòng)門 G1 負(fù)載門負(fù)載門G2 vO vI 7.1.6 CMOS集成電路的主要技術(shù)參數(shù)及使用中的幾個(gè)問題集成電路的主要技術(shù)參數(shù)及使用中的幾個(gè)問題1.1.主要技術(shù)參數(shù)主要技術(shù)參數(shù)min IHVmax ILVNHVNLVOHVOLV驅(qū)動(dòng)門驅(qū)動(dòng)門min OHVmax OLV負(fù)載門負(fù)載門

46、IHVILVVNH 當(dāng)前級(jí)門輸出高電平的最小當(dāng)前級(jí)門輸出高電平的最小值時(shí)值時(shí)允許負(fù)向噪聲電壓的最大值允許負(fù)向噪聲電壓的最大值。負(fù)載門輸入高電平時(shí)的噪聲容限：負(fù)載門輸入高電平時(shí)的噪聲容限：VNH =VOH(min)VIH(min)(2)輸入噪聲容限：在保證輸出電平不輸入噪聲容限：在保證輸出電平不變的條件下，輸入電平允許波動(dòng)的范變的條件下，輸入電平允許波動(dòng)的范圍。它表示門電路的抗干擾能力圍。它表示門電路的抗干擾能力.010 驅(qū)驅(qū)動(dòng)動(dòng)門門G1 負(fù)負(fù)載載門門G2 vO vI min IHVmax ILVNHVNLVOHVOLV驅(qū)動(dòng)門驅(qū)動(dòng)門min OHVmax OLV負(fù)載門負(fù)載門IHVILVVNL 當(dāng)前

47、級(jí)門輸出低電平的最大值時(shí)當(dāng)前級(jí)門輸出低電平的最大值時(shí)允允許正向噪聲電壓的最大值許正向噪聲電壓的最大值負(fù)載門輸入低電平時(shí)的噪聲容限負(fù)載門輸入低電平時(shí)的噪聲容限： VNL =VIL(max)VOL(max)7.1.6 CMOS集成電路的主要技術(shù)參數(shù)及使用中的幾個(gè)問題集成電路的主要技術(shù)參數(shù)及使用中的幾個(gè)問題1.1.主要技術(shù)參數(shù)主要技術(shù)參數(shù)(2)輸入噪聲容限：輸入噪聲容限： 驅(qū)驅(qū)動(dòng)動(dòng)門門G1 負(fù)負(fù)載載門門G2 vO vI 7.1.6 CMOS集成電路的主要技術(shù)參數(shù)及使用中的幾個(gè)問題集成電路的主要技術(shù)參數(shù)及使用中的幾個(gè)問題1.1.主要技術(shù)參數(shù)主要技術(shù)參數(shù)(3)傳輸延時(shí)時(shí)間傳輸延時(shí)時(shí)間由于電路內(nèi)部電阻、電容的存在以及負(fù)由于電路內(nèi)部電阻、電容的存在以及負(fù)載電容的影響，在載電容的影響，在CMOS電路中會(huì)產(chǎn)生電路中會(huì)產(chǎn)生輸出信號(hào)變化滯后于輸入輸出信號(hào)變化滯后于輸入信號(hào)傳輸延遲信號(hào)傳輸延遲現(xiàn)象?，F(xiàn)象。輸入50%tPHLtPLH50%10%90%輸出tTHLtTLH負(fù)載電容對(duì)傳輸延遲時(shí)間以及輸出電壓過渡過程的上升時(shí)間、負(fù)載電容對(duì)傳輸延遲時(shí)間以及輸出電壓過渡過程的上升時(shí)間、下降時(shí)間影響更為顯著。下降時(shí)間影響更為顯著。傳輸延遲時(shí)傳輸延遲時(shí)tPHL間間tPHL和和tPLH 是以輸是以輸入、輸出波形對(duì)應(yīng)沿上等于最大幅度入、輸出波形對(duì)應(yīng)沿上等于最大幅度50%的兩點(diǎn)間的時(shí)間間隔定義的。的兩點(diǎn)間的時(shí)間間隔定義的