大學(xué)電工課件-門(mén)電路.

1、第第20章章 門(mén)電路和組合邏輯電路門(mén)電路和組合邏輯電路電子電路中的信號(hào)電子電路中的信號(hào): 模擬信號(hào)和數(shù)字信號(hào)模擬信號(hào)和數(shù)字信號(hào) 模擬信號(hào)：隨時(shí)間連續(xù)變化的信號(hào)。模擬信號(hào)：隨時(shí)間連續(xù)變化的信號(hào)。 數(shù)字信號(hào)：隨時(shí)間不連續(xù)變化的脈沖信號(hào)。數(shù)字信號(hào)：隨時(shí)間不連續(xù)變化的脈沖信號(hào)。信號(hào)有兩種狀態(tài)，用符號(hào)信號(hào)有兩種狀態(tài)，用符號(hào)“0”和和“1”表示。表示。將將“ 0” 和和“ 1” 按時(shí)間先后組成一定的序按時(shí)間先后組成一定的序列，即可表征各種信息。列，即可表征各種信息。tt 數(shù)字電路在數(shù)字計(jì)算機(jī)、數(shù)字控制、數(shù)據(jù)采集和數(shù)字電路在數(shù)字計(jì)算機(jī)、數(shù)字控制、數(shù)據(jù)采集和處理、數(shù)字通訊等領(lǐng)域獲得廣泛應(yīng)用。這主要基于以處理、

2、數(shù)字通訊等領(lǐng)域獲得廣泛應(yīng)用。這主要基于以下優(yōu)點(diǎn)：下優(yōu)點(diǎn)： （1） 抗干擾（抗干擾（0和和1易于區(qū)別）；易于區(qū)別）； （2） 高精度（憑借提高數(shù)字信號(hào)的位數(shù)）；高精度（憑借提高數(shù)字信號(hào)的位數(shù)）； （3） 便于儲(chǔ)存和讀??；便于儲(chǔ)存和讀?。?（4）基本電路結(jié)構(gòu)簡(jiǎn)單，適于集成和系列化生產(chǎn)。）基本電路結(jié)構(gòu)簡(jiǎn)單，適于集成和系列化生產(chǎn)。20.1數(shù)制和脈沖信號(hào)數(shù)制和脈沖信號(hào)20.1.1數(shù)制數(shù)制1.常用數(shù)制常用數(shù)制（1）十進(jìn)制）十進(jìn)制例：例：2101210105104103102101)45.123( 有有09十個(gè)數(shù)碼，進(jìn)位規(guī)則逢十進(jìn)一，基數(shù)是十個(gè)數(shù)碼，進(jìn)位規(guī)則逢十進(jìn)一，基數(shù)是10不同數(shù)位的不同數(shù)位的“位權(quán)位權(quán)

3、”值不同值不同整數(shù)部分從低位到高位每位的權(quán)依次為整數(shù)部分從低位到高位每位的權(quán)依次為100，101，102等等小數(shù)部分從高位到低位每位的權(quán)依次為小數(shù)部分從高位到低位每位的權(quán)依次為10-1，10-2，10-3等等一個(gè)多位數(shù)表示的數(shù)值等于每一位的數(shù)碼乘以該位的一個(gè)多位數(shù)表示的數(shù)值等于每一位的數(shù)碼乘以該位的權(quán)，然后相加。權(quán)，然后相加。（3）八進(jìn)制）八進(jìn)制例：八進(jìn)制數(shù)轉(zhuǎn)化為十進(jìn)制數(shù)例：八進(jìn)制數(shù)轉(zhuǎn)化為十進(jìn)制數(shù)101018)5 .26(848283)4 .32( 有有07八個(gè)數(shù)碼，進(jìn)位規(guī)則逢八進(jìn)一，基數(shù)是八個(gè)數(shù)碼，進(jìn)位規(guī)則逢八進(jìn)一，基數(shù)是8（4）十六進(jìn)制）十六進(jìn)制例：例：10210116)4 .59(161

4、41661611163)6 .3( EB有有09，A，B，C，D，E，F(xiàn)十六個(gè)數(shù)碼，進(jìn)位規(guī)則十六個(gè)數(shù)碼，進(jìn)位規(guī)則逢十六進(jìn)一，基數(shù)是逢十六進(jìn)一，基數(shù)是16（2）二進(jìn)制）二進(jìn)制例：二進(jìn)制數(shù)轉(zhuǎn)化為十進(jìn)制數(shù)例：二進(jìn)制數(shù)轉(zhuǎn)化為十進(jìn)制數(shù)10210123452)25.53(2120212021202121)01.110101( 有有0和和1兩個(gè)數(shù)碼，進(jìn)位規(guī)則逢二進(jìn)一，基數(shù)是兩個(gè)數(shù)碼，進(jìn)位規(guī)則逢二進(jìn)一，基數(shù)是22.十進(jìn)制數(shù)轉(zhuǎn)換為任意進(jìn)制數(shù)十進(jìn)制數(shù)轉(zhuǎn)換為任意進(jìn)制數(shù)（1）十）十-二進(jìn)制數(shù)轉(zhuǎn)換二進(jìn)制數(shù)轉(zhuǎn)換例如將十進(jìn)制數(shù)例如將十進(jìn)制數(shù)(27.35)10轉(zhuǎn)換為二進(jìn)制數(shù)。轉(zhuǎn)換需要轉(zhuǎn)換為二進(jìn)制數(shù)。轉(zhuǎn)換需要分成整數(shù)和凈小數(shù)兩

5、部分進(jìn)行。分成整數(shù)和凈小數(shù)兩部分進(jìn)行。10)27(201234)ddddd( 2 721 3余余1d06余余1d13余余0d21余余1d3d42)11011( 22220余余1整數(shù)部分采用除整數(shù)部分采用除2取余數(shù)法，直到商等于零為止。取余數(shù)法，直到商等于零為止。凈小數(shù)部分的轉(zhuǎn)換采用乘凈小數(shù)部分的轉(zhuǎn)換采用乘2取整數(shù)法，直到滿足規(guī)定取整數(shù)法，直到滿足規(guī)定的位數(shù)為止，即的位數(shù)為止，即7 . 0235. 0 整數(shù)整數(shù)0（d-1）4 . 127 . 0 整數(shù)整數(shù)1（d-2）8 . 024 . 0 整數(shù)整數(shù)0（d-3）6 . 128 . 0 整數(shù)整數(shù)1（d-4）2 . 126 . 0 整數(shù)整數(shù)1（d-5）

6、4 . 022 . 0 整數(shù)整數(shù)0（d-6）兩部分轉(zhuǎn)換結(jié)果得：兩部分轉(zhuǎn)換結(jié)果得：226543210123410)010110.11011()dddddd .ddddd()35.27( （2）十）十-八進(jìn)制數(shù)轉(zhuǎn)換八進(jìn)制數(shù)轉(zhuǎn)換例如將十進(jìn)制數(shù)例如將十進(jìn)制數(shù)(27.35)10轉(zhuǎn)換為八進(jìn)制數(shù)。轉(zhuǎn)換為八進(jìn)制數(shù)。先轉(zhuǎn)換為二進(jìn)制數(shù)。先轉(zhuǎn)換為二進(jìn)制數(shù)。210)010110.11011()35.27( 將二進(jìn)制整數(shù)部分從最低位開(kāi)始每將二進(jìn)制整數(shù)部分從最低位開(kāi)始每3位劃為一組位劃為一組將二進(jìn)制小數(shù)部分從最高位開(kāi)始每將二進(jìn)制小數(shù)部分從最高位開(kāi)始每3位劃為一組位劃為一組210)010110.11011()35.27(

7、011011.010110( )2 3 3 . 2 6( )8810)26.33()35.27( 得得:（3）十）十-十六進(jìn)制數(shù)轉(zhuǎn)換十六進(jìn)制數(shù)轉(zhuǎn)換例如將十進(jìn)制數(shù)例如將十進(jìn)制數(shù)(27.35)10轉(zhuǎn)換為十六進(jìn)制數(shù)。轉(zhuǎn)換為十六進(jìn)制數(shù)。先轉(zhuǎn)換為二進(jìn)制數(shù)。先轉(zhuǎn)換為二進(jìn)制數(shù)。210)010110.11011()35.27( 將二進(jìn)制整數(shù)部分從最低位開(kāi)始每將二進(jìn)制整數(shù)部分從最低位開(kāi)始每4位劃為一組位劃為一組將二進(jìn)制小數(shù)部分從最高位開(kāi)始每將二進(jìn)制小數(shù)部分從最高位開(kāi)始每4位劃為一組位劃為一組210)010110.11011()35.27( 0001 1011. 0101 1000( )2 1 B . 5 8(

8、)161610)58.B1()35.27( 得得:3.二進(jìn)制算術(shù)運(yùn)算二進(jìn)制算術(shù)運(yùn)算（1）加法運(yùn)算）加法運(yùn)算例如計(jì)算例如計(jì)算1001+0101，得，得 1 0 0 1 + 0 1 0 1 1 1 1 0）（進(jìn)位，高位加（進(jìn)位，高位加1011101110000 （2）減法運(yùn)算）減法運(yùn)算 1 0 0 1 0 1 0 1 0 1 0 0)1( 110000011101借位，高位減借位，高位減 例如計(jì)算例如計(jì)算1001- 0101，得，得（3）乘法運(yùn)算）乘法運(yùn)算 1 0 0 1 0 1 0 1 0 1 0 1 1 0 1111001010000 例如計(jì)算例如計(jì)算10010101，得，得 1 0 0 1

9、0 0 0 0 1 0 0 10 0 0 020.1.2 脈沖信號(hào)脈沖信號(hào)1.脈沖信號(hào)脈沖信號(hào)：是一種躍變信號(hào)，持續(xù)時(shí)間很短（一般為：是一種躍變信號(hào)，持續(xù)時(shí)間很短（一般為幾個(gè)微秒或幾個(gè)納秒）。幾個(gè)微秒或幾個(gè)納秒）。2. 理想脈沖信號(hào)理想脈沖信號(hào) 例如：矩形波，尖頂波例如：矩形波，尖頂波在數(shù)字電路中，所處理的信號(hào)在數(shù)字電路中，所處理的信號(hào)( (電壓和電流電壓和電流) )是脈沖。是脈沖。tt（1）脈沖幅度）脈沖幅度A: 脈沖信號(hào)變化的最大值。脈沖信號(hào)變化的最大值。（2）脈沖前沿）脈沖前沿tr：從脈沖幅度的：從脈沖幅度的10%上升到上升到90%所需的時(shí)間。所需的時(shí)間。（3）脈沖后沿）脈沖后沿tf：從

10、脈沖幅度的：從脈沖幅度的90%下降到下降到10%所需的時(shí)間。所需的時(shí)間。（4）脈沖寬度）脈沖寬度tp：從脈沖前沿幅度的：從脈沖前沿幅度的50%到后沿到后沿50%所需的時(shí)間。所需的時(shí)間。（5）脈沖周期）脈沖周期T：周期性脈沖信號(hào)相鄰兩個(gè)上升沿的脈沖幅度的：周期性脈沖信號(hào)相鄰兩個(gè)上升沿的脈沖幅度的10%兩點(diǎn)之間的時(shí)間間隔。兩點(diǎn)之間的時(shí)間間隔。（6）脈沖頻率）脈沖頻率f： 單位時(shí)間的脈沖數(shù)，單位時(shí)間的脈沖數(shù)，f=1/T。A0.9A0.1A0.5AtrtptfT3.實(shí)際脈沖信號(hào)：實(shí)際脈沖信號(hào)：例如例如:矩形波矩形波 脈沖信號(hào)有正和負(fù)之分。如果脈沖躍變后的值脈沖信號(hào)有正和負(fù)之分。如果脈沖躍變后的值比初始

11、值高，則為正脈沖；反之，則為負(fù)脈沖。比初始值高，則為正脈沖；反之，則為負(fù)脈沖。4.正脈沖和負(fù)脈沖正脈沖和負(fù)脈沖0+3V0-3V0+3V0-3V20.2 20.2 基本門(mén)電路及其組合基本門(mén)電路及其組合門(mén)電路門(mén)電路的輸入信號(hào)與輸出信號(hào)之間存在一定的邏輯的輸入信號(hào)與輸出信號(hào)之間存在一定的邏輯關(guān)系，所以門(mén)電路又稱為關(guān)系，所以門(mén)電路又稱為邏輯門(mén)電路邏輯門(mén)電路。20.2.1 邏輯門(mén)電路的基本概念邏輯門(mén)電路的基本概念在數(shù)字電路中，門(mén)電路是最基本的邏輯元件。在數(shù)字電路中，門(mén)電路是最基本的邏輯元件。“門(mén)門(mén)”就是一種開(kāi)關(guān)，在一定條件下它能允許信號(hào)通過(guò)，就是一種開(kāi)關(guān)，在一定條件下它能允許信號(hào)通過(guò)，條件不滿足，信號(hào)就

12、通不過(guò)。條件不滿足，信號(hào)就通不過(guò)?；具壿嬯P(guān)系為基本邏輯關(guān)系為三三種。種。下面通過(guò)例子說(shuō)明邏輯電路的概念及下面通過(guò)例子說(shuō)明邏輯電路的概念及的意義。的意義。基本邏輯門(mén)電路有基本邏輯門(mén)電路有。開(kāi)關(guān)開(kāi)關(guān)A和和B串聯(lián)，只有當(dāng)串聯(lián)，只有當(dāng)A和和B同時(shí)接通時(shí)（條件），同時(shí)接通時(shí)（條件），電燈電燈Y才亮（結(jié)果）。才亮（結(jié)果）。A B = Y1. 與邏輯與邏輯只有決定事件結(jié)果的全部條件同時(shí)具備時(shí)，結(jié)只有決定事件結(jié)果的全部條件同時(shí)具備時(shí)，結(jié)果才會(huì)發(fā)生。這種因果關(guān)系就是與邏輯。果才會(huì)發(fā)生。這種因果關(guān)系就是與邏輯。這兩個(gè)串聯(lián)開(kāi)關(guān)所組成的就是一個(gè)這兩個(gè)串聯(lián)開(kāi)關(guān)所組成的就是一個(gè)與與門(mén)電路，門(mén)電路，與與邏輯邏輯關(guān)系可用下

13、式表示：關(guān)系可用下式表示：ABY如圖：如圖：2. 或邏輯或邏輯決定事物結(jié)果的幾個(gè)條件中只要有一個(gè)或一個(gè)以上條件決定事物結(jié)果的幾個(gè)條件中只要有一個(gè)或一個(gè)以上條件具備時(shí)，結(jié)果就會(huì)發(fā)生。這種因果關(guān)系就是或邏輯。具備時(shí)，結(jié)果就會(huì)發(fā)生。這種因果關(guān)系就是或邏輯。A + B = Y 這兩個(gè)并聯(lián)開(kāi)關(guān)所組成的就是一個(gè)或門(mén)電路，或邏輯關(guān)這兩個(gè)并聯(lián)開(kāi)關(guān)所組成的就是一個(gè)或門(mén)電路，或邏輯關(guān)系可用下式表示：系可用下式表示：開(kāi)關(guān)開(kāi)關(guān)A和和B并聯(lián)，當(dāng)并聯(lián)，當(dāng)A接通或接通或B接通，或接通，或A和和B同時(shí)接通同時(shí)接通時(shí)，電燈時(shí)，電燈Y才亮。才亮。AY+如圖：如圖：. 非邏輯非邏輯條件具備了，結(jié)果不發(fā)生；而條件不具備時(shí)，結(jié)果卻發(fā)條

14、件具備了，結(jié)果不發(fā)生；而條件不具備時(shí)，結(jié)果卻發(fā)生了。這種因果關(guān)系就是非邏輯。生了。這種因果關(guān)系就是非邏輯。這個(gè)開(kāi)關(guān)所組成的就是一個(gè)非門(mén)電路，非邏輯關(guān)系可用這個(gè)開(kāi)關(guān)所組成的就是一個(gè)非門(mén)電路，非邏輯關(guān)系可用下式表示下式表示開(kāi)關(guān)開(kāi)關(guān)A和電燈和電燈Y并聯(lián)，當(dāng)并聯(lián)，當(dāng)A接通時(shí)，電燈不亮；當(dāng)斷接通時(shí)，電燈不亮；當(dāng)斷開(kāi)時(shí)，電燈就亮。開(kāi)時(shí)，電燈就亮。ARY+YA 如圖：如圖： 在分析邏輯電路時(shí)只有兩種相反的工作狀態(tài)，并用在分析邏輯電路時(shí)只有兩種相反的工作狀態(tài)，并用 1 和和0來(lái)代表。來(lái)代表。例如：例如：開(kāi)關(guān)接通為開(kāi)關(guān)接通為1，斷開(kāi)為，斷開(kāi)為0；電燈亮為；電燈亮為1，暗為，暗為0；晶體管截止為晶體管截止為1，飽

15、和為，飽和為0；信號(hào)的高電位為信號(hào)的高電位為1，低電位為，低電位為0，等等。，等等。本書(shū)中都采用本書(shū)中都采用正邏輯正邏輯系統(tǒng)。系統(tǒng)。門(mén)電路的輸入和輸出信號(hào)都用電位門(mén)電路的輸入和輸出信號(hào)都用電位(電平電平)的高低來(lái)表示。的高低來(lái)表示。電位的高低用電位的高低用“1” 和和“0”兩種狀態(tài)來(lái)區(qū)別。兩種狀態(tài)來(lái)區(qū)別。若規(guī)定：高電位為若規(guī)定：高電位為“1”，低電位為，低電位為“0”，稱正邏輯系統(tǒng)。稱正邏輯系統(tǒng)。高電位為高電位為“0”，低電位為，低電位為“1”，稱負(fù)邏輯系統(tǒng)。稱負(fù)邏輯系統(tǒng)。在數(shù)字電路中，為了把電路的兩個(gè)邏輯狀態(tài)（在數(shù)字電路中，為了把電路的兩個(gè)邏輯狀態(tài)（ 1 態(tài)和態(tài)和0態(tài)）和二進(jìn)制的兩個(gè)數(shù)碼（態(tài)

16、）和二進(jìn)制的兩個(gè)數(shù)碼（ 1 和和0 ）對(duì)應(yīng)起來(lái)，采用）對(duì)應(yīng)起來(lái)，采用二進(jìn)制較為方便。二進(jìn)制較為方便。1. 二極管二極管“與與” 門(mén)電路門(mén)電路20.2.2 分立元器件基本邏輯門(mén)電路分立元器件基本邏輯門(mén)電路（1）電路）電路0V0V0V+5VRDAABYDB0V0V3V0V3V3V3V（2）工作原理）工作原理000010100111ABY“與與” 門(mén)邏輯狀態(tài)表門(mén)邏輯狀態(tài)表輸入輸入A、B全為全為 1，輸出輸出 Y 為為1。輸入輸入A、B不全為不全為1，輸出輸出 Y 為為0。（3） “與與”邏輯關(guān)系：邏輯關(guān)系： 有有“0”出出“0”， 全全“1”出出“1”（4）邏輯表達(dá)式：）邏輯表達(dá)式： Y=A B（6

17、）邏輯符號(hào)：）邏輯符號(hào)：&ABYB（5） 波形圖波形圖ABY000010100111ABY“與與” 門(mén)邏輯狀態(tài)表門(mén)邏輯狀態(tài)表2. 二極管或門(mén)電路二極管或門(mén)電路（1）電路）電路0V0V0V3V3V3V0V3V3VRDBAYDAB（2） 工作原理工作原理000011101111ABY“或或” 門(mén)邏輯狀態(tài)表門(mén)邏輯狀態(tài)表輸入輸入A、B全為全為0，輸出輸出 Y 為為0。輸入輸入A、B有一個(gè)為有一個(gè)為1，輸出輸出 Y 為為1。（3）“或或”邏輯關(guān)系：邏輯關(guān)系： 有有“1”出出“1”， 全全“0”出出“0”Y=A+B（4）邏輯表達(dá)式：）邏輯表達(dá)式： （5）邏輯符號(hào)：）邏輯符號(hào)：ABYB 1（5）波形

18、圖：）波形圖： ABY（2） 工作原理工作原理000011101111ABY“或或” 門(mén)邏輯狀態(tài)表門(mén)邏輯狀態(tài)表3. 晶體管非門(mén)電路晶體管非門(mén)電路 1 0截止截止飽和飽和0V10UCC（1）電路）電路0V3VAY“非非” 門(mén)邏輯狀態(tài)門(mén)邏輯狀態(tài)表表（2）工作原理）工作原理+UCC-UBBARKRBRCYT 晶體管非門(mén)電路不同于放大電路，管子的工作狀態(tài)晶體管非門(mén)電路不同于放大電路，管子的工作狀態(tài)或從截止轉(zhuǎn)為飽和，或從飽和轉(zhuǎn)為截止。或從截止轉(zhuǎn)為飽和，或從飽和轉(zhuǎn)為截止。（3）邏輯表達(dá)式：）邏輯表達(dá)式：（5）邏輯符號(hào)）邏輯符號(hào)1AYYA（4）波形圖）波形圖AY 20.2.3基本邏輯門(mén)電路的組合基本邏輯門(mén)電

19、路的組合1.與非門(mén)電路與非門(mén)電路（1）邏輯圖）邏輯圖1Y&AB（2）邏輯符號(hào)）邏輯符號(hào)&ABYB（3）邏輯功能）邏輯功能當(dāng)輸入變量全為當(dāng)輸入變量全為1時(shí)，輸出為時(shí)，輸出為0；當(dāng)輸入變量有一個(gè)或；當(dāng)輸入變量有一個(gè)或幾個(gè)為幾個(gè)為0時(shí)，輸出為時(shí)，輸出為1。即全即全1出出0，有，有0出出1。（4）波形圖）波形圖ABY（5）邏輯狀態(tài)表）邏輯狀態(tài)表001011101110ABY“或或” 門(mén)邏輯狀態(tài)表門(mén)邏輯狀態(tài)表全全1出出0，有有0出出1。2.或非門(mén)電路或非門(mén)電路（1）邏輯圖）邏輯圖1Y1AB（2）邏輯符號(hào)）邏輯符號(hào)1ABYB（3）邏輯功能）邏輯功能當(dāng)輸入變量全為當(dāng)輸入變量全為0時(shí)，輸出為時(shí)

20、，輸出為1；當(dāng)輸入變量有一個(gè)或；當(dāng)輸入變量有一個(gè)或幾個(gè)為幾個(gè)為1時(shí)，輸出為時(shí)，輸出為0。即全即全0出出1，有，有1出出0。ABY（4）波形圖）波形圖（5）邏輯狀態(tài)表）邏輯狀態(tài)表001010100110ABY全全0出出1，有有1出出0。3.與或非門(mén)電路與或非門(mén)電路（1）邏輯圖）邏輯圖（2）邏輯符號(hào)）邏輯符號(hào)（3）邏輯關(guān)系式）邏輯關(guān)系式1Y1ABCD1BYBADCDCBAY 20.3 TTL門(mén)電路門(mén)電路 TTL為為T(mén)ransistor- Transistor Logic(晶體管晶體管-晶晶體管體管-邏輯）的簡(jiǎn)稱。邏輯）的簡(jiǎn)稱。 CMOS為為Complementary-Metal-Oxide-Sem

21、iconductor(互補(bǔ)對(duì)稱互補(bǔ)對(duì)稱-金屬金屬-氧化物氧化物-半導(dǎo)體）半導(dǎo)體）的簡(jiǎn)稱。的簡(jiǎn)稱。 集成門(mén)電路，集成門(mén)電路，具有高可靠性和微型化等優(yōu)點(diǎn)具有高可靠性和微型化等優(yōu)點(diǎn)，在數(shù)字電路中最常用的是與非門(mén)電路。在數(shù)字電路中最常用的是與非門(mén)電路。門(mén)電路包含：分立元件門(mén)電路門(mén)電路包含：分立元件門(mén)電路集成門(mén)電路（分為兩大類(lèi)集成門(mén)電路（分為兩大類(lèi)TTL和和CMOS） LM741 1 2 3 4 5 6 714 13 12 11 10 9 8&YBA20.3.1 TTL“與非與非”門(mén)電路門(mén)電路1.外形、邏輯符號(hào)外形、邏輯符號(hào)輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)2. 電路電路E2E3E1B等效電路

22、等效電路C多發(fā)射極多發(fā)射極晶體管晶體管 T4Y R3AABR4R2R1 T3T2+5V T1D3D1D2+UCC T4Y R3AABR4R2R1 T3T2+5V T1D3D1D2+UCC“1”(3.6V)(1) 輸入全為輸入全為1(3.6V)時(shí)時(shí)3. 工作原理工作原理4.3VT2、T4飽和導(dǎo)通飽和導(dǎo)通E結(jié)反偏結(jié)反偏截止截止“0”(0.3V) 負(fù)載電流負(fù)載電流（灌電流）（灌電流）輸入全高輸入全高“1”,輸出為低輸出為低“0”1V鉗位鉗位2.1V T4Y R3AABR4R2R1 T3T2+5V T1D3D1D2+UCC1VT2、T4截止截止 負(fù)載電流負(fù)載電流（拉電流）（拉電流）(2) 輸入端不全為

23、輸入端不全為1的情況的情況(0.3V)“1”“0”輸入有低輸入有低“0”輸出為高輸出為高“1”VY 5-0.7-0.7 =3.6V5V“1”74LS20（4輸入輸入2門(mén)）門(mén)）74LS00（2輸入輸入4門(mén)）門(mén)）1234567891011121314&1234567891011121314 4.兩種兩種TTL 與非門(mén)引腳排列圖和邏輯符號(hào)與非門(mén)引腳排列圖和邏輯符號(hào)一片集成電路內(nèi)的各個(gè)邏輯門(mén)互相獨(dú)立，可以單獨(dú)使一片集成電路內(nèi)的各個(gè)邏輯門(mén)互相獨(dú)立，可以單獨(dú)使用，但共用一根電源引線和一根地線。用，但共用一根電源引線和一根地線。A1B1 C1D1Y1GNDA2B2 C2D2Y2UCCA1B1 Y1A

24、2B2 Y2GNDA3B3 Y3A4B4 Y4UCC兩種兩種TTL 與非門(mén)與非門(mén)邏輯符號(hào)邏輯符號(hào)B1A1C1D11245910121368Y1UCC:14 GND:774LS20B1A11245910121338Y1UCC:14 GND:761174LS0050%50%tpd1tpd22 2p pt t2 2p pt t1 1p pd dttt 輸入輸入脈沖脈沖ui輸出輸出脈沖脈沖uO與非門(mén)輸入端加上一個(gè)脈沖電壓，與非門(mén)輸入端加上一個(gè)脈沖電壓，則輸出電壓將有一定時(shí)間延遲。則輸出電壓將有一定時(shí)間延遲。上升延遲時(shí)間上升延遲時(shí)間下降延遲時(shí)間下降延遲時(shí)間 20.3.2 三態(tài)輸出與非門(mén)電路三態(tài)輸出與非門(mén)

25、電路“1”控制端控制端 DE2.工作原理工作原理截止截止 T4Y R3AB R4R2R1 T3T2+5V T1D31實(shí)現(xiàn)實(shí)現(xiàn) “與非與非”邏輯關(guān)系邏輯關(guān)系 Y=AB當(dāng)控制端為當(dāng)控制端為 “1”時(shí)，時(shí)，1.電路電路“0”導(dǎo)通導(dǎo)通1V1V截止截止截止截止控制端控制端 DE T4Y R3AB R4R2R1 T3T2+5V T1D3截止截止20.3.2 三態(tài)輸出與非門(mén)電路三態(tài)輸出與非門(mén)電路1.電路電路2.工作原理工作原理當(dāng)控制端為當(dāng)控制端為 “0”時(shí)，時(shí)，輸出輸出 Y處處開(kāi)路開(kāi)路，稱為稱為高阻狀態(tài)高阻狀態(tài)。4. 邏輯符號(hào)邏輯符號(hào)3. 三態(tài)輸出與非門(mén)的邏輯狀態(tài)表三態(tài)輸出與非門(mén)的邏輯狀態(tài)表 0 高阻高阻0

26、 0 1 1 0 1 1 1 1 0 1 11 1 1 0 表示任意態(tài)表示任意態(tài)ABEY&YEBAEN&YEBAEN5. 三態(tài)輸出與非門(mén)應(yīng)用：三態(tài)輸出與非門(mén)應(yīng)用：可實(shí)現(xiàn)用可實(shí)現(xiàn)用一根一根導(dǎo)線導(dǎo)線（稱為母（稱為母線或總線）線或總線）輪流傳送幾個(gè)不同的數(shù)據(jù)或控制信號(hào)。輪流傳送幾個(gè)不同的數(shù)據(jù)或控制信號(hào)?！?”“0”“0”如圖所示：如圖所示：總總線線&A1B1E1&A2B2E2&A3B3E3A1 B1ENENEN T4Y R3A BR2R1T2+5V T1RLU &YBA“1”“1”“0”導(dǎo)通導(dǎo)通“0”截止截止“1”T4輸出管輸出管2.工作原理工作原理“1”“0”“0”“0”“0”YKA+24VKA220&BA&A1B1Y1&A2B2Y2&A3B3Y3URLY“1”“0”“0”“1”0YKA+24VKA220&BA&A1B1Y1&A2B2Y2&A3B3Y3URLY多個(gè)輸出信號(hào)按與邏輯輸出。多個(gè)輸出