多媒體處理部件和外部設(shè)備接口 課件

1、第九章第九章 多媒體處理部件和外部設(shè)備接口多媒體處理部件和外部設(shè)備接口2多媒體處理部件和外部設(shè)備接口多媒體處理部件和外部設(shè)備接口l9.1 多媒體處理部件l9.2 藍(lán)牙加速器BTAl9.3 串行外設(shè)接口l9.4 外部接口卡單元l9.5 UART1和UART2l9.6 USB接口l9.7 同步串行接口SSIl9.8 CMOS傳感器接口CSI3多媒體處理部件多媒體處理部件MMAl許多信號(hào)處理算法需要反復(fù)操作，這種反復(fù)操作可以流水線處理。但是數(shù)據(jù)訪問需要不規(guī)那么尋址，這些算法包括FIR濾波、相關(guān)和FFT處理。在許多系統(tǒng)的實(shí)現(xiàn)中，這些操作占據(jù)了整個(gè)處理周期的很大局部。l多媒體加速器MMA使得MC9328

2、MX1具有數(shù)字信號(hào)處理的功能，同時(shí)仍能保持對(duì)系統(tǒng)資源和總線資源的高效利用。 MMA與ARM9處理器核ARM920T處理器一起組成了一個(gè)混合操作環(huán)境。這種操作環(huán)境把RISC處理器的高效、簡(jiǎn)單與數(shù)字信號(hào)處理的強(qiáng)大的數(shù)值計(jì)算、重復(fù)操作相結(jié)合。在MMA的關(guān)鍵數(shù)字信號(hào)處理操作的支持下，RISC處理器完成算法核處理。這已經(jīng)應(yīng)用于包括MPEG或者M(jìn)P3編/解碼以及語音壓縮/解壓中，如G723.1、CELP或者GSM中的RPE-LTP。4多媒體處理部件多媒體處理部件MMAlMMA模塊由兩個(gè)主要部件組成：乘法/累加器MAC塊和離散余弦變換DCT塊。每塊各有一組控制存放器。lARM920T處理器使能MMA中的信號(hào)

3、處理功能，然后這些功能通過存儲(chǔ)器控制器自動(dòng)發(fā)出數(shù)據(jù)訪問請(qǐng)求給MC9328MX1的嵌入式SRAMeSRAM，以實(shí)現(xiàn)需要的功能。MMA能從eSRAM中讀/寫數(shù)據(jù)，輸出數(shù)據(jù)存放在MMA的內(nèi)部FIFO中。如果FIFO沒有被去除，那么MMA處理停止，因此，沒有輸出數(shù)據(jù)被覆蓋或者喪失。5MMA的根本操作的根本操作l存儲(chǔ)器訪問lMAClDCT/iDCT 6多媒體處理部件和外部設(shè)備接口多媒體處理部件和外部設(shè)備接口l9.1 多媒體處理部件l9.2 藍(lán)牙加速器BTAl9.3 串行外設(shè)接口l9.4 外部接口卡單元l9.5 UART1和UART2l9.6 USB接口l9.7 同步串行接口SSIl9.8 CMOS傳感器

4、接口CSI7藍(lán)牙加速器藍(lán)牙加速器BTAl藍(lán)牙是一個(gè)短距離無線鏈路，目標(biāo)是取代電纜來連接便攜式或者固定電子設(shè)備。l藍(lán)牙技術(shù)具有魯棒性Robustness、低復(fù)雜度、低功耗和低本錢的特點(diǎn)。l藍(lán)牙工作于無需申請(qǐng)的2.4G ISM工業(yè)、科學(xué)、醫(yī)學(xué)頻帶，同時(shí)采用了調(diào)頻技術(shù)，以對(duì)抗干擾和衰減。l藍(lán)牙系統(tǒng)提供點(diǎn)到點(diǎn)連接只涉及兩個(gè)藍(lán)牙單元或者一對(duì)多連接，這種情況下幾個(gè)藍(lán)牙單元共享信道。l藍(lán)牙系統(tǒng)有射頻單元、鏈路控制單元及一個(gè)支撐單元該單元用于鏈路管理和主機(jī)終端接口地功能。8MC9328MX1的的BTA的主要特點(diǎn)的主要特點(diǎn)l底層基帶處理引擎特性；l跳頻選擇協(xié)處理模塊；l32字每字為16位的位緩沖器Rx與Tx緩沖

5、器；l維護(hù)本地/估計(jì)藍(lán)牙時(shí)鐘；l與位/幀時(shí)序擴(kuò)展相關(guān)的訪問碼；l可編程RF控制器支持兩個(gè)RF前端；l連接到前端RF的SPI控制器；l時(shí)間、頻率、包同步、最大似然序列估計(jì)MLSE/JD預(yù)處理器的接口檢測(cè)，以提高RF的性能；l藍(lán)牙應(yīng)用計(jì)時(shí)器；l支持低功耗；lIP總線接口。9用于用于BTA的引腳配置的引腳配置 有15個(gè)引腳用于BTA模塊。其中的13個(gè)引腳是和該設(shè)備上的其他功能復(fù)用，并且一定要被配置成BTA操作。10喚醒模塊喚醒模塊lBTA提供一個(gè)喚醒模塊以便省電。l喚醒模塊由一個(gè)以32kHz的時(shí)鐘計(jì)數(shù)的喚醒計(jì)數(shù)器構(gòu)成。該計(jì)數(shù)器可以被軟件通過設(shè)置WU_CONTROL存放器的CLR_CNT位所復(fù)位。l通

6、過三個(gè)喚醒存放器可以編程掉電定時(shí)。當(dāng)軟件指定了一個(gè)Powerdown時(shí)，必須通過寫存放器WAKEUP1、WAKEUP_2、WAKEUP_DELTA4來建立Wake_up計(jì)數(shù)。然后寫WU_CONTROL存放器的PDE位來啟動(dòng)Powerdown過程。11藍(lán)牙核藍(lán)牙核l藍(lán)牙核實(shí)現(xiàn)底層的有嚴(yán)格時(shí)間要求的基帶子程序。l通過IP總線，藍(lán)牙核中的大量存放器可以被寫入控制字或者用以檢測(cè)藍(lán)牙核的狀態(tài)。l藍(lán)牙核中的主要功能模塊包括：lIP總線接口；l序列器；l藍(lán)牙流水線處理器；l位緩沖器；l相關(guān)器；l應(yīng)用定時(shí)器；l跳頻選擇協(xié)處理器；lRadio控制。12IP總線接口總線接口l藍(lán)牙核連接到IP2.0總線。lIP總線

7、時(shí)鐘IPS_CONT_CLK范圍為24100MHz。由于內(nèi)部同步邏輯的緣故，運(yùn)行超出這些頻率范圍外的時(shí)鐘會(huì)導(dǎo)致接口失敗。lIP總線時(shí)鐘與內(nèi)部的8MHz時(shí)鐘不同步，且要比它快。l藍(lán)牙模塊動(dòng)態(tài)地插入等待狀態(tài)以使IP總線時(shí)鐘核內(nèi)部時(shí)鐘同步。13序列發(fā)生器序列發(fā)生器l序列發(fā)生器是藍(lán)牙核中地主要控制器。序列發(fā)生器處理其他BTA單元的所有的定時(shí)核同步任務(wù)。l序列發(fā)生器提供以下單元的控制：l藍(lán)牙時(shí)鐘；l中斷產(chǎn)生；l頂層藍(lán)牙流水線；l位和幀時(shí)序。14中斷中斷藍(lán)牙提供3個(gè)中斷線：一個(gè)由3個(gè)中斷通過“或邏輯組成的高電平有效的中斷線。該單次中斷定義為“BTsys。一個(gè)被稱為“BTtim的藍(lán)牙應(yīng)用定時(shí)器觸發(fā)的中斷；一

8、個(gè)在被稱為“BTwui的喚醒序列中產(chǎn)生的中斷。15藍(lán)牙流水線藍(lán)牙流水線l藍(lán)牙核包括一個(gè)藍(lán)牙流水線，所有低層次的處理在該流水線過程中由專用的硬件完成。流水線單元由序列器控制，然而，每一個(gè)單元包括一個(gè)附加的小控制器，以獨(dú)立地實(shí)現(xiàn)其功能。這些流水線單元通過專用串行線來通信，當(dāng)數(shù)據(jù)有效時(shí)，控制由請(qǐng)求/應(yīng)答方式來完成。l流水線包括4個(gè)單元，用于處理輸入核輸出藍(lán)牙包：HEC/CRC產(chǎn)生器核校驗(yàn)器；加密和解密引擎；白化核解白化邏輯；FEC編碼和解碼。16藍(lán)牙包格式藍(lán)牙包格式17位緩沖器位緩沖器l位緩沖器是一個(gè)512位的存儲(chǔ)空間，有4種不同的用途，且是軟件可訪問的，被排成標(biāo)為LW0到LW7的8個(gè)64位的長字。

9、軟件把每一個(gè)長字看作四個(gè)連接在一起的可以單獨(dú)訪問的16位的字。lBTA采用時(shí)分的方法來減少需要的硬件數(shù)量。因?yàn)樵诮邮栈蛘甙l(fā)送功能中，需要該模塊的功能在時(shí)間上不重疊，所以位緩沖器的時(shí)間分享是可行的。l在加密初始化或者相關(guān)的過程中，不允許用戶訪問位緩沖器的內(nèi)容。18相關(guān)器相關(guān)器l相關(guān)器對(duì)輸入位流作8倍過采樣以提取位定時(shí)信息，并與64位訪問碼作相關(guān)。用軟件將訪問碼寫入BTA的存放器SYNCH_WORD_0、CYNCH_WORD_2和SYNCH_WORD_3。l通過改變THRESHHOLD存放器，相關(guān)器的門限值是可編程的，最近的相關(guān)窗中的相關(guān)峰值可從該存放器中讀出。l在相關(guān)的過程中，由于位緩沖器是時(shí)分

10、的，所以禁止軟件訪問緩沖器。19應(yīng)用定時(shí)器應(yīng)用定時(shí)器l藍(lán)牙核包括了一個(gè)12位的藍(lán)牙應(yīng)用定時(shí)器(BAT)，它可配置成產(chǎn)生周期性的中斷。通過改變藍(lán)牙應(yīng)用定時(shí)器存放器，BAT是可編程的。當(dāng)軟件寫入一個(gè)值到BAT存放器時(shí)，定時(shí)器就被初始化成該值。lBAT用8MHz的時(shí)鐘計(jì)數(shù)，并在每一個(gè)時(shí)鐘沿減1。當(dāng)定時(shí)器計(jì)到滿預(yù)定時(shí)間后，產(chǎn)生一個(gè)Bttim中斷，并且計(jì)數(shù)器自動(dòng)用寫入BAT存放器的值重新加載。lBttim中斷可以通過BAT存放器中的ENABLE位被屏蔽。20調(diào)頻選擇協(xié)處理器調(diào)頻選擇協(xié)處理器l藍(lán)牙系統(tǒng)的頻率選擇方案包括兩局部：l序列選擇；l該序列與跳頻點(diǎn)的映射以及RF模塊頻率綜合器編程。l調(diào)頻選擇協(xié)處理器

11、用于根據(jù)藍(lán)牙標(biāo)準(zhǔn)完成局部選擇跳頻頻率的計(jì)算工作。軟件必須完成F在藍(lán)牙標(biāo)準(zhǔn)中指定的加法，并且執(zhí)行取模操作。l通過寫HOP0HOP4這4個(gè)存放器啟動(dòng)跳頻選擇。一旦該跳頻選擇被啟動(dòng)，軟件可以從HOP_FREQ_OUT存放器中讀回結(jié)果。軟件必須完成序列選擇的計(jì)算，并將選擇的通道映射轉(zhuǎn)換成RF模塊頻率綜合器的編程參數(shù)。21Radio控制控制lRadio接口支持兩種射頻前端：lMotorola Radio、MC13180和SPI接口；lSilicon Wave Radio、SiW1502和SPI接口。l通過寫RF_CONTROL存放器來決定所使用的接口。22多媒體處理部件和外部設(shè)備接口多媒體處理部件和外部

12、設(shè)備接口l9.1 多媒體處理部件l9.2 藍(lán)牙加速器BTAl9.3 串行外設(shè)接口l9.4 外部接口卡單元l9.5 UART1和UART2l9.6 USB接口l9.7 同步串行接口SSIl9.8 CMOS傳感器接口CSI23串行外設(shè)接口串行外設(shè)接口lMC9328MX1有兩個(gè)相同的串行外部接口模塊SPI1和SPI2。由于引腳可用性的緣故，SPI2模塊只能以主模式操作，它不支持SPI_RDY控制信號(hào)功能。lSPI1信號(hào)作為主要功能與GPIO端口復(fù)用。SPI2信號(hào)被連接到GPIO的“IN和“OUT端口上。用戶必須配置相應(yīng)的GPIO存放器，以便在這些引腳上得到SPI1和SPI2信號(hào)。l每一個(gè)SPI模塊有

13、一個(gè)816位的接收緩沖器和一個(gè)816位的發(fā)送緩沖器。通過幾個(gè)軟件中斷，SPI ready和從機(jī)選擇控制信號(hào)允許快速數(shù)據(jù)通信。24可編程時(shí)鐘相位和極性的四種組合可編程時(shí)鐘相位和極性的四種組合lPHA=0，POL=0時(shí)，輸出數(shù)據(jù)在時(shí)鐘SCLK的下降沿改變，數(shù)據(jù)在上升沿輸入。當(dāng)CPU裝載要發(fā)送的數(shù)據(jù)時(shí)，最高位最先被輸出。lPHA=0，POL=1時(shí)，輸出數(shù)據(jù)在時(shí)鐘SCLK的上升沿改變，數(shù)據(jù)在下降沿輸入。在SCLK信號(hào)的第一個(gè)上升沿，最高位最先被輸出。lPHA=1，POL=0時(shí)，輸出數(shù)據(jù)在時(shí)鐘SCLK的上升沿改變，數(shù)據(jù)在下降沿輸入。在SCLK信號(hào)的第一個(gè)上升沿，最高位最先被輸出。lPHA=1，POL=1

14、時(shí)，輸出數(shù)據(jù)在時(shí)鐘SCLK的下降沿改變，數(shù)據(jù)在上升沿輸入。當(dāng)CPU裝載要發(fā)送的數(shù)據(jù)時(shí)，最高位最先被輸出。25控制串行外圍設(shè)備主機(jī)的信號(hào)控制串行外圍設(shè)備主機(jī)的信號(hào)l主機(jī)輸出從機(jī)輸入MOSIl主機(jī)輸入從機(jī)輸出MISOlSPI時(shí)鐘SCLKl從機(jī)選擇信號(hào)SSlSPI readySPI_RDY26SPI的編程模型的編程模型l每一個(gè)SPI模塊包括8個(gè)32位存放器。lSPI控制存放器允許用戶開放SPI，選擇它們的操作模式，指定除數(shù)的值、時(shí)鐘的相位和極性，配置控制信號(hào)SS和SPI_RDY對(duì)于SPI1而言，定義傳輸數(shù)據(jù)的長度。27多媒體處理部件和外部設(shè)備接口多媒體處理部件和外部設(shè)備接口l9.1 多媒體處理部件l

15、9.2 藍(lán)牙加速器BTAl9.3 串行外設(shè)接口l9.4 外部接口卡單元l9.5 UART1和UART2l9.6 USB接口l9.7 同步串行接口SSIl9.8 CMOS傳感器接口CSI28多媒體卡多媒體卡/平安數(shù)字卡平安數(shù)字卡l多媒體卡MMC是一種由硬件卡實(shí)現(xiàn)的通用低本錢數(shù)據(jù)存儲(chǔ)和通信的媒體，帶有一個(gè)簡(jiǎn)單的控制單元和一個(gè)緊湊的、很容易實(shí)現(xiàn)的接口。l平安數(shù)字卡SD是多媒體卡的升級(jí)產(chǎn)品。它另外增加了兩個(gè)引腳，這兩個(gè)引腳專門用來滿足新的音頻和視頻消費(fèi)類電子產(chǎn)品固有的平安性、容量、性能和環(huán)境要求。物理形式、引腳分配和數(shù)據(jù)傳輸協(xié)議都與多媒體卡兼容。29MMC/SD模塊的特性模塊的特性l與多媒體卡標(biāo)準(zhǔn)3.

16、0版完全兼容；l與SD存儲(chǔ)器卡標(biāo)準(zhǔn)1.0版和帶有1個(gè)命令通道及4個(gè)數(shù)據(jù)通道的SDIO卡標(biāo)準(zhǔn)1.0版完全兼容；l支持到10塊包括一塊SD卡最高數(shù)據(jù)速率為20100Mbps的多媒體卡；l該模塊的卡都受密碼保護(hù)；l內(nèi)建的MMC/SD總線的可編程頻率計(jì)數(shù)器；l可屏蔽硬件中斷：卡檢測(cè)插入/移走和SD I/O，內(nèi)部狀態(tài)和FIFO狀態(tài)；l包含一個(gè)集成的32位16位的FIFO；30MMC/SD模塊的特性模塊的特性l支持即插即用PnP；l支持許多SD功能，包括多路I/O及組合的I/O與存儲(chǔ)器；l在一個(gè)SD I/O卡上支持到7路I/O和一個(gè)存儲(chǔ)器；l卡可以中斷MMC/SD模塊；lMMC/SD模塊是同Motorol

17、a單片機(jī)兼容的IP總線；l支持到卡的單個(gè)及多個(gè)塊訪問或流訪問方式進(jìn)行讀、寫或擦除操作；l支持SD I/O讀等待，1位或者4位訪問的中斷檢測(cè)。31MSHC模式的特性模式的特性l集成了用于發(fā)送和接收的8個(gè)字節(jié)4個(gè)半字的FIFO緩存；l集成了CRC電路；l主總線時(shí)鐘支持HCLK的最大設(shè)置96MHz；l支持基于FIFO狀態(tài)的可選擇DMA請(qǐng)求條件的DMA；l當(dāng)有一個(gè)識(shí)別到記憶棒的中斷來的時(shí)候，會(huì)自動(dòng)執(zhí)行命令可以由On/Off觸發(fā)；l內(nèi)建串行時(shí)鐘分頻器：串行數(shù)據(jù)的最高傳輸速率為25MHz；l串行時(shí)鐘分頻器的外部時(shí)鐘源引腳的最大輸入可以到達(dá)HCLK的一半；32MSHC模式的特性模式的特性l把ARM920T核

18、寫入到記憶棒命令器存放器將啟動(dòng)協(xié)議；l數(shù)據(jù)是由DMA請(qǐng)求或者由中斷在輸入數(shù)據(jù)期間向ARM920T核請(qǐng)求的；lRDY超時(shí)時(shí)段可以由串行時(shí)鐘周期數(shù)來設(shè)置；l當(dāng)超時(shí)發(fā)生時(shí)，中斷可以被發(fā)送到ARM920T核上；lCRC在測(cè)試模式時(shí)可以關(guān)掉；l2個(gè)集成的一般意義的輸入端口；l16位的主機(jī)總線訪問機(jī)制不支持字節(jié)訪問。33記憶棒接口記憶棒接口34記憶棒接口信號(hào)記憶棒接口信號(hào)lMC9328MX1提供對(duì)標(biāo)準(zhǔn)記憶棒接口的支持。l記憶棒接口信號(hào)與GPIO信號(hào)復(fù)用。說明如下：lMS_BS記憶棒總線狀態(tài)輸出lMS_SDIO 數(shù)據(jù)輸入/輸出lMS_SCLKO 串行協(xié)議時(shí)鐘輸出lMS_SCLKI 外部時(shí)鐘輸入，用作SCLK

19、分頻器的外部時(shí)鐘源lMS_PI0通用輸入0。支持記憶棒插入/移走檢測(cè)lMS_PI1通用輸入1。支持記憶棒插入/移走檢測(cè)lMSHC模塊包含11個(gè)用戶可訪問的16位存放器。由于MSHC不支持字節(jié)操作，用戶必須以字為單位進(jìn)行操作。35多媒體處理部件和外部設(shè)備接口多媒體處理部件和外部設(shè)備接口l9.1 多媒體處理部件l9.2 藍(lán)牙加速器BTAl9.3 串行外設(shè)接口l9.4 外部接口卡單元l9.5 UART1和UART2l9.6 USB接口l9.7 同步串行接口SSIl9.8 CMOS傳感器接口CSI36UART1和和UART2lUART模塊具有標(biāo)準(zhǔn)的RS-232非歸0編碼格式和與IrDA兼容的紅外模式。

20、lUART發(fā)送和接收字符長度都是7或8位程序可選。lUART根據(jù)輸入時(shí)鐘和可配置的除數(shù)，產(chǎn)生波特率。l芯片邊界的開路操作中，TXD引腳可配置為集電極開路操作。為了控制調(diào)制解調(diào)器工作和擁有紅外IR模塊，UART模塊使用軟件接口。紅外模塊對(duì)IrDA兼容串行進(jìn)行編碼和譯碼。37UART模塊特點(diǎn)模塊特點(diǎn)l7或8個(gè)數(shù)據(jù)位；l1或2個(gè)停止位；l可編程奇偶校驗(yàn)奇校驗(yàn)、偶校驗(yàn)和無奇偶校驗(yàn)；lUART2的調(diào)制解調(diào)器信息流控制的滿8線串行DCE接口；l硬件流控制支持發(fā)送請(qǐng)求RTS和清0發(fā)送CTS信號(hào)；l軟件流控制支持UART2的數(shù)據(jù)設(shè)備準(zhǔn)備DSR、數(shù)據(jù)載波檢測(cè)DCD和振鈴指示RI信號(hào)；38UART模塊特點(diǎn)模塊特點(diǎn)

21、l邊沿可選擇RTS和數(shù)據(jù)終端準(zhǔn)備DTR邊沿檢測(cè)中斷；l不同流控制和FIFO狀態(tài)的狀態(tài)標(biāo)志；l通過UART控制存放器1使串行IR接口低速、IrDA兼容使能；l表決邏輯改善噪聲性能16過采樣；l發(fā)送FIFO空中斷禁止；lUART內(nèi)部時(shí)鐘使能/禁止；39UART模塊特點(diǎn)模塊特點(diǎn)l自動(dòng)波特率檢測(cè)；l接收器和發(fā)送器使能/禁止；lRTS、IrDA異步喚醒AIRINT和接收異步喚醒AWAKE中斷可把ARM920T處理器從STOP模式中喚醒；l20個(gè)可屏蔽中斷；l2個(gè)DMA請(qǐng)求TxFIFO DMA請(qǐng)求和RxFIFO DMA請(qǐng)求；l轉(zhuǎn)義字符序列檢測(cè)；l軟件復(fù)位SRST。40通用通用UART定義定義l位時(shí)間發(fā)送或

22、接收一位數(shù)據(jù)要求的時(shí)間周期。l起始位邏輯0的一個(gè)位時(shí)間，暗示一個(gè)數(shù)據(jù)幀的開始。l停止位邏輯1的一個(gè)位時(shí)間，暗示一個(gè)數(shù)據(jù)結(jié)束。lBREAK 一幀中所有數(shù)據(jù)位，包括起始位，均為邏輯0。通常，這種幀發(fā)信號(hào)表示一條信息的結(jié)束或一條新信息的開始。l幀 起始位后緊跟一定數(shù)目的數(shù)據(jù)或信息，由一個(gè)終止位結(jié)束。41通用通用UART定義定義l幀出錯(cuò)當(dāng)接收位信息流與接收器位計(jì)數(shù)器不同步，接收幀的終止位喪失時(shí)發(fā)生的情況。l奇偶出錯(cuò) 當(dāng)幀的接收數(shù)據(jù)位計(jì)算的奇偶與RXD輸入上的奇偶位不一致時(shí)，發(fā)生的情況。lIDLE NRZ編碼格式且IrDA模式可選擇極性的情況。l溢出錯(cuò)誤 當(dāng)UART接收緩沖器中已經(jīng)有字符存在時(shí)，新接收到

23、的最后一個(gè)字符被忽略，以免覆蓋已有數(shù)據(jù)。該錯(cuò)誤說明軟件對(duì)緩沖器的讀操作跟不上接收數(shù)據(jù)的速度。42多媒體處理部件和外部設(shè)備接口多媒體處理部件和外部設(shè)備接口l9.1 多媒體處理部件l9.2 藍(lán)牙加速器BTAl9.3 串行外設(shè)接口l9.4 外部接口卡單元l9.5 UART1和UART2l9.6 USB接口l9.7 同步串行接口SSIl9.8 CMOS傳感器接口CSI43USB系統(tǒng)的組成系統(tǒng)的組成lUSB主機(jī)：總線主控制者，周期性地查詢外設(shè)以便啟動(dòng)數(shù)據(jù)傳送。總線上只能有一個(gè)USB主機(jī)。lUSB設(shè)備：總線從動(dòng)設(shè)備，只與USB主機(jī)通信。除了響應(yīng)主機(jī)外，它并不主動(dòng)占用總線。lUSB互聯(lián)：一類特殊的USB設(shè)備

24、，它用于增加附加的連接點(diǎn)，以便更多的USB設(shè)備可以加到總線上。44USB模塊的特點(diǎn)：模塊的特點(diǎn)：l與USB1.1兼容。l端點(diǎn)配置：六個(gè)管道可用于映射。l支持控制、批量和中斷管道。l也支持同步通信管道。還支持幀匹配中斷，它在指定的USB幀發(fā)生時(shí)通知所有用戶。l通過一個(gè)存放器位支持遠(yuǎn)程喚醒。lUSB模塊的操作限制為自供電模式。l全速操作12MHz。45接口的組成接口的組成46USB模塊的通用收發(fā)器接口模塊的通用收發(fā)器接口47USB模塊通用收發(fā)器接口信號(hào)模塊通用收發(fā)器接口信號(hào)lUSBD_AFElUSBD_ROElUSBD_VMO/USBD_VPO USBlUSBD_SUSPNDlUSBD_RCVlU

25、SBD_VPlUSBD_VM48多媒體處理部件和外部設(shè)備接口多媒體處理部件和外部設(shè)備接口l9.1 多媒體處理部件l9.2 藍(lán)牙加速器BTAl9.3 串行外設(shè)接口l9.4 外部接口卡單元l9.5 UART1和UART2l9.6 USB接口l9.7 同步串行接口SSIl9.8 CMOS傳感器接口CSI49SSI概述概述lSSI是一種全雙工串行接口，使MC9328MX1可與不同的串行設(shè)備進(jìn)行通信。這些串行包括標(biāo)準(zhǔn)編碼/解碼器、數(shù)字信號(hào)處理器、微處理器、用于實(shí)現(xiàn)Motorola串行外部接口的外部設(shè)備以及用于實(shí)現(xiàn)IntelIC音頻總線標(biāo)準(zhǔn)和Intel AC97標(biāo)準(zhǔn)地第三方音頻編碼/解碼器等l作為特色，S

26、SI以一種周期方式傳送采樣。SSI由獨(dú)立的發(fā)送部件和接收部件組成，而兩個(gè)部件均具有獨(dú)立的時(shí)鐘生成和幀同步功能。50SSI的性能的性能l獨(dú)立異步或者共享同步的發(fā)送/接收部件，每個(gè)部件具有獨(dú)立或者共享的內(nèi)/外部時(shí)鐘、幀同步，并均可作為主控或者附屬部件；l使用幀同步的普通操作模式；l網(wǎng)絡(luò)操作模式允許多個(gè)設(shè)備通過多達(dá)32個(gè)的時(shí)隙共享接口；l無需幀同步的門時(shí)鐘操作模式；l可編程的內(nèi)部時(shí)鐘分頻器；l可編程數(shù)據(jù)接口模式；51SSI的性能的性能l可編程字長8、10、12或16位；l幀同步與時(shí)鐘生成的程序選擇；l可編程IS模式主、從或普通模式選擇；l接收與發(fā)送部件的時(shí)鐘生成和幀同步的完全獨(dú)立對(duì)于AC97標(biāo)準(zhǔn)，時(shí)

27、鐘由外部生成而幀同步那么由內(nèi)部生成；l工作在同步模式的主模式下，SSI_RXCLK引腳可以配置為過采樣后的SYS_CLK；lSSI下電特性；lSSI信號(hào)與端口B或者端口C的引腳連接。52SSI的結(jié)構(gòu)的結(jié)構(gòu)53編程模型、數(shù)據(jù)和控制引腳編程模型、數(shù)據(jù)和控制引腳lSSI模塊包括10個(gè)用戶可訪問地32位存放器，還包括兩個(gè)16位內(nèi)部存放器以及兩個(gè)816位地內(nèi)部FIFO。通過對(duì)這些存放器進(jìn)行編程來確定SSI的工作方式和狀態(tài)。lSSI有6個(gè)輸入/輸出引腳。根據(jù)端口配置，這些引腳可以同端口B或者端口C引腳共享。54SSI的操作模式的操作模式 SSI有3種根本操作模式，通過選擇同步或異步協(xié)議可以得到更多模式。普通模式：異步協(xié)議；同步協(xié)議。網(wǎng)絡(luò)模式：異步協(xié)議；同步協(xié)議。門時(shí)鐘模式：僅限于同步協(xié)議。55外部幀和時(shí)鐘操作外部幀和時(shí)鐘操作l當(dāng)采用外部幀同步和時(shí)鐘信號(hào)時(shí)，在幀同步信號(hào)的上升沿以前至少需要4個(gè)時(shí)鐘周期的延時(shí)。lSSI_TXFS引腳或者SSI_RXFS引腳上的數(shù)據(jù)傳輸將同外部時(shí)鐘信號(hào)SSI_TXCLK或者SSI_RXCLK的上升沿同步。56SSI初始化操作初始化操作初始化SSI的正確順序：進(jìn)行上電復(fù)位或