CMOS二級密勒補償運算放大器的設(shè)計說明

1、課程設(shè)計報告設(shè)計課題：CMOS二級密勒補償運算放大器的設(shè)計姓名：XXX專業(yè)：集成電路設(shè)計與集成系統(tǒng)學(xué)號：1115103004日期2015年1月17日指導(dǎo)教師：XXX國立華僑大學(xué)信息科學(xué)與工程學(xué)院:CMOS1級密勒補償運算放大器的設(shè)計1:電路結(jié)構(gòu)最基本的CMOS!級密勒補償運算跨導(dǎo)放大器的結(jié)構(gòu)如下圖，主要包括四部分：第一級PMOSJ入對管差分放大電路，第二級共源放大電路，偏置電路和相位補償電路。2:電路描述：輸入級放大電路由M1M5&成。M俐M2組成PMOSI分輸入對管，差分輸入與單端輸入相比可以有效抑制共模信號干擾；M3和M4為電流鏡有源負載；M5為第一級放大電路提供恒定偏置電流。輸出級放大電

2、路由M6和M7組成，M6為共源放大器，M7為其提供恒定偏置電流同時作為第二級輸出負載。偏置電路由M8M1和Rb組成，這是一個共源共柵電流源，M8和M9寬長比相同。M12和M13相比，源級加入了電阻Rb,組成微電流源，產(chǎn)生電流Ibo對稱的M11和M12構(gòu)成共源共柵結(jié)構(gòu)，減少了溝道長度調(diào)制效應(yīng)造成的電流誤差。在提供偏置電流的同時，還為M14柵極提供偏置電壓。相位補償電路由M14和Cc組成，M14工作在線性區(qū)，可等效為一個電阻,與電容Cc一起跨接在第二級輸入輸出之間，構(gòu)成RC密勒補償。3:兩級運放主體電路設(shè)計暫時不考慮調(diào)電阻M14.繪出電路的苦放模型.如圖2.3所示.Cc圖22等被電造模型由于第一級

3、差分輸入對管M1與M2相同，有仃制二踹=9m?R1表示第一級輸出電阻，其值為則第一級的電壓增益A二冏二g/心憶）對第二級，有21G-a-口加29巾6-7VGSTH&=聯(lián)ro7第二級的電壓增益4=-Grn2R2=-9閉6（喂臉）故總的直流開環(huán)電壓增益為A=AA=-ggm/oz%）（展）將VglVt筒寫作Vgst有而電阻G由下式?jīng)Q定0;II八TSfDS2所以%串7Ms76（乙十乙上式中僅也會工藝費就A和談計劣放Vcsm由于A鼠工藝紿定，所以電路的立渡地益僅取訣干過驅(qū)動電壓.4:偏置電路設(shè)計偏置電路由M8M13構(gòu)成，其中包括兩個故意失配的晶體管M12和M13電阻RB串聯(lián)在M12的源極，它決定著偏置電

4、流和gm12所以一般為片外電阻以保證其精確穩(wěn)定。為了最大程度的降低M12的溝道長度調(diào)制效應(yīng)，采用了Cascode連接的M10以及用與其匹配的二極管連接的M11來提供M10的偏置電壓。最后，由匹配的PMOSM8和M9構(gòu)成的鏡像電流源將電流舊復(fù)制到M11和M13同時也為M5和M7提供偏置。下面進行具體計算。鏡像電流源M8和M9使得M13的電流與M12的電流相等，都為舊，從而有而由電路可知ZsS13二十匕區(qū)聯(lián)立上式可以得到：整理得:KPn(W/L3KPnWIL2KPa(W/L2Rl(WIL)可以看到，舊僅以電阻RBffiM12,M13的尺寸有關(guān)，不受電源電壓的影響對于MOSt寬長比的設(shè)計，可以先選擇

5、合適的過驅(qū)動電壓，然后分配合理的電流，最后再計算寬長比。通常先選擇過驅(qū)動電壓為0.1V0.2V,如果是已知跨導(dǎo)，就可以計算其電流和寬長比，如果是預(yù)先分配電流，也可以計算其跨導(dǎo)和寬長比。設(shè)計步驟：1:選才Cc的大小。與Cc相關(guān)的是單位增益帶寬、輸入積分噪聲、z1位置和壓擺率。Cc增大大有幾個好處，增強極點分裂功能，降低輸入積分噪聲，降低第二級功耗，提高相位裕度，但缺點是降低了GBW口壓擺率。而且Cc的選擇和負載取值有關(guān)，所以我們盡量增大Cc,前提是滿足壓擺率指標(biāo)，然后增加gm1以提高GBW在IDS1不變的前提下，gm1的提高可以通過降低VDSAT1得至上本設(shè)計中負載是3pF,考慮寄生電容存在，選

6、取Cc初值為1.8pF,在后面的步驟中可以通過迭代調(diào)整Cc的值。2：相位補償，選取gm6=3.2gm1o3：選擇過驅(qū)動電壓，VDSAT1降低有助于提高共模輸入圍，增大輸出擺幅，降低輸入失調(diào)電壓，提高電壓增益，提高共模抑制比，提高負電源抑制比。另外，在同等電流前提下，過驅(qū)動越小，跨導(dǎo)越大。所以VDSAT1盡量取小比如0.1V。4：分配電流。第一級電流增大有助于提高gm1,提高SRint，這里取IDS6=4IDS1。取偏置電流IDS8=10pA,k1=12,k2=24,即IDS5=120仙A,IDS7=240pA,總電流為380仙A。5：計算M1,2寬長比。已知IDS1=60pA,VDSAT10.

7、1V,得到(W/L)1=347.8。當(dāng)a=2時，W1L俁64.4pmZ由此得到L10.43pm=由于要加上2LD即0.4pm的擴散長度，預(yù)先取L1=0.8pm,得到W1為140nR!因此得到(W/L)1,2=140仙m/0.8m要注意的是，W1L1乘積不能太大，否則3點寄生電容會很大。6：計算M3,4、M6M5和M7的寬長比。由于a=2,取L3,4=2L1即為1.2為保證小白失調(diào)，取L6=L3,4=1.2m(在Level1模型中反映不出)。對于L5和L7,為保證小寄生電容取最小長度0.4叱m即可，因此得到L5,7=0.8由于gm生3.2gm1,IDS6=4IDS1,得到VDSAT60.125V

8、,進而得到W生240再由k1和k2得W3,4=60M5和M7是偏置管，為保證小的寄生電容，取過驅(qū)動為0.4V。IDS5=120nA,得到W室18小現(xiàn)因此有W7=k2/k1XW7=36從而得到(W/L)3,4=10/1.2,(W/L)6=240/1.2,(W/L)5=18/0.8,(W/L)7=36/0.8o7：計算M8,9、M10,11、M12M13的寬長比和RB的阻值。要滿足式(2.39),同時取(W/L)12=4(W/L)13。IDS13=10NA,由式(2.44)和VDSAT13VDSAT130.125V得RB=6.25ko取L13=L6=1.2m,得(W/L)13=(W/L)6/k2=

9、10m/1.2也得至W/L)12=40m/1.2仙m取(W/L)10=(W/L)11=(W/L)13=10m/1.2取L8,9=L7=0.8m,得(W/L)8,9=1/k2*(W/L)7=1.5仙m/0.8nnr8：計算M14的寬長比。由式取這個比例為3.7,得至U(W/L)14=65nm/1.2仙01最終得到的器件參數(shù)如下M1140/0.8M91.5/0.8M2140/0.8M1010/1.2M360/1.2M1110/1.2M460/1.2M1240/1.2M518/0.8M1310/1.2M6240/1.2M1465/1.2M736/0.8Cc1.8pFM81.5/0.8RB6.25kQ

10、注意這里有幾個關(guān)系式要保證嚴(yán)格成立，即式(2.39)和式(3.7)。至此，完成了電路中各器件參數(shù)的手工計算。三：設(shè)計運放的性能指標(biāo)。運放性能指標(biāo):性能單位數(shù)值小信號低頻電壓增益(DCGain)dB83.75單位增益帶范(Unit-GainBandwidth)MHz94相位裕度(PhaseMargin)度61轉(zhuǎn)換速率(SlewRate)V/aS30.5建立時間1%(SettlingTime)ns52共模抑制比(CommonModeRejectiondB85.5Ratio)電源電壓(PowerSupply)V2輸入共模圍(InputCommonModeRange)V0.11.9電壓輸出圍(Outp

11、utRange)V0.021.95負數(shù)電谷(LoadCapacitance)pF3功耗(PowerConsumption)mW0.640電源電壓抑制比(PowerSupplyRejectiondB12Range運放性能指標(biāo)解釋：(1)小信號低頻電壓增益：運放在小信號低頻輸入信號狀態(tài)下的電壓放大倍數(shù)。(2)單位增益帶寬：運放在開環(huán)狀態(tài)下，當(dāng)放大倍數(shù)為0dB時的頻率圍。(3)相位裕度：運放在開環(huán)狀態(tài)下，當(dāng)放大倍數(shù)為0dB時所對應(yīng)的相位和180度的差值。(4)轉(zhuǎn)換速率：運放在開環(huán)狀態(tài)，輸入信號為大信號激勵條件下，運放由非線性進入線性所需要的時間。(5)建立時間(1%:運放在開環(huán)狀態(tài)下，輸入信號為大信

12、號激勵，運放由進入線性的開始點到輸出穩(wěn)定到穩(wěn)定值的(1%圍所需要的時間。(6)共模抑制比：運放在開環(huán)狀態(tài)下，對共模信號或共模噪聲的抑制能力，其表達式為_Ad_CMRR2010gtdB(7)電源電壓：提供給運放的工作電壓。(8)輸入共模圍：運放在開環(huán)狀態(tài)下允許的輸入共模電壓圍。(9)輸出圍：運放在開環(huán)狀態(tài)下，輸出電壓能夠達到的最大圍。(10)負載電容：運放在開環(huán)狀態(tài)下，所能帶動的最大電容負載。(11)功耗：運放在開環(huán)狀態(tài)下允許消耗的最大靜態(tài)功耗。(12)電源電壓抑制比：運放在開環(huán)狀態(tài)下對電源電壓波動或電源電壓噪聲的抑制能力。四：運算放大器的仿真結(jié)果與分析本次二級運算放大器的設(shè)計采用華潤上華.18

13、工藝，電壓采用2VnmiSx-IM1criprirbicriilr4eia1同弘.rim，加.?：b頂層文件電路圖：1：運放的小信號相頻和幅頻特性(AQ運放的小信號相頻和幅頻特性是仿真運放的開環(huán)小信號放大倍數(shù)及其相位隨頻率的變化趨勢，從而得到運放的相位裕度和單位增益帶寬指標(biāo)，并進一步鑒別運放的放大能力、穩(wěn)定性和工作帶寬。運放的輸出端接3pF的負載電容，電源電壓為2V,共模輸入電壓為1V,差模輸入幅度為1V的交流信號，即兩輸入端的輸入交流信號相位相反。做交流小信號分析，可以得到運放的小信號相頻和幅頻特性如圖所示。從仿真結(jié)果可以看出，運放采用RC補償，在滿足單位增益帶寬的同時，能很好的調(diào)節(jié)相位裕度

14、。測試電路圖:仿真圖:ACRespQns7CQP12080,040,00,00一40.0D:dB20(VFnW)Aa1KIM1G4”731283,7兩叼B(yǎng)：(g4/356-2L1516md?lto;(94J355M-83r73)slope1-8BM-3hR：awvCrssHairMenuBCBincay=L：ueHgufE士1H白日c趣：從AC仿真圖可以看出：該運放增益為83.75dB,單位增益帶寬為94.14M從圖可知，該運放相位裕度為：-119+180=61度。2:運放的轉(zhuǎn)換速率分析（S0運放的轉(zhuǎn)換速率是分析運放在大信號作用下的反應(yīng)速度。仿真運放的轉(zhuǎn)換速率可將運放的輸出端和反相輸入端相連構(gòu)

15、成單位增益結(jié)構(gòu)。運放的同相輸入端輸入0V到2V的階躍信號，利用仿真軟件對該電路做瞬態(tài)分析得到的輸出波形。測試電路圖：仿真圖:從仿真波形得到：在輸出上升曲線的10%口90燦，其電壓分別為0.20254V和1.80029V;時間分別為2.00613us和2.0586us。運放的轉(zhuǎn)換速率SR=(1.80029V-0.20254V)/(2.0586us2.00613us)=30.47V/3:運放的共模抑制比分析(CMRR運放的共模抑制比是測試運放對共模信號的抑制能力。仿真方法是在運放的開環(huán)狀態(tài)下，在運放的同相和反相輸入端同時加入一個幅度為1V的交流小信號源，對電路進行交流小信號分析。測試電路圖:10I

16、I仿真圖:從仿真結(jié)果可得，運放的低頻共模電壓增益為-1.73103dB。因為運放的共模抑制比（dB單位）等于其差模電壓增益（dB）減去共模電壓增益（dB）,差模電壓增益是83.7589dB,所以運放的共模才制比近似為：83.7589dB-（-1.73103dB）=85.4899dB04:運放的電源電壓抑制比分析（PSRR運放的電源電壓抑制比是測試運放的抗電源電壓波動或噪聲能力。仿真運放的電源抑制比的方法：將運放接成單位增益結(jié)構(gòu)，運放的正輸入端設(shè)置1V的直流電壓，在2V的運放供電電源串聯(lián)一個1V的交流小信號源。測試電路:仿真圖:通過交流小信號分析得到運放的電源抑制比特性曲線如圖，所以運放的電源抑

17、制比為-11.34dB。5:運放的靜態(tài)功耗運放的靜態(tài)功耗是指當(dāng)運放在輸入平衡狀態(tài)下電路消耗的總電流和總電壓的乘積。在電源電壓2V,運放的兩輸入端輸入共模電壓1V時，運放各支路的靜態(tài)電流之和為0.320mA則運放的靜態(tài)功耗為0.640mW6:運放的共模輸入圍運放的共模輸入圍是運放的輸入輸出跟隨特性。運放的電源為2V,運放的反相端和輸出相連，構(gòu)成緩沖器；同相端加直流掃描從0至U2V。測試電路：仿真圖:WodeLfanghentwostageOTA_Vinschematic:Jan2623:04:272修1DCResponse=:/net5口；/net11L5iZ:BL0500mniA.5041134段9e134曰99mJJLb：(1.881171.881171J1,0de(V)d？ltq;1174G271,7427；slope:1R：awvCrassHairMenuBCB嘰L:awMouseSinnf-1jsLecM:經(jīng)仿真得到的運放輸入輸出跟隨特性如圖，其輸入共模電壓圍從0.134V至M.9V7:運放的輸由電壓擺幅特性運放的輸出電壓擺幅特性是仿真運放的輸出電壓最大值和最小值。運放的輸出電壓擺幅特性仿真電路如圖，其反