第七章 傳輸門邏輯

1、夏煒煒夏煒煒揚州大學(xué)物理科學(xué)與技術(shù)學(xué)院揚州大學(xué)物理科學(xué)與技術(shù)學(xué)院E-mail：2022-5-10第第7章章 傳輸門邏輯傳輸門邏輯2022-5-10內(nèi)容提要n基本的傳輸門n信號傳輸延遲n傳輸門邏輯（pass-transistor logic)n傳輸門邏輯版圖舉例n傳輸門邏輯舉例npass-transistor logic 的邏輯自動生成n小結(jié)2022-5-10靜態(tài)邏輯電路靜態(tài)邏輯電路pnAO邏輯門的設(shè)計OABAAABBB 輸入信號加在柵極上，而輸出電壓從漏極輸出輸入信號加在柵極上，而輸出電壓從漏極輸出 輸出為低電平邏輯時，輸出為低電平邏輯時，NMOS網(wǎng)網(wǎng) 工作工作 輸出為高電平邏輯時，輸出為高電

2、平邏輯時，PMOS 網(wǎng)工作網(wǎng)工作OpAnpBn優(yōu)點：低功耗優(yōu)點：低功耗缺點：隨著邏輯的復(fù)雜性缺點：隨著邏輯的復(fù)雜性增加，晶體管成倍增加增加，晶體管成倍增加2022-5-10邏輯門的設(shè)計傳輸門邏傳輸門邏輯輯傳輸門邏輯電路傳輸門邏輯電路 輸入信號可以從柵極、源極、漏極輸入輸入信號可以從柵極、源極、漏極輸入 使用傳輸門構(gòu)成傳輸門邏輯使用傳輸門構(gòu)成傳輸門邏輯2022-5-10傳輸門邏輯傳輸門邏輯abs1s2cbbaacbbaacs2s1c00High-Z01a10b11c=a=babc000011101110abc001010100111特點：需要的晶體管數(shù)目特點：需要的晶體管數(shù)目少少2022-5-1

3、0邏輯門的設(shè)計NMOS傳輸門傳輸門基本的傳輸門基本的傳輸門 為了恢復(fù)全振幅，輸出端用反向器驅(qū)動。為了恢復(fù)全振幅，輸出端用反向器驅(qū)動。電荷保電荷保持電路持電路（C：高電平）：高電平）2022-5-102022-5-10邏輯門的設(shè)計2022-5-10邏輯門的設(shè)計PMOS傳輸門傳輸門基本的傳輸門基本的傳輸門通常在傳輸固定的高電平時用通常在傳輸固定的高電平時用（C：低電平）：低電平）2022-5-10邏輯門的設(shè)計CMOS傳輸門傳輸門 高電平、低電平都可以正確傳輸高電平、低電平都可以正確傳輸?shù)?、電路?guī)模增大但是、電路規(guī)模增大基本的傳輸門基本的傳輸門傳輸高電平時傳輸高電平時PMOS工作，傳輸?shù)碗娖綍r工作

4、，傳輸?shù)碗娖綍rNMOS工作工作2022-5-10邏輯門的設(shè)計信號傳輸延遲時間信號傳輸延遲時間2022-5-1012i-1in信號傳輸延遲時間信號傳輸延遲時間2022-5-10B=VDD, A=0VDDA=VDD, B=0VDDA=B=0VDDVout, VVin, VA0BBF= AB0.5/0.250.5/0.250.5/0.251.5/0.25傳輸門邏輯傳輸門邏輯2022-5-10F=ABAABF=ABBBBAND/NANDAABF=A+BBF=A+BBBOR/NORAAF=ABF=ABBBXOR/XNORAA傳輸門邏輯傳輸門邏輯相同的電路結(jié)構(gòu)，輸入信號不同時，構(gòu)成不同的邏輯功能相同的電路

5、結(jié)構(gòu)，輸入信號不同時，構(gòu)成不同的邏輯功能2022-5-10YYXX傳輸門邏輯版圖舉例傳輸門邏輯版圖舉例XX2022-5-10傳輸門邏輯舉例傳輸門邏輯舉例2輸入輸入MUX4輸入輸入MUX2022-5-10A BO000011101110A BO001010100111傳輸門邏輯舉例傳輸門邏輯舉例2022-5-10移 位 器n在實際數(shù)據(jù)計算時，有時需要進行數(shù)據(jù)在實際數(shù)據(jù)計算時，有時需要進行數(shù)據(jù)的移位計算。如：的移位計算。如：2022-5-102022-5-10bbcaaaa2022-5-10當兩個節(jié)點的傳輸當兩個節(jié)點的傳輸?shù)较乱患壒?jié)點的傳到下一級節(jié)點的傳輸路徑完全相同時輸路徑完全相同時,兩個節(jié)點可以縮減兩個節(jié)點可以縮減為為1個個當當1節(jié)點的所有傳輸節(jié)點的所有傳輸路徑都歸結(jié)到同一路徑都歸結(jié)到同一個下一級節(jié)點時個下一級節(jié)點時,這這個節(jié)點可以省略個節(jié)點可以省略.2022-5-102022-5-102022-5-10 x2022-5-10舉 例ABO0000111011102022-5-10舉 例(續(xù))2022-5-10