超大規(guī)模集成電路CAD 第一章 VLSI設(shè)計(jì)的概述

1、 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-91p1.1 1.1 晶體管與集成電路的發(fā)展晶體管與集成電路的發(fā)展p1.2 1.2 摩爾定律摩爾定律(Mores law)(Mores law)p1.3 EDA1.3 EDA技術(shù)的發(fā)展技術(shù)的發(fā)展p1.4 IC1.4 IC產(chǎn)業(yè)的分工產(chǎn)業(yè)的分工p1.5 VLSI1.5 VLSI設(shè)計(jì)方法學(xué)設(shè)計(jì)方法學(xué)p1.6 1.6 深亞微米技術(shù)的挑戰(zhàn)深亞微米技術(shù)的挑戰(zhàn) 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-92p1

2、.1.1 1.1.1 半導(dǎo)體集成電路的出現(xiàn)與發(fā)展半導(dǎo)體集成電路的出現(xiàn)與發(fā)展p1.1.2 1.1.2 集成電路基本概念集成電路基本概念p1.1.3 1.1.3 集成電路發(fā)展的特點(diǎn)集成電路發(fā)展的特點(diǎn) 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-93p 19471948年：貝爾實(shí)驗(yàn)室公布了世界上第一只晶體三極管（點(diǎn)接觸）“20世紀(jì)最偉大發(fā)明”，標(biāo)志電子管向晶體管過渡，從此電路進(jìn)入晶體管時(shí)代。1947年貝爾（Bell）實(shí)驗(yàn)室的肖克萊、沃爾特布拉登和約翰巴爾用幾條金屬箔片、一塊半導(dǎo)體材料和一個(gè)紙架構(gòu)成的一個(gè)模型：具有傳導(dǎo)傳導(dǎo)、放

3、大和開關(guān)電流放大和開關(guān)電流的作用。稱之為“點(diǎn)接晶體管放大器”。（1956年美國貝爾實(shí)驗(yàn)室三人獲諾貝爾獎(jiǎng)）圖1 1 “點(diǎn)接晶體管放大器” 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-94p 1948年，威廉肖克萊（William Shockley)“晶體管之父” ，提出結(jié)型晶體管的想法；p 1951年，威廉肖克萊領(lǐng)導(dǎo)的研究小組成功研制出第一個(gè)可靠的單晶鍺NPN結(jié)型晶體管；（溫度特性差、提純度差、表面防護(hù)能力差(穩(wěn)定性差）u1952年，英國皇家雷達(dá)研究所的達(dá)默第一次提出“集成電路”的設(shè)想；n 1958年美國德克薩斯儀器公司

4、基爾比為首的小組研制出世界上第一塊集成電路了雙極性晶體管（由12個(gè)器件組成的相移振蕩和觸發(fā)器集成電路），并于1959年公布這就是世界上最早的集成電路，是現(xiàn)代集成電路的雛形或先驅(qū) ；（基爾比于2000年獲得諾貝爾物理學(xué)獎(jiǎng)）n 1960年成功制造出MOS管集成電路；n 1965年戈登摩爾發(fā)表預(yù)測未來集成電路發(fā)展趨勢的文章，就是“摩爾定律”的前身；n 1968年Intel公司誕生。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-95p 集成電路的發(fā)展除了物理原理外還得益于許多新工藝的發(fā)明： 50年美國人奧爾和肖克萊發(fā)明的離子注

5、入工藝； 56年美國人富勒發(fā)明的擴(kuò)散工藝； 60年盧爾和克里斯坦森發(fā)明的外延生長工藝； 60年kang和Atalla研制出第一個(gè)硅MOS管； 70年斯皮勒和卡斯特蘭尼發(fā)明的光刻工藝，使晶體管從點(diǎn)接觸結(jié)構(gòu)向平面結(jié)構(gòu)過渡并給集成電路工藝提供了基本的技術(shù)支持。因此，從70年代開始，第一代集成電路才開始發(fā)展并迅速成熟。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-96集成電路規(guī)模的發(fā)展：集成電路規(guī)模的發(fā)展：p SSI: 1958年制造出包含12個(gè)晶體管的小規(guī)模集成電路p MSI :1966年發(fā)展到集成度為1001000個(gè)晶體管

6、的中規(guī)模集成電路p LSI :1967-1973年，研制出1000個(gè)至10萬個(gè)晶體管的大規(guī)模集成電路p VLSI:1977年研制出在30平方毫米的硅晶片上集成15萬個(gè)晶體管的超大規(guī)模集成電路，這是電子技術(shù)的第四次重大突破，從此真正邁入了微電子時(shí)代；p ULSI (Ultra Large-Scale Integration) ，1993年隨著集成了1000萬個(gè)晶體管的16M FLASH和256M DRAM的研制成功，進(jìn)入了特大規(guī)模集成電路時(shí)代；p GSI（Giga Scale Integration）1994年由于集成1億個(gè)元件的1G DRAM的研制成功，進(jìn)入巨大規(guī)模集成電路時(shí)代。 第1章 VL

7、SI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-97p 形狀:一般為正方形或矩形。p 面積:幾平方毫米到幾百平方毫米。面積增大引起功耗增大、封裝困難、成品率下降，成本提高，可通過增大硅園片直徑來彌補(bǔ)。p 集成度，規(guī)模:包含的晶體管數(shù)目或等效邏輯門的數(shù)量。(1個(gè)2輸入的NAND=4個(gè)晶體管）p 特征尺寸：p 集成電路器件中最細(xì)線條的寬度，對(duì)MOS器件常指柵極所決定的溝導(dǎo)幾何長度，是一條工藝線中能加工的最小尺寸。p 反映了集成電路版圖圖形的精細(xì)程度，特征尺寸的減少主要取決于光刻技術(shù)的改進(jìn)（光刻最小特征尺寸與曝光所用波長）。p 硅園片直徑：

8、考慮到集成電路的流片成品率和生產(chǎn)成本，每個(gè)硅園片上的管芯數(shù)保持在300個(gè)左右。（inch) 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-98p 封裝(Package)：p把IC管芯放入管殼(金屬、陶瓷和塑料）內(nèi)密封，使管芯能長期可靠工作散熱：保證在允許的溫度下正常工作惡劣環(huán)境：化學(xué)介質(zhì)、輻射、振動(dòng)注：1.封裝與互連不會(huì)增強(qiáng)信號(hào)，而只會(huì)減弱信號(hào)強(qiáng)度2.封裝不會(huì)改進(jìn)芯片的性能，只會(huì)限制系統(tǒng)性能p從扦孔形（THP）向表面按裝形式（SMP）發(fā)展，到現(xiàn)在的MCM(multi chip Module）多芯片封裝普及中。 THP以電

9、性能和熱性能優(yōu)良、可靠性等特點(diǎn)而得到廣泛應(yīng)用SMP優(yōu)點(diǎn)是節(jié)省空間、改進(jìn)性能和降低成本，而且它還可以直接將管芯按裝在印制版電路板的兩面，使電路板的費(fèi)用降低60%。目前最多端口已超過1千個(gè)MCM可以說是面向部件的或者說是面向系統(tǒng)或整機(jī)的。MCM技術(shù)集先進(jìn)印刷電路板技術(shù)、先進(jìn)混合集成電路技術(shù)、先進(jìn)表面安裝技術(shù)、半導(dǎo)體集成電路技術(shù)于一體，是典型的垂直集成技術(shù). 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-99p DIP封裝 70年代流行雙列直插封裝，絕大多數(shù)中小規(guī)模集成電路均采用這種封裝形式，其引腳數(shù)一般不超過100個(gè)。 p

10、SMP封裝 80年代出現(xiàn)了芯片載體封裝，其中有陶瓷無引線芯片載體LCCC(LeadlessCeramicChipCarrier)、塑料有引線芯片載體PLCC(PlasticLeadedChipCarrier)、小尺寸封裝SOP(SmallOutlinePackage)、塑料四邊引出扁平封裝PQFP(PlasticQuadFlatPackage) 。p PGA封裝(Pin Grid Array Package) 在芯片的內(nèi)外有多個(gè)方陣形的插針，每個(gè)方陣形插針沿芯片的四周間隔一定距離排列安裝時(shí)，將芯片插入專門的PGA插座。p BGA封裝(BallGridArrayPackage) 球柵陣列封裝。9

11、0年代隨著集成技術(shù)的進(jìn)步、設(shè)備的改進(jìn)和深亞微米技術(shù)的使用，LSI、VLSI、ULSI相繼出現(xiàn)，硅單芯片集成度不斷提高，對(duì)集成電路封裝要求更加嚴(yán)格，I/O引腳數(shù)急劇增加，功耗也隨之增大。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-910DIP：雙列直插封裝（60年代） FP(Flat Package):扁平封裝PLCC：塑料有引線芯片載體封裝LCC：有引線芯片載體封裝BGA:球柵陣列封裝 （90年代初）QFP:四邊引出扁平封裝（80年代） CPGA( Ceramic Pin Grid Array):陶瓷基板PGA 第1

12、章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-911制造工藝制造工藝p 雙極型雙極型BipolarBipolar工藝工藝：最早采用的工藝，多數(shù)使用TTLTTL （Transistor-Transistor LogicTransistor-Transistor Logic）或ECLECL（Emitter-Emitter-Coupled LogicCoupled Logic），耐壓高、速度快，通常用于功率電子、汽車、電話電路與模擬電路；p CMOSCMOS工藝工藝：Complememtary MOSComplememtary M

13、OS，鋁柵晶體管被多晶硅柵所代體，更易于實(shí)現(xiàn)n n溝MOSMOS和p p溝MOSMOS兩種類型的晶體管，即同一集成電路硅片上實(shí)現(xiàn)互補(bǔ)MOSMOS工藝。生產(chǎn)工藝更簡單，器件面積更小。它的晶體管密度大，功耗小。比雙極型集成電路要偏宜，半導(dǎo)體產(chǎn)業(yè)的投資和集成電路市場的發(fā)展傾向于MOSMOS電路；p BiCMOSBiCMOS工藝工藝：雙極型BipolarBipolar和CMOSCMOS兩種工藝的結(jié)合。管芯中大部分采用CMOSCMOS，外圍接口采用雙極型BipolarBipolar，做到功耗低、密度大，電路輸出驅(qū)動(dòng)電流大。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾

14、將上下而求索吾將上下而求索2022-5-912p特征尺寸特征尺寸越來越小(2000K)p時(shí)鐘速度時(shí)鐘速度越來越高(500MHz)p電源電壓單位功耗電源電壓單位功耗越來越低(9層)pI/0I/0引腳引腳越來越多(1200)p功耗功耗越來越大 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-913表表1-1 1-1 集成電路特征參數(shù)的進(jìn)展情況集成電路特征參數(shù)的進(jìn)展情況 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-914圖1 - 2 各階段集成電路產(chǎn)品

15、第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-915 1960年，美國Intel公司Gordon Moore預(yù)言集成電路的發(fā)展遵循指數(shù)規(guī)律(ITIT行業(yè)神話行業(yè)神話），人們稱之為”摩爾定律”，其主要內(nèi)容如下： （原內(nèi)容：每（原內(nèi)容：每1818個(gè)月，相同面積大小的芯片內(nèi)，晶體管個(gè)月，相同面積大小的芯片內(nèi)，晶體管數(shù)量會(huì)增加一倍）數(shù)量會(huì)增加一倍） (1) 集成電路最小特征尺寸以每三年減小70%的速度 下降，集成度每一年翻一番； (2) 價(jià)格每兩年下降一半； (3) 這種規(guī)律在30年內(nèi)是正確的(從1965年開始)。 第1章 VL

16、SI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-916主要特征主要特征 SSI SSIMSIMSI（19661966）LSILSI（1971）VLSIVLSI（19801980）ULSIULSI（1990）GSLGSL元件數(shù)元件數(shù)/ /片片10 10 109 9特征線寬特征線寬mm5 510103 35 51 13 3 11201201001004040151510101515結(jié)深結(jié)深 mm1.220.51.20.20.50.10.2硅片直徑硅片直徑InchInch（mm)mm)2 22 23 3（50507575） 4 45 5（1

17、00125）6 6(150)(150)8 81212表表1-2 1-2 集成電路不同發(fā)展階段的特征參數(shù)主要特征集成電路不同發(fā)展階段的特征參數(shù)主要特征 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-917圖1 3 集成電路集成度和特征尺寸的發(fā)展曲線 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-918圖1 4 CPU的發(fā)展情況集成度：2x growth in 1.96 YearDie size: 14% one YearMemory:4x growt

18、h every 3 YearsCLK:2x every 2 year 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-919p Intel第一塊CPU 4004,4位主理器,主頻108kHz,運(yùn)算速度0.06MIPs(Million Instructions Per Second, 每秒百萬條指令),集成晶體管2,300個(gè),10微米制造工藝,最大尋址內(nèi)存640 bytes,生產(chǎn)日期1971年11月.圖1 5 Intel 4004處理器 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而

19、求索吾將上下而求索2022-5-920圖1 6 Intel Pentium Pro處理器p 64位主理器,主頻133/150/166/180/200MHZ,總線頻率66MHZ,運(yùn)算速度達(dá)到300440MIPs,集成晶體管5.5M個(gè),1微米制造工藝,387針Socket8接口,最大尋址內(nèi)存64GB,緩存16/256kB1MB,生產(chǎn)日期1995年11月. 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-921p Pentium 4 (Willamette核心,423針),主頻1.3G1.7G,FSB400MHZ, 0.18微米

20、制造工藝,Socket423接口, 二級(jí)緩存256K,生產(chǎn)日期2000年11月.p Pentium 4 (478針),至今分為三種核心:Willamette核心(主頻1.5G起,FSB400MHZ,0.18微米制造工藝),Northwood核心(主頻1.6G3.0G,FSB533MHZ,0.13微米制造工藝, 二級(jí)緩存512K,Prescott核心(主頻2.8G起,FSB800MHZ,0.09微米制造工藝,1M二級(jí)緩存,13條全新指令集SSE3),生產(chǎn)日期2001年7月.圖1 7 Intel Pentium4處理器 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索

21、吾將上下而求索吾將上下而求索2022-5-922p CPU發(fā)展趨勢p 多核心p 更小的布線寬度和更多的晶體管 p 更高的總線速度，更大的二級(jí)緩存cache（制造成本很高） 圖1 8 Intel Core Yonah 65nm核心處理器 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-923圖1 9 AMD四核Barcelona 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-924p Barcelona是AMD第一款四核處理器 基于65nm工藝技術(shù)。和

22、Intel Kentsfield四核不同的是，Barcelona并不是將兩個(gè)雙核封裝在一起，而是真正的單芯片四核心。p 其需要11層金屬層，而K8只需要9層。在同工藝情況下Barcelona相比Intel處理器需要更多的金屬層，這意味著量產(chǎn)的復(fù)雜程度也更高。p 擁有四個(gè)核心和2MB三級(jí)緩存，Barcelona的晶體管數(shù)量達(dá)到4.63億個(gè)，相比Intel四核Kentsfield的5.82億還是要少1.19億。這1.19億晶體管主要來自于緩存方面：每一個(gè)Barcelona核心擁有128KB L1緩存和512KB L2緩存，四個(gè)核心共享2MB L3緩存，那么芯片上總緩存容量為4.5MB。而Intel

23、 Kentsfield中每一個(gè)核心配備了64KB L1緩存，兩個(gè)核心共享4MB L2緩存，總緩存容量為8.25MB，比Barcelona高出80%，體現(xiàn)在晶體管數(shù)量上有25.6%的增加。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-925p1.3.1 EDA1.3.1 EDA的含義的含義p1.3.2 EDA1.3.2 EDA技術(shù)發(fā)展的三個(gè)階段技術(shù)發(fā)展的三個(gè)階段p1.3.3 EDA1.3.3 EDA技術(shù)的特點(diǎn)及發(fā)展方向技術(shù)的特點(diǎn)及發(fā)展方向p1.3.4 1.3.4 常用常用 EDAEDA工具工具 第1章 VLSI概述路漫漫

24、其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-926ElectronicDesignAutomation：電子設(shè)計(jì)自化電子設(shè)計(jì)自化。 它的發(fā)展是以計(jì)算機(jī)科學(xué)、微電子技術(shù)的發(fā)展為基礎(chǔ)的，并融合了應(yīng)用電子技術(shù)、智能技術(shù)以及計(jì)算機(jī)圖形學(xué)、拓?fù)鋵W(xué)、計(jì)算數(shù)學(xué)等眾多學(xué)科的最新成果發(fā)展起來的。簡單的說，EDA就是立足于計(jì)算機(jī)工作平臺(tái)計(jì)算機(jī)工作平臺(tái)而開發(fā)出來的一整套先進(jìn)的設(shè)計(jì)電子系統(tǒng)的軟件軟件。熟練地掌握EDA技術(shù)，可以大大提高工作效率。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-92

25、7行為行為綜合功能邏輯綜合90年代高層次設(shè)計(jì)自動(dòng)化邏輯布局布線80年代計(jì)算機(jī)輔助工程版圖圖形生成掩模70年代計(jì)算機(jī)輔助設(shè)計(jì)圖1 10 EDA技術(shù)的發(fā)展階段CADCAEEDACADCAEEDASOC(基于平臺(tái)和IP復(fù)用技術(shù)） 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-928CADCAD（Computer Aided DesignComputer Aided Design）階段）階段CADCAD階段：階段：是EDA技術(shù)發(fā)展的早期階段。 原因：計(jì)算機(jī)的功能比較有限(16位)，還沒有普 及；電子設(shè)計(jì)軟件功能比較弱。 用途：對(duì)

26、設(shè)計(jì)的電路的性能進(jìn)行一些模擬和預(yù)測； 完成PCB板的布局布線及簡單的版圖繪制。CAECAE（ Computer Aided EngineeringComputer Aided Engineering）階段）階段CAECAE階段：階段：集成電路規(guī)模擴(kuò)大，電子系統(tǒng)設(shè)計(jì)逐步復(fù)雜使 得CAD工具逐步完善和發(fā)展，尤其是設(shè)計(jì)方法 學(xué)、設(shè)計(jì)工具集成化。 特點(diǎn)：單點(diǎn)設(shè)計(jì)工具和單元庫逐漸完善，開始有許多單 點(diǎn)工具集成在一起，工作效率大大提高。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-929EDAEDA（Electronic Desi

27、gn AutomationElectronic Design Automation）階段）階段電子設(shè)計(jì)的要求電子設(shè)計(jì)的要求： 工藝進(jìn)入深亞微米；芯片規(guī)模達(dá)到上百萬、上千萬甚 至上億個(gè)晶體管；芯片的工作速度達(dá)到Gbps(GHz/s) 級(jí)。EDAEDA輔助設(shè)計(jì)層次輔助設(shè)計(jì)層次： 系統(tǒng)級(jí)、門級(jí)和物理實(shí)現(xiàn)級(jí)。EDAEDA設(shè)計(jì)涉及的電子電路設(shè)計(jì)領(lǐng)域：設(shè)計(jì)涉及的電子電路設(shè)計(jì)領(lǐng)域： 低頻到高頻 ； 線性電路到非線性電路； 模擬電路到數(shù)字電路； PCB板設(shè)計(jì)到FPGA開發(fā)。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-930系統(tǒng)級(jí)設(shè)計(jì)

28、混合電路設(shè)計(jì)綜合與仿真數(shù)字電路設(shè)計(jì)模擬電路設(shè)計(jì)PCB板設(shè)計(jì)圖設(shè)計(jì)高速電路設(shè)計(jì)EDA工具工具PLD開發(fā)圖1 11 EDA技術(shù)的主要應(yīng)用范疇 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-9311.EDA1.EDA技術(shù)特點(diǎn)：技術(shù)特點(diǎn)：(1)(1)高層次綜合與優(yōu)化高層次綜合與優(yōu)化目的： 更好的支持自頂向下的設(shè)計(jì)方法。(2)(2)采用硬件描述語言進(jìn)行設(shè)計(jì)采用硬件描述語言進(jìn)行設(shè)計(jì)（VHDLVHDL，Verilog HDL)Verilog HDL)特點(diǎn)： 語言的公開可利用性；設(shè)計(jì)與工藝的無關(guān)性；寬范圍的描述能力；便于組織大規(guī)模系統(tǒng)設(shè)

29、計(jì)；便于設(shè)計(jì)復(fù)用、保存和修改；更適合描述大規(guī)模數(shù)字系統(tǒng)，能夠使設(shè)計(jì)者在比較抽象的層次上對(duì)所設(shè)計(jì)的系統(tǒng)結(jié)構(gòu)和邏輯功能進(jìn)行描述。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-932(3)(3)開放性和標(biāo)準(zhǔn)化開放性和標(biāo)準(zhǔn)化 現(xiàn)代EDA工具普遍采用標(biāo)準(zhǔn)化和開放性框架結(jié)構(gòu)，任何一個(gè)EDA系統(tǒng)只要建立符合標(biāo)準(zhǔn)化和開放性框架結(jié)構(gòu)，就可以接納其他廠商的EDA工具一起進(jìn)行設(shè)計(jì)， 實(shí)現(xiàn)EDA工具間組合和資源共享。(4)IP(4)IP模塊的設(shè)計(jì)和可重復(fù)利用模塊的設(shè)計(jì)和可重復(fù)利用2.EDA2.EDA技術(shù)發(fā)展方向：技術(shù)發(fā)展方向：(1)智能化更高

30、、功能更強(qiáng)、高層次綜合；(2)支持軟、硬協(xié)同設(shè)計(jì)；(3)EDA技術(shù)將隨著微電子技術(shù)、計(jì)算機(jī)技術(shù)不斷發(fā)展。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-933排名公司名1999200020012001/2000增長率2001年市場占有率1Cadence523.4634.9838.832.1%31.2%2Synopsys491.7415.4332.9-19.9%12.4%3Mentor Graphics327.8348.9329.8-5.5%12.3%4Avant!220.3222.3241.38.6%9.0%5Agile

31、nt50.966.280.020.9%3.0%全球EDA市場總計(jì)2,274.42,497.32,686.37.6%100%目前全球EDA軟件由Cadence、Synopsys、Mentor三大廠商主導(dǎo)的局面，短時(shí)間內(nèi)很難改變。其中，cadence強(qiáng)項(xiàng)為IC版圖設(shè)計(jì)和PCB設(shè)計(jì)；Synopsys強(qiáng)項(xiàng)為邏輯綜合； Mentor強(qiáng)項(xiàng)為PCB設(shè)計(jì)和深亞微米IC設(shè)計(jì)驗(yàn)證和測試。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-934EDAEDA工具分類工具分類EDA工具分類工具分類使用目的使用平臺(tái)器件屬性設(shè)計(jì)流程PCB設(shè)計(jì)IC設(shè)計(jì)P

32、LD設(shè)計(jì)工作站（UNIX）PC（Windows/Linux)設(shè)計(jì)輸入綜合工具仿真工具版圖設(shè)計(jì)HDL輸入電路圖輸入行為綜合邏輯綜合行為仿真邏輯仿真數(shù)/模混合仿真布局布線后仿真電路模擬數(shù)字電路設(shè)計(jì)模擬電路設(shè)計(jì) 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-935p 設(shè)計(jì)輸入與仿真p Cadence:Virtuoso composer、Verilog_XL、NCVHDL、NCSimp Aldec：ActiveHDLp Mentor：Modelsimp Synopsys：VCS/VSSp 綜合工具:HDL轉(zhuǎn)化為門級(jí)網(wǎng)表p Syn

33、opsys：DC Expertp Cadence:BuilderGatesp Synplicity：Synplify prop 布局布線工具p Cadence:PKS和SEPKSp Synopsys：Physical Compilerp 物理版圖設(shè)計(jì)和驗(yàn)證工具p Cadence:Virtuoso Layout Editor p Synopsys:ComosSEp 模擬電路編輯與仿真工具p Synopsys:HSpicep Cadence:Spectre Simulator 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-9

34、36 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-937 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-938VCSVCS是是是是SynopsysSynopsys 公司的公司的公司的公司的VerilogVerilogHDLHDL仿真軟件，仿真軟件，仿真軟件，仿真軟件， SciroccoScirocco是是是是VHDLVHDL軟件軟件軟件軟件VCS/VCS/SciroccoSciroccoActive HDLActive HDL是是是是AldecA

35、ldec的的的的VerilogVerilogHDL/VHDLHDL/VHDL仿真軟件，簡單仿真軟件，簡單仿真軟件，簡單仿真軟件，簡單易用易用易用易用Active HDLActive HDL這些都是這些都是 Cadence 公司的公司的VHDL/Verilog 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-939 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-940 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上

36、下而求索吾將上下而求索2022-5-941p1.4 .1 1.4 .1 ICIC產(chǎn)業(yè)的分工產(chǎn)業(yè)的分工p1.4 .2 1.4 .2 ICIC產(chǎn)品的分類產(chǎn)品的分類 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-942p (1)IC(1)IC設(shè)計(jì)設(shè)計(jì)(IC design )(IC design )（FablessFabless）: :是IC產(chǎn)業(yè)的高端，IC產(chǎn)業(yè)65%的利潤在這一環(huán)節(jié)實(shí)現(xiàn)，在地域上主要集中在發(fā)達(dá)國家，如美國。IC設(shè)計(jì)90%在美國，10%在其他發(fā)達(dá)地區(qū)，如法國和英國；p (2)IC(2)IC制造制造(IC foun

37、dry ):(IC foundry ):是IC產(chǎn)業(yè)的中端，IC產(chǎn)業(yè)25%利潤在這一環(huán)節(jié)實(shí)現(xiàn)，在地域上主要集中在發(fā)達(dá)國家和地區(qū)；p (3)IC(3)IC封裝測試封裝測試(IC packaging and testing):(IC packaging and testing):是IC產(chǎn)業(yè)的低端，IC產(chǎn)業(yè)只有10%的利潤是在這一環(huán)節(jié)實(shí)現(xiàn)，在地域上主要集中在新興市場國家（中國和印度等亞洲國家）；p (4)(4)輔助產(chǎn)業(yè)：輔助產(chǎn)業(yè)：包括晶圓生產(chǎn)、制造設(shè)備儀器及相關(guān)化學(xué)材料等。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-943圖

38、1 12 IC產(chǎn)業(yè)鏈?zhǔn)疽鈭DIC產(chǎn)業(yè)可分為設(shè)備業(yè)、設(shè)計(jì)業(yè)、加工業(yè)、和支撐業(yè)（包括硅晶圓、各種化學(xué)試劑、氣體、引線框等）。IC加工本身按其順序可分為光掩膜業(yè)、制造業(yè)（包括IDM和Foundry）、封裝業(yè)和器件測試業(yè)。IC 生產(chǎn)企業(yè)IC 用戶IC 設(shè)計(jì)系統(tǒng)設(shè)計(jì)邏輯設(shè)計(jì)圖形設(shè)計(jì)光罩 /掩膜芯片制造晶膜沉淀光罩校準(zhǔn)顯影/刻蝕氧化/擴(kuò)散離子注入化學(xué)氣相淀積電極金屬蒸鍍晶片檢查芯片封裝劃片/切片置放/焊線塑膜測試篩選材料化學(xué)試劑氣體引線框硅 晶 圓拉 單 晶切片IC 制造流程ICIC 生產(chǎn)企業(yè)生產(chǎn)企業(yè)ICIC 用戶用戶IC IC 設(shè)計(jì)設(shè)計(jì)系統(tǒng)設(shè)計(jì)邏輯設(shè)計(jì)圖形設(shè)計(jì)光罩 /掩膜芯片制造芯片制造晶膜沉淀光罩校準(zhǔn)顯

39、影/刻蝕氧化/擴(kuò)散離子注入化學(xué)氣相淀積電極金屬蒸鍍晶片檢查芯片封裝芯片封裝劃片/切片置放/焊線塑膜測試篩選測試篩選材料化學(xué)試劑氣體引線框硅 晶 圓拉 單 晶切片ICIC制造流程制造流程 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-944圖1 13 IC產(chǎn)業(yè)分工Fabless設(shè)計(jì)公司設(shè)計(jì)公司Foundry制造公司制造公司Packaging & Testing公司公司Fabless 銷售公司銷售公司掩模版圖半成品(裸片)成品Customer 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而

40、求索吾將上下而求索吾將上下而求索2022-5-945IC產(chǎn)品分為數(shù)字電路、模擬電路和數(shù)模混合電路。 數(shù)字電路數(shù)字電路主要包括：存儲(chǔ)器、微處理器和邏輯電路； 模擬電路模擬電路主要包括：標(biāo)準(zhǔn)模擬電路和特殊模擬電路。圖1 14 IC產(chǎn)品分類集集成成電電路路數(shù)數(shù)字字電電路路模模擬擬電電路路存儲(chǔ)器存儲(chǔ)器微處理器微處理器邏輯邏輯IC特殊應(yīng)用模擬特殊應(yīng)用模擬 IC其它模擬其它模擬IC標(biāo)準(zhǔn)模擬標(biāo)準(zhǔn)模擬ICMPUMCUDSPDRAMSRAMMaskROMNon-Volatile其它EPROMEEPROMFlashASIC標(biāo)準(zhǔn)IC其它IC 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而

41、求索吾將上下而求索吾將上下而求索2022-5-946p 1.5 .3 IP復(fù)用技術(shù)復(fù)用技術(shù) 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-947系統(tǒng)級(jí)系統(tǒng)級(jí)芯片級(jí)芯片級(jí)寄存器級(jí)寄存器級(jí)門級(jí)門級(jí)電路級(jí)電路級(jí)版圖級(jí)版圖級(jí)設(shè)計(jì)層次描述域物理實(shí)現(xiàn)方法描述域PCBFPGACPLD V L S I行為結(jié)構(gòu)設(shè)計(jì)設(shè)計(jì)Top-down實(shí)現(xiàn)實(shí)現(xiàn)Bottom-up全定制全定制半定制半定制準(zhǔn)全定制準(zhǔn)全定制 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-948Top-dow

42、n：自頂向下設(shè)計(jì)，在EDA工具支持下逐漸成為IC主 要設(shè)計(jì)方法設(shè)計(jì)次序：行為設(shè)計(jì)、結(jié)構(gòu)設(shè)計(jì)、邏輯設(shè)計(jì)、電路設(shè)計(jì)和版 圖設(shè)計(jì)從系統(tǒng)設(shè)計(jì)入手，在頂層進(jìn)行功能方框圖的劃分和結(jié)構(gòu)設(shè)計(jì)；在功能級(jí)進(jìn)行仿真、糾錯(cuò)，并用硬件描述語言對(duì)高層次的系統(tǒng)行為進(jìn)行描述；用綜合工具將設(shè)計(jì)轉(zhuǎn)化為具體門電路網(wǎng)表。注：在Top-down的設(shè)計(jì)過程中，需要有EDA工具的支持，如綜合，設(shè)計(jì)必須經(jīng)過：“設(shè)計(jì)驗(yàn)證修改設(shè)計(jì)再驗(yàn)證”的過程，不斷反復(fù)，直到結(jié)果能夠完全滿足邏輯功能要求，并且在速度、功耗、價(jià)格和可靠性方面實(shí)現(xiàn)較為合理的平衡。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而

43、求索2022-5-949圖1-15 Top-down設(shè)計(jì)次序 行為級(jí)：確定芯片功能、性能、面積、工藝和成本等 結(jié)構(gòu)級(jí)：將芯片分解為接口清晰、相互關(guān)系明確、盡可能簡單的子系統(tǒng)，利用子系統(tǒng)構(gòu)建較好的總體結(jié)構(gòu) 邏輯級(jí)：考慮各功能模塊的具體實(shí)現(xiàn)，盡可能采用規(guī)則結(jié)構(gòu)實(shí)現(xiàn)模塊，充分利用經(jīng)過考驗(yàn)的邏輯單元或模塊。需要進(jìn)行邏輯仿真，確定邏輯設(shè)計(jì)正確 電路級(jí)：轉(zhuǎn)為電路圖，進(jìn)行電路仿真，確定電路特性、功耗和延時(shí)等 版圖級(jí)：根據(jù)電路圖繪制用于工藝制造的電路版圖。完成版圖后進(jìn)行參數(shù)提取和電路后仿真。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5

44、-950p綜合綜合 綜合：指將一種設(shè)計(jì)轉(zhuǎn)化為另一種設(shè)計(jì)形式。我們這里是指將HDL語言、原理圖等設(shè)計(jì)輸入翻譯成由與、或、非門，RAM，觸發(fā)器等基本邏輯單元組成的邏輯連接，并根據(jù)目標(biāo)及要求優(yōu)化所生成的邏輯，最后得到網(wǎng)表文件供布局布線用。高層綜合：（行為綜合）是將系統(tǒng)的行為、各個(gè)組成部分的功能及輸入輸出，用HDL加以描述，然后進(jìn)行行為綜合，同時(shí)通過高層次硬件仿真進(jìn)行驗(yàn)證。邏輯綜合：將邏輯行為描述轉(zhuǎn)換為使用門級(jí)單元的結(jié)構(gòu)描述，同時(shí)要進(jìn)行門級(jí)邏輯仿真和測試綜合。物理綜合：（版圖綜合）是將網(wǎng)表描述轉(zhuǎn)換為版圖。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將

45、上下而求索2022-5-951Bottom-up:自頂向上設(shè)計(jì)，是傳統(tǒng)的設(shè)計(jì)思路。該方法盛 行于上世紀(jì)七、八十年代方法： 一般是設(shè)計(jì)者選擇標(biāo)準(zhǔn)集成電路，或者將各種基本單元，如各種門電路以及像加法器、計(jì)數(shù)器等模塊做成基本單元庫，調(diào)用這些基本單元，逐級(jí)向上組合，直到設(shè)計(jì)出滿足自己需要的系統(tǒng)。這種設(shè)計(jì)方法如同一磚一瓦建造金字塔。 （門級(jí)RTL級(jí)電路系統(tǒng)）缺點(diǎn)： 只適于萬門以內(nèi)的設(shè)計(jì)、設(shè)計(jì)效率低、周期長、成本高、一次性成功率低。 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-952IP（Intellectual Property

46、）：指知識(shí)產(chǎn)權(quán)、著作權(quán)等。IC設(shè)計(jì)中的IP： 指完成某種功能的設(shè)計(jì)模塊。在集成電路設(shè)計(jì)過程中，通過繼承、共享或購買所需的部分或全部知識(shí)產(chǎn)權(quán)內(nèi)核(IP Core)，進(jìn)行設(shè)計(jì)、綜合和驗(yàn)證，從而加速流片設(shè)計(jì)過程的設(shè)計(jì)方法。IP核的分類：硬核：以版圖形式實(shí)現(xiàn)的設(shè)計(jì)模塊，它基于一特定的工藝優(yōu)化過的物理版圖，而且用戶不能改動(dòng)，用戶得到的硬核是產(chǎn)品的功能，而不是設(shè)計(jì)。 功用：存儲(chǔ)器、模擬器件和一些接口。軟核：在寄存器級(jí)或門級(jí)對(duì)電路功能的不涉及工藝的HDL描述，表現(xiàn)為Verilog HDL或 VHDL代碼，用戶可根據(jù)需要修改文件。 功用：算法、編譯碼和加密等模塊。固核：介于硬、軟核之間（一般工藝進(jìn)行綜合和布局

47、的IP核），它允許用戶重新定義關(guān)鍵參數(shù),內(nèi)部連線也可以重新優(yōu)化。（EDIF網(wǎng)表形式）1.5 .3 IP1.5 .3 IP復(fù)用技術(shù)復(fù)用技術(shù) 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-953p IP核的特點(diǎn)： 軟核:開發(fā)成本低，使用靈活，預(yù)測性較差，延時(shí)不一定能達(dá)到要求。但設(shè)計(jì)最能體現(xiàn)設(shè)計(jì)思想，適合二次開發(fā)； 硬核:開發(fā)成本較高，可預(yù)測性強(qiáng)，可靠性強(qiáng)，很快能投入使用； 固核:性能介于硬核和軟核之間。 IP復(fù)用：節(jié)省時(shí)間、縮短開發(fā)周期、避免重復(fù)勞動(dòng)。SOC處理器核（MCU）DSP核RAM/ROMA/DD/AUSB接口I/O

48、單元圖1 16 SOC結(jié)構(gòu)示意圖 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-954系統(tǒng)組成系統(tǒng)組成： SOC系統(tǒng)由微處理器核（MCU core）、數(shù)字信號(hào)處理核（DSP core）、存儲(chǔ)器核（RAM/ROM ）、A/D核、D/A核以及USB接口等核構(gòu)成。圖1 17 FPGA中嵌入 IP核的SOPC( Altera StartixII ） 第1章 VLSI概述路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮路漫漫其修遠(yuǎn)兮 吾將上下而求索吾將上下而求索吾將上下而求索2022-5-955a)模型復(fù)雜問題（器件、時(shí)序、連線、版圖效應(yīng)） 對(duì)EDA工具的要求越來越高器件模型：能精確地描述深亞微米工藝的物理特性和電學(xué)特性的短溝道器件模型，充分考慮工藝、電壓和溫度。（二次效應(yīng)：電阻、電感、電流泄露、電子遷移等）分布參數(shù)模型時(shí)序收斂：一般指前后端設(shè)計(jì)時(shí)序一致，也就是邏輯與物理的反復(fù)設(shè)計(jì)問題。這使得前端設(shè)計(jì)與后端設(shè)計(jì)聯(lián)系更密切(0.8um(0.8um1 1次,0.5um0.5um5 5次,0.35um0.35um1010次) ) 互連線延遲模型：互連延遲將超過門延遲，而且由于集成電路工作頻率的提高，允許的