計(jì)算機(jī)組成原理課程設(shè)計(jì)內(nèi)存擴(kuò)充與cpu連接

1、課 程 設(shè) 計(jì)（論文）課程名稱 計(jì)算機(jī)組成原理 題目名稱 內(nèi)存擴(kuò)充與cpu連接 學(xué)生學(xué)部（系） 計(jì)算機(jī)藝術(shù)與設(shè)計(jì)學(xué)部專業(yè)班級 07網(wǎng)絡(luò)工程班 學(xué)    號 1071981 學(xué)生姓名 指導(dǎo)教師 呂國華 2009 年 6 月 15 日目 錄1、引言 11.1設(shè)計(jì)思想 11.2設(shè)計(jì)題目 11.3設(shè)計(jì)任務(wù) 12、正文 22.1圖表 2 8086CPU簡化引腳圖 2 內(nèi)存芯片邏輯圖 3 譯碼器與門電路邏輯圖 32.2設(shè)計(jì)思路 42.3設(shè)計(jì)過程 42.4設(shè)計(jì)說明 63、結(jié)論 64、參考文獻(xiàn) 65、心得體會 71.引 言1.1設(shè)計(jì)思想“計(jì)算機(jī)組成原理”是計(jì)算機(jī)類各專業(yè)學(xué)生必修課

2、程之一，它主要討論計(jì)算機(jī)各大部件的基本組成原理，各大部件互連構(gòu)成整機(jī)系統(tǒng)的技術(shù)。在學(xué)生系統(tǒng)完成各部件原理的學(xué)習(xí)以后，有必要根據(jù)要求把各部件組織起來，成為計(jì)算機(jī)內(nèi)部的一個(gè)大的部件，以至整機(jī)硬件或構(gòu)成計(jì)算機(jī)的主機(jī)。從而加深學(xué)生對計(jì)算機(jī)的整體認(rèn)識。1.2設(shè)計(jì)題目內(nèi)存的擴(kuò)充與CPU的連接現(xiàn)有如下存儲芯片：2K×1的ROM，4K×1的RAM，8K×1的ROM。若用他們組成容量為16KB的存儲器，前4KB為ROM,后12KB為RAM。構(gòu)成的容量為16KB的存儲器連接到8086CPU芯片。8086是一個(gè)16位數(shù)據(jù)總線和20位地址總線的芯片。（見下頁圖1圖3）。1.3設(shè)計(jì)任務(wù)設(shè)計(jì)

3、任務(wù)：只進(jìn)行硬件設(shè)計(jì)，不進(jìn)行軟件設(shè)計(jì)，主要設(shè)計(jì)任務(wù)如下:(1) 計(jì)算機(jī)各種存儲器芯片各用多少片？若給出的芯片沒有用上，要作出說明。(2) 正確選擇譯碼器與門電路，并正確地與CPU連接，相應(yīng)地畫出邏輯結(jié)構(gòu)圖和組成框圖。說明：圖中凡與芯片直接連接的地址總線和數(shù)據(jù)總線均用粗黑線畫，其他線用細(xì)線畫。(3) 分析一下組成的存儲器有無地址重疊的現(xiàn)象。若有，是何原因。(4) 說明邏輯結(jié)構(gòu)圖中各部件的功能。2.正文2.1圖表1 402 39 38373635328086CPU2916 25 19 22 20 21 8086CPU簡化引腳圖GND地線，輸入AD0AD15，數(shù)據(jù)/地址復(fù)用線，雙向，三態(tài)AD16AD

4、19，地址/狀態(tài)復(fù)用線，輸出，三態(tài)RD讀控制，輸入CLK系統(tǒng)時(shí)鐘，輸入VCC電源+5V，輸入ALE允許地址鎖存，輸出RESET系統(tǒng)復(fù)位，輸入WR寫控制，輸出，三態(tài) GND_ _VCC AD14_ _AD15 _A16/S3 _A17/S4 _A18/S5 _A19/S6 . . . _RD . _WR(LOCK) AD0_ _ALE(QS0) CLK_ _RESET GND_ _READY 8086CPU引腳圖2.1.2內(nèi)存芯片邏輯圖A10-A0地址總線 WE寫讀引腳D7-D0數(shù)據(jù)總線 CS芯片選擇引腳內(nèi)存芯片邏輯圖，如圖2.1.2所示4K×1RAM2K×1ROMWECSD

5、7-D0D7-D0CSA10 A0A10 A0 內(nèi)存芯片邏輯圖譯碼器與門電路邏輯圖譯碼器與門電路邏輯圖，如圖所示譯碼器 .譯碼器與門電路邏輯圖&2.2設(shè)計(jì)思路（1）計(jì)算出需要的各種芯片數(shù)用2K×1的ROM芯片設(shè)計(jì)容量為4KB的ROM，需4片用4K×1的RAM芯片設(shè)計(jì)容量為12KB的RAM，需6片在設(shè)計(jì)過程中，沒有使用到的是8K×1的ROM芯片, 組成的存儲器有地址重疊的現(xiàn)象，這是因?yàn)锳14和A15沒有參加譯碼。（2）寫出每個(gè)芯片的地址分配各存儲芯片的地址分配如下：A15 A14 A13 A12 A11 A10A0× × 0 0 0 .

6、. . 2K×8ROM× × 0 0 1 . . . 2K×8ROM× × 0 1 . . . . . 4K×8RAM× × 1 0 . . . . . 4K×8RAM× × 1 1 . . . . . 4K×8RAM（3）根據(jù)給出的內(nèi)存擴(kuò)充邏輯電路與給定的8086CPU（見圖1）引腳圖正確的連接起來。連接的方法是：內(nèi)存與CPU的地址線，數(shù)據(jù)線，讀寫線對應(yīng)相連，內(nèi)存沒有的引腳不用考慮。2.3設(shè)計(jì)過程(1)設(shè)計(jì)過程中共需要2K×1的ROM4片，需要4K

7、15;1的RAM6片。(2)首先用4個(gè)2K×1的ROM存儲芯片和6個(gè)4K×1的RAM存儲芯片組成16KB的存儲器(前4KB為ROM;后12KB為RAM);然后使用一個(gè)2:4譯碼器對存儲器芯片的連接，因?yàn)槠x線不夠，所以要將譯碼器中的一條片選線與與門邏輯器件進(jìn)行連接，再通過邏輯電路將多余的芯片進(jìn)行連接。最后是與CPU的連接，CPU的數(shù)據(jù)線A0A10連接到10個(gè)存儲器芯片的數(shù)據(jù)線A0A10;6個(gè)RAM芯片的寫線連接到CPU中的寫線;CPU中的A11連接到邏輯電路中;CPU中的A12和A13與譯碼器中的兩輸入線相連接。(3)內(nèi)存與CPU的連接邏輯圖詳細(xì)邏輯圖請見下頁。 D7 D0

8、A11 A13 A12 8086CPUA11A0 we2K×1ROM2K×1ROM2K×1ROM2K×1ROM4K×1RAM4K×1RAM4K×1RAM4K×1RAM4K×1RAM4K×1RAM&&112 : 4譯碼器D7D0CS0weCS1weCS2weCS3weCPU與內(nèi)存的邏輯連接圖2.4設(shè)計(jì)說明在設(shè)計(jì)過程中，沒有使用到的是8K×1的ROM芯片;組成的存儲器有地址重疊的現(xiàn)象，這是因?yàn)锳14和A15沒有參加譯碼，存儲器地址線分配（A13A11）從000111，而且是

9、先分配給ROM芯片的地址，再分配給RAM芯片的地址。另外，各部件的功能是： (1)8086CPU就是一個(gè)微處理器，包括控制器、運(yùn)算器和寄存器，是一個(gè)中央處理部件。(2)邏輯器件是連接RAM芯片的器件，功能是擴(kuò)展片選線。4(3)2:4譯碼器是一個(gè)使CPU和存儲器正常連接的一個(gè)部件，具有進(jìn)行片選的功能。(4)存儲器是存儲數(shù)據(jù)和程序的一個(gè)器件，是一個(gè)記憶裝置，其中ROM是一種只能進(jìn)行讀不能進(jìn)行寫的存儲器;RAM是能進(jìn)行讀和寫的存儲器。3.結(jié)論 由于存儲芯片的容量是有限的，主存儲器往往是要由一定數(shù)量的芯片構(gòu)成的。而由若干芯片構(gòu)成的主存還需要與CPU連接，才能在CPU的控制下完成讀寫操作。這次課程設(shè)計(jì)的

10、主要內(nèi)容就是關(guān)于8086CPU內(nèi)存的擴(kuò)充與連接，要求我們熟練掌握8086的內(nèi)部結(jié)構(gòu)和外部各個(gè)基本引腳的功能和特性。在了解了存儲器的結(jié)構(gòu)之后，我們需要進(jìn)一步了解存儲器和CPU之間的連接。 存儲器與CPU之間的硬連接共有3組連線：地址總線（AB），數(shù)據(jù)總線（DB）和控制總線（CB）。所以，此次設(shè)計(jì)就是要求我們解決存儲器與地址總線，數(shù)據(jù)總線和控制總線之間的連接問題。4.參考文獻(xiàn)1王愛英.計(jì)算機(jī)組成原理與匯編語言程序設(shè)計(jì).北京：電子工業(yè)出版社，19972徐愛萍.計(jì)算機(jī)組成原理習(xí)題與解析.北京：清華大學(xué)出版社，2004.33蔣本珊.計(jì)算機(jī)組成原理.北京：清華大學(xué)出版社，20085.心得體會與教師評語心得體會總體來說，這次課程設(shè)計(jì)的順利完成，加深了我對內(nèi)存的字?jǐn)U充與位擴(kuò)充的認(rèn)識，以及對部分譯碼的掌握，同時(shí)也使我對CPU各引腳的功能有了更多