課題五 分立元件門(mén)電路及TTL集成門(mén)電路_第1頁(yè)
課題五 分立元件門(mén)電路及TTL集成門(mén)電路_第2頁(yè)
課題五 分立元件門(mén)電路及TTL集成門(mén)電路_第3頁(yè)
課題五 分立元件門(mén)電路及TTL集成門(mén)電路_第4頁(yè)
課題五 分立元件門(mén)電路及TTL集成門(mén)電路_第5頁(yè)
已閱讀5頁(yè),還剩50頁(yè)未讀, 繼續(xù)免費(fèi)閱讀

下載本文檔

版權(quán)說(shuō)明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請(qǐng)進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡(jiǎn)介

1、課題課題5:5:分立元件門(mén)電路及分立元件門(mén)電路及TTLTTL與非門(mén)與非門(mén) n了解門(mén)電路的電路結(jié)構(gòu)及性能特點(diǎn)n熟練掌握各種門(mén)的功能。熟練掌握各種門(mén)的功能。一一 半導(dǎo)體二極管、三極管的開(kāi)關(guān)特性半導(dǎo)體二極管、三極管的開(kāi)關(guān)特性開(kāi)關(guān)特性開(kāi)關(guān)特性體現(xiàn)開(kāi)關(guān)作用體現(xiàn)開(kāi)關(guān)作用靜態(tài)特性靜態(tài)特性轉(zhuǎn)換過(guò)程轉(zhuǎn)換過(guò)程動(dòng)態(tài)特性動(dòng)態(tài)特性理想開(kāi)關(guān)特性理想開(kāi)關(guān)特性Z0 短路、相當(dāng)開(kāi)關(guān)閉合短路、相當(dāng)開(kāi)關(guān)閉合Z 斷路、相當(dāng)開(kāi)關(guān)斷開(kāi)斷路、相當(dāng)開(kāi)關(guān)斷開(kāi)D正偏正偏D導(dǎo)通導(dǎo)通UD很小很小電路導(dǎo)通電路導(dǎo)通 UD 0.7V,硅管硅管 UD 0.3V,鍺管鍺管D反偏反偏D截止截止UD很大很大電路斷開(kāi)電路斷開(kāi)注注:講課如不特殊說(shuō)明講課如不特殊說(shuō)明,

2、均以硅管為例均以硅管為例.D正偏時(shí),正偏時(shí),PN結(jié)電阻較小。加上反壓結(jié)電阻較小。加上反壓后,形成較大的后,形成較大的I2;爾后,隨著結(jié)電;爾后,隨著結(jié)電阻的增加,反向電流逐漸減小,直至阻的增加,反向電流逐漸減小,直至漏電流漏電流Is。DRDUiV+iVt1V2VDIt1I2Iret21 . 0 IIs反向恢復(fù)過(guò)程反向恢復(fù)過(guò)程:反向恢復(fù)時(shí)間反向恢復(fù)時(shí)間 tre說(shuō)明說(shuō)明: 轉(zhuǎn)換時(shí)間:截止導(dǎo)通 較小 導(dǎo)通截止較大 故D的開(kāi)關(guān)時(shí)間以tre來(lái)衡量。 Vi的最高頻率以10 tre來(lái)取值。所需的時(shí)間。電流由,I 1 . 0RVI222R導(dǎo)通導(dǎo)通截止截止S3V0VSRRD3V0V二極管的開(kāi)關(guān)特性二極管的開(kāi)關(guān)特

3、性10KVcc=5V1k Vo =30iVT截止截止飽和飽和Vbe Vbc反偏(或Ibs ,開(kāi)關(guān)閉合。VVRRVIicesCccCcesccbsb3 . 0 , VVT從:從:截止導(dǎo)通 ,建立電荷需要時(shí)間 ton導(dǎo)通截止存儲(chǔ)電荷消散需要時(shí)間 toff 開(kāi)關(guān)時(shí)間開(kāi)關(guān)時(shí)間:說(shuō)明說(shuō)明: 轉(zhuǎn)換時(shí)間:截止導(dǎo)通 時(shí)間ton較小 導(dǎo)通截止時(shí)間toff較大 toff中 ts占主要部分。max9 . 0cImax1 . 0cIdtrtstftcit0iVt0fsoffrdontttttt開(kāi)啟 延時(shí) 上升關(guān)閉 存儲(chǔ) 下降飽和飽和3V0VuO 0uO UCC+UCCuiRBRCuOTuO+UCCRCECuO+UCC

4、RCEC3V0V對(duì)應(yīng)三種基本邏輯運(yùn)算,有三種基本門(mén)電路電路電路 5V A0V BFRD1D2Vcc(5V)原理原理VA VB VF D1 D20V 0V 0.7V 0V 5V 0.7V 5V 0V 0.7V 5V 5V 5 V 電路分析要求出輸入的電路分析要求出輸入的各種組合與輸出的關(guān)系各種組合與輸出的關(guān)系電位表:電位表:VA VB VF D1 D20V 0V 0.7V 0V 5V 0.7V 5V 0V 0.7V 5V 5V 5 V 0低電位低電位1高電位高電位真值表真值表: A B F 0 0 0 0 1 0 1 0 0 1 1 1實(shí)現(xiàn)實(shí)現(xiàn)了與了與邏輯邏輯功能功能實(shí)現(xiàn)實(shí)現(xiàn)了與了與邏輯邏輯功能

5、功能符號(hào)符號(hào)ABF&國(guó)標(biāo)國(guó)標(biāo) 慣用慣用 國(guó)外國(guó)外ABFABF電路電路 5V A0V BFRD1D2原理原理VA VB VF D1 D20V 0V 0V 0V 5V 4.3V 5V 0V 4.3V 5V 5V 4.3V 電位表:電位表:0低電位低電位1高電位高電位真值表真值表: A B F 0 0 0 0 1 1 1 0 1 1 1 1實(shí)現(xiàn)實(shí)現(xiàn)了或了或邏輯邏輯功能功能實(shí)現(xiàn)實(shí)現(xiàn)了或了或邏輯邏輯功能功能符號(hào)符號(hào)國(guó)標(biāo)國(guó)標(biāo) 慣用慣用 國(guó)外國(guó)外FAB1ABFABF符號(hào)符號(hào)電路電路原理原理VA VF T0V 5V 5V 0.3V 電位表:電位表:真值表真值表: A F 0 1 1 0實(shí)現(xiàn)實(shí)現(xiàn)了非了非

6、邏輯邏輯功能功能實(shí)現(xiàn)實(shí)現(xiàn)了非了非邏輯邏輯功能功能ARbRcVcc( 5V)FT國(guó)標(biāo)國(guó)標(biāo) 慣用慣用 國(guó)外國(guó)外FA1AFFA把單級(jí)門(mén)電路把單級(jí)門(mén)電路級(jí)聯(lián)級(jí)聯(lián)起來(lái)起來(lái),構(gòu)成復(fù)合門(mén)構(gòu)成復(fù)合門(mén),如如:與非門(mén)、或非門(mén)等等與非門(mén)、或非門(mén)等等。異或門(mén)YY與非門(mén)YABY或非門(mén)同或門(mén)YYYY國(guó)標(biāo)國(guó)標(biāo) 慣用慣用 國(guó)外國(guó)外ABABABABABABABY&Y1Y=1Y=ABABABABVA VB VF D1 D20V 0V 0.7V 0V 5V 0.7V 5V 0V 0.7V 5V 5V 5 V 高電平(高電平(1)低電平(低電平(0) 5V A0V BFRD1D2Vcc(5V)電位表:電位表: A B F 0

7、 0 0 0 1 0 1 0 0 1 1 1高電平(高電平(0)低電平(低電平(1) A B F 1 1 1 1 0 1 0 1 1 0 0 0真值表真值表真值表真值表正與邏輯正與邏輯負(fù)或邏輯負(fù)或邏輯FABFAB等價(jià)等價(jià) 正邏輯正邏輯 門(mén)電路的輸入、輸出電壓定義為:門(mén)電路的輸入、輸出電壓定義為: 負(fù)邏輯負(fù)邏輯說(shuō)明:說(shuō)明: 前面所述基本門(mén)電路均以正邏輯定義。前面所述基本門(mén)電路均以正邏輯定義。 同一個(gè)邏輯門(mén)電路,在不同邏輯定義下,同一個(gè)邏輯門(mén)電路,在不同邏輯定義下, 實(shí)現(xiàn)的邏輯功能不同。實(shí)現(xiàn)的邏輯功能不同。 數(shù)字系統(tǒng)中,不是采用正邏輯就是采用數(shù)字系統(tǒng)中,不是采用正邏輯就是采用 負(fù)邏輯,而負(fù)邏輯,而

8、不能混合使用不能混合使用。 本書(shū)中采用本書(shū)中采用正正邏輯系統(tǒng)。邏輯系統(tǒng)。低電位低電位 0高電位高電位 1 門(mén)電路的輸入、輸出電壓定義為:門(mén)電路的輸入、輸出電壓定義為:低電位低電位 1高電位高電位 0 正負(fù)邏輯轉(zhuǎn)換正負(fù)邏輯轉(zhuǎn)換(只需了解)(只需了解)依據(jù)依據(jù):BAFBAFBAFABF 一個(gè)門(mén)的輸入和輸出同一個(gè)門(mén)的輸入和輸出同時(shí)取反,則:時(shí)取反,則: 正邏輯正邏輯負(fù)邏輯負(fù)邏輯目的:目的:方法:方法:從后往前的奇數(shù)級(jí)上,輸入、輸出都取反,且與門(mén)或門(mén),或門(mén)與門(mén),即可化簡(jiǎn)電路?;?jiǎn)和轉(zhuǎn)換電路。Y&AB&CDEH正負(fù)邏輯轉(zhuǎn)換舉例正負(fù)邏輯轉(zhuǎn)換舉例Y&AB&CDEH正負(fù)邏輯轉(zhuǎn)換

9、舉例正負(fù)邏輯轉(zhuǎn)換舉例HECDABY Y&AB&CDEH1.奇數(shù)級(jí),前后取反2.相互抵消3.與門(mén)或門(mén)11Y&AB&CDEH11HCDEABEHECDABY )(三三 TTLTTL集成門(mén)電路集成門(mén)電路( (與非門(mén)與非門(mén)) ) 二極管-晶體三極管邏輯門(mén)(DTL)集集 晶體三極管-晶體三極管邏輯門(mén) (TTL)成成 雙極型 射極耦合邏輯門(mén) (ECL)邏邏 集成注入邏輯門(mén)電路 ( )輯輯 N溝道MOS門(mén) (NMOS)門(mén)門(mén) 單極型(MOS型) P 溝道MOS門(mén) (PMOS) 互補(bǔ)MOS門(mén) (CMOS)LI2CBAF+5VFR4R2R13kT2R5R3T3T4T1T5b1c1A

10、BC 多發(fā)射極多發(fā)射極輸入級(jí)輸入級(jí)中間中間倒相級(jí)倒相級(jí)推挽推挽輸出級(jí)輸出級(jí)輸入級(jí)由多發(fā)射極晶體管輸入級(jí)由多發(fā)射極晶體管T1和基極電組和基極電組R1組成,它組成,它實(shí)現(xiàn)了輸入變量實(shí)現(xiàn)了輸入變量A、B、C的與運(yùn)算。的與運(yùn)算。BFRD1D3Vcc(5V)D2ACD4中間級(jí)是放大中間級(jí)是放大級(jí),由級(jí),由T2、R2和和R3組成,組成,T2的集電極的集電極C2和和發(fā)射極發(fā)射極E2可以可以分提供兩個(gè)相分提供兩個(gè)相位相反的電壓位相反的電壓信號(hào)信號(hào)C2E2輸出級(jí):由輸出級(jí):由T3、T4、T5和和R4、R5組成,其中組成,其中T3、T4構(gòu)成復(fù)合構(gòu)成復(fù)合管,與管,與T5組成推拉式輸出結(jié)構(gòu)組成推拉式輸出結(jié)構(gòu),具有較強(qiáng)

11、的負(fù)載能力。,具有較強(qiáng)的負(fù)載能力。“0”1VVb1=0.3+0.7=1VVb1=0.3+0.7=1V三個(gè)三個(gè)PN結(jié)結(jié)導(dǎo)通需導(dǎo)通需2.1V+5VFR4R2R13kT2R5R3T3T4T1T5b1c1VVV 3.63.60.3T1T1深飽和深飽和T2T2截止截止T5T5截止截止1. 輸入有低電平(輸入有低電平(0.3V)時(shí))時(shí)不足以讓不足以讓T2、T5導(dǎo)通導(dǎo)通+5VFR4R2R13kR5T3T4T1b1c1ABC“0”1Vuouo=5-uR2-ube3-ube4 3.6V高電平!高電平! 1. 1. 輸入有低電平(輸入有低電平(0.3V0.3V)時(shí))時(shí)( (續(xù)續(xù)) )T1T1深飽和深飽和T2T2截

12、止截止T5T5截止截止T3T3微飽和微飽和T4T4放大放大結(jié)論結(jié)論1:輸入有低時(shí)輸入有低時(shí),輸出為高輸出為高T1:T1:倒置倒置全飽和導(dǎo)通全飽和導(dǎo)通Vb1=2.1VVc1=1.4V全反偏全反偏 1V截止截止+5VFR4R2R13kT2R5R3T3T4T1T5b1c1ABC 2. 輸入全為高電平(輸入全為高電平(3.6V)時(shí))時(shí)2.1V1.4VT1管管:Ve1=3.6V Vb1=2.1V Vc1=1.4VT1管在倒置工作狀態(tài)管在倒置工作狀態(tài)3.6VT2,T5管飽和導(dǎo)通,Vce2=0.3V所以:Vc2=1VT3:放大 Vb4=0.3V T4:截止0.3VT2:T2:飽和飽和T5:T5:飽和飽和T3

13、:T3:放大放大T4:T4:截止截止放大放大+5VFR2R13kT2R3T1T5b1c1ABC飽和飽和uF=0.3V 2. 2. 輸入全為高電平(輸入全為高電平(3.6V3.6V)時(shí))時(shí)( (續(xù)續(xù)) )飽和飽和3.6VT1:T1:倒置倒置T2:T2:飽和飽和T5:T5:飽和飽和T3:T3:放大放大T4:T4:截止截止結(jié)論結(jié)論2:輸入全高時(shí)輸入全高時(shí),輸出為低輸出為低T5飽和,Vce5=0.3V工作原理小結(jié)工作原理小結(jié):輸入有低電平(輸入有低電平(0.3V)時(shí))時(shí) V VF F=3.6V=3.6V2. 輸入全為高電平(輸入全為高電平(3.6V)時(shí))時(shí) V VF F=0.3V=0.3VT1:T1:

14、倒置倒置T2:T2:飽和飽和T3:T3:放大放大T4:T4:截止截止T5:T5:飽和飽和T1T1深飽和深飽和T2T2截止截止T3T3微飽和微飽和T4T4放大放大T5T5截止截止CBAF3. 邏輯功能邏輯功能3.3 3.3 輸入多發(fā)射極的作用輸入多發(fā)射極的作用 TTLTTL集成門(mén)在輸入級(jí)采用集成門(mén)在輸入級(jí)采用晶體管晶體管多發(fā)射極多發(fā)射極,其作用是其作用是: :1.1.參數(shù)一致性好參數(shù)一致性好; ;2.2.縮小體積縮小體積; ;3.3.縮短縮短T2T2從飽和向截止的轉(zhuǎn)換時(shí)間從飽和向截止的轉(zhuǎn)換時(shí)間加速轉(zhuǎn)換過(guò)程加速轉(zhuǎn)換過(guò)程。 ( (即加速輸入由全即加速輸入由全“1 1”輸入有輸入有“0 0”的轉(zhuǎn)換過(guò)程

15、的轉(zhuǎn)換過(guò)程) )輸出級(jí)采用輸出級(jí)采用推挽電路推挽電路提供比較大的帶負(fù)載能力提供比較大的帶負(fù)載能力.n電壓傳輸特性電壓傳輸特性 V VO O = = f(Vf(Vi i) )n輸入輸入/ /輸出特性輸出特性VOH輸出高電平,輸出高電平,VOL輸出低電平,輸出低電平,VOFF關(guān)門(mén)電平,關(guān)門(mén)電平,VON開(kāi)門(mén)電平:開(kāi)門(mén)電平:VT門(mén)坎電平,門(mén)坎電平,噪聲容限:噪聲容限:VNH ,VNL。 輸入伏安特性輸入伏安特性 ii = f(Vi)輸入負(fù)載特性輸入負(fù)載特性 Vi = f(Ri)開(kāi)門(mén)電阻開(kāi)門(mén)電阻 RON,關(guān)門(mén)電阻,關(guān)門(mén)電阻 ROFF輸出特性輸出特性 Vo = f( io )輸出低電平,輸出低電平, 輸出

16、高電平輸出高電平輸入短路電流輸入短路電流IIS輸入漏電流輸入漏電流IIH灌電流灌電流 拉電流拉電流扇出系數(shù)扇出系數(shù)ViVo&VVVCC輸出電壓輸出電壓V VO O隨輸入電壓隨輸入電壓V Vi i變化的關(guān)系曲線,即變化的關(guān)系曲線,即 V VO O = = f f(V(Vi i) )。測(cè)試電路測(cè)試電路傳輸特性曲線傳輸特性曲線V0(V)Vi(V)1233.6VBCDE0.6V 1.4V0A1. 電壓傳輸特性曲線電壓傳輸特性曲線電壓傳輸特性分析電壓傳輸特性分析V0(V)Vi(V)1233.6VBCDE0.6V 1.4V0ABCBC段:段:線性區(qū),當(dāng)線性區(qū),當(dāng)0.6VV0.6VVi i1.3V1

17、.3V,0.7VV0.7VV b2 b21.4V1.4V時(shí),時(shí),T T2 2開(kāi)始導(dǎo)通,開(kāi)始導(dǎo)通,T T5 5仍截止,仍截止,V VC2C2隨隨V Vb2b2升高而下降,經(jīng)升高而下降,經(jīng)T T3 3、T T4 4兩級(jí)射隨器使兩級(jí)射隨器使V VO O下降。下降。ABAB段:段:截止區(qū)截止區(qū), ,當(dāng)當(dāng)V VI I0.6V0.6V,V Vb1b11.3V1.3V時(shí),時(shí),T T2 2、T T5 5截止,輸出高電平截止,輸出高電平V VOH OH = 3.6V= 3.6VCDCD段:段:轉(zhuǎn)折轉(zhuǎn)折,V Vi i=1.4V,T2=1.4V,T2、T5T5飽和。飽和。DEDE段:段:飽和區(qū)飽和區(qū),V Vi i1

18、.4V1.4VV VO O0.3V0.3VVOL輸出低電平:輸出低電平:與非門(mén)輸入有低時(shí),與非門(mén)輸入有低時(shí),Vo VOH 產(chǎn)品規(guī)范值產(chǎn)品規(guī)范值:VOH2.4V典典 型型 值值: VOH3.5V標(biāo)準(zhǔn)高電平標(biāo)準(zhǔn)高電平: VOH=VSH=2.4V與非門(mén)輸入全高時(shí),與非門(mén)輸入全高時(shí),Vo VOL 產(chǎn)品規(guī)范值產(chǎn)品規(guī)范值:VOL0.4V典典 型型 值值: VOL0.3V標(biāo)準(zhǔn)高低平標(biāo)準(zhǔn)高低平: VOL=VSL=0.4V1. VOH 和和 VOL都是對(duì)具體門(mén)輸出高、低電平都是對(duì)具體門(mén)輸出高、低電平電壓值電壓值的的 要求。要求。2.高電平表示一種狀態(tài),低電平表示另一種狀態(tài),高電平表示一種狀態(tài),低電平表示另一種狀

19、態(tài), 一種狀態(tài)對(duì)應(yīng)一定的電壓范圍,而不是一個(gè)固定值。一種狀態(tài)對(duì)應(yīng)一定的電壓范圍,而不是一個(gè)固定值。說(shuō)明:說(shuō)明:0V5V2.4VVSLVSH0.4VVOFF關(guān)門(mén)電平:關(guān)門(mén)電平:VON開(kāi)門(mén)電平:開(kāi)門(mén)電平:VT門(mén)坎電平:門(mén)坎電平:與非門(mén)在保證輸出為標(biāo)準(zhǔn)高電平時(shí),與非門(mén)在保證輸出為標(biāo)準(zhǔn)高電平時(shí),允許的最大輸入低電平值。允許的最大輸入低電平值。 VOFF0.8V與非門(mén)在保證輸出為標(biāo)準(zhǔn)低電平時(shí),與非門(mén)在保證輸出為標(biāo)準(zhǔn)低電平時(shí),允許的最小輸入高電平值。允許的最小輸入高電平值。 VON2 VVVVVOFFONT4 . 12此時(shí)輸入有低此時(shí)輸入有低此時(shí)輸入全高此時(shí)輸入全高VSHVONVOFFVSLVNHVNL1

20、100定義:定義:高電平噪聲容限高電平噪聲容限VNH VSH VON 2.420.4V低電平噪聲容限低電平噪聲容限VNL VOFF VSL 0.80.4V0.4V在保證在保證輸出輸出高、低電平高、低電平性質(zhì)性質(zhì)不變不變的條件下,輸入電平的允許波動(dòng)的條件下,輸入電平的允許波動(dòng)范圍稱為范圍稱為輸入端噪聲容限輸入端噪聲容限。 輸入伏安特性輸入伏安特性:輸入電壓與輸入電流之間的關(guān)系曲線,:輸入電壓與輸入電流之間的關(guān)系曲線,即即ii = f(Vi)+5VR2R13kT2T1ViIR1Ii-1.4mA1.4Vii3.6ViVIISIIH=50A測(cè)試電路測(cè)試電路特性曲線特性曲線 輸入短路電流輸入短路電流II

21、SVi = 0V時(shí)由輸入端流出的電流。時(shí)由輸入端流出的電流。 mA. K.IIS413705- +5VR2R13kT2T1ViIR1IiIIS-1.4mAVi = 01.4V時(shí)時(shí), IC1變化很小變化很小, Ii的的絕對(duì)值也只略有絕對(duì)值也只略有減少。減少。ii3.6ViV1.4V設(shè)定設(shè)定正方正方向向輸入有低輸入有低,T2截止。截止。+5VR2R13kT2T1ViIR1Ii-1.4mAIC1假定假定正方正方向向Vi = 3.6V時(shí)時(shí),由輸入端流入的電流。由輸入端流入的電流。IIH=50Aii3.6ViVIIS1.4VIIHVi 1.4V時(shí)時(shí), T5始始導(dǎo)通,導(dǎo)通,IC1迅速增迅速增大大 Ii迅速

22、減小。迅速減小。= 3.6V輸入全高,輸入全高,T1倒置,倒置,Ii流入流入T1條件:前級(jí)輸出為條件:前級(jí)輸出為 低電平。低電平。R1T1+5V前級(jí)前級(jí)后級(jí)后級(jí)對(duì)前級(jí)而言,電流對(duì)前級(jí)而言,電流灌入,稱灌入,稱灌電流,灌電流,約約1.4mA(IIS)+5VR2R13kT2R3T1T5b1c1 R1T1+5V前級(jí)前級(jí)后級(jí)后級(jí)反偏反偏+5VR4R2R5T3T4 條件:前級(jí)輸出為條件:前級(jí)輸出為 高電平。高電平。對(duì)前級(jí)而言,電流對(duì)前級(jí)而言,電流流出,稱流出,稱拉電流,拉電流,約約50A (IIH)3.6V即輸入端通過(guò)電阻即輸入端通過(guò)電阻R接地時(shí)的特性接地時(shí)的特性輸入端輸入端“1”,“0”?+5VFR4

23、R2R13kT2R5R3T3T4T1T5b1c1ABC 輸入負(fù)載特性輸入負(fù)載特性ViRIViVT=1.4V 時(shí)時(shí),相當(dāng)輸入低電平相當(dāng)輸入低電平,所以輸出為高電平。所以輸出為高電平。)U5(RRRV1be1iRR33 . 4R較小時(shí)較小時(shí)R增大時(shí)增大時(shí)RVi=VT 時(shí),輸入變高,時(shí),輸入變高,輸出變低電平。此時(shí)輸出變低電平。此時(shí)Vi1.4V。1.4ViVR0+5VR13kT1ABCRiViVi=VT 時(shí),時(shí),T2、T5導(dǎo)通,導(dǎo)通,Vb12.1V,使使Vi鉗在鉗在1.4V。R單位單位: K 懸空的輸入端懸空的輸入端(Ri)相當(dāng)于接高相當(dāng)于接高電平。電平。2. 為了防止干擾,可將懸空的輸入為了防止干

24、擾,可將懸空的輸入端接高電平(如端接高電平(如Vcc)。)。開(kāi)門(mén)電阻開(kāi)門(mén)電阻 RON關(guān)門(mén)電阻關(guān)門(mén)電阻 ROFF在保證與非門(mén)輸出為在保證與非門(mén)輸出為低低時(shí),時(shí),允許輸入電阻允許輸入電阻R R的最的最小小值。值。在保證與非門(mén)輸出為在保證與非門(mén)輸出為高高時(shí),時(shí),允許輸入電阻允許輸入電阻R R的最的最大大值。值。RON2 KROFF0.8 K當(dāng)當(dāng)RI RON時(shí)時(shí),相當(dāng)輸入高電平。相當(dāng)輸入高電平。當(dāng)當(dāng)RI ROFF時(shí)時(shí),相當(dāng)輸入低電平。相當(dāng)輸入低電平。&ABYR的表達(dá)式時(shí)和寫(xiě)出例YRKR100101&ABYV1V23.6VA&BYV1V2500讀數(shù)和求例212VV說(shuō)明說(shuō)明:輸出為

25、低輸出為低,灌電流負(fù)載。灌電流負(fù)載。ILFT4T5RLVCCIL0VOL20mA0.4V T5飽和飽和,Rce5很小很小,故故IL上升時(shí)上升時(shí),VOL上升很慢上升很慢,基本呈線性關(guān)系?;境示€性關(guān)系。當(dāng)當(dāng)VOL VSL0.4V后,后,低低電平輸電平輸出邏輯關(guān)系被破壞出邏輯關(guān)系被破壞,故故IL灌灌受限制。受限制。+5VFR4R5T3T4T5RLIL說(shuō)明說(shuō)明:輸出為高輸出為高, ,拉電流負(fù)載。拉電流負(fù)載。I IL L較小時(shí)較小時(shí),T3,T3處在淺飽和區(qū)處在淺飽和區(qū)( (V VCE3CE3 較大較大) ),I IL LI IR4R4 V VR4R4 V VCE3CE3 VVO O基本不變?;静蛔儭.?dāng)當(dāng)I IL L5mA5mA后后,T3,T3進(jìn)入飽和區(qū),進(jìn)入飽和區(qū), V VCE3CE3V VCES3CES3保持不變,保持不變,V VO O隨隨I IL L上升而下降。上升而下降。IL0VO3.6V2.4V20mA5mAIR4當(dāng)當(dāng)V VOHOHV VSHSH2.4V2.4V后后, ,高高電平輸出電平輸出邏輯關(guān)系被破壞邏輯關(guān)系被破壞, ,故故I IL L拉拉 受限制。受限制。門(mén)電路輸出驅(qū)動(dòng)同類門(mén)的個(gè)數(shù)門(mén)電路輸出驅(qū)動(dòng)同類門(mén)的個(gè)數(shù)+5VR4R

溫馨提示

  • 1. 本站所有資源如無(wú)特殊說(shuō)明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請(qǐng)下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請(qǐng)聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁(yè)內(nèi)容里面會(huì)有圖紙預(yù)覽,若沒(méi)有圖紙預(yù)覽就沒(méi)有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫(kù)網(wǎng)僅提供信息存儲(chǔ)空間,僅對(duì)用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對(duì)用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對(duì)任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請(qǐng)與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對(duì)自己和他人造成任何形式的傷害或損失。

最新文檔

評(píng)論

0/150

提交評(píng)論