數(shù)字電路期中習(xí)題課

1、期中考試考前習(xí)題課主講：周東時間：2013.11.04考試內(nèi)容 第一章 數(shù)制和碼制 第二章 邏輯代數(shù)基礎(chǔ) 第三章 門電路 第四章 組合邏輯電路 第五章 觸發(fā)器第一章 數(shù)制和碼制 熟悉常用的幾種數(shù)制：十進(jìn)制、二進(jìn)制、八進(jìn)制和十六進(jìn)制； 熟練掌握各種數(shù)制之間的轉(zhuǎn)換，尤其注意二進(jìn)制和十進(jìn)制，二進(jìn)制和八進(jìn)制、十六進(jìn)制之間的轉(zhuǎn)換； 熟練掌握二進(jìn)制數(shù)的原碼、反碼和補(bǔ)碼形式，區(qū)分正數(shù)和負(fù)數(shù)的求補(bǔ)碼運(yùn)算； 幾種常用編碼中重點(diǎn)掌握十進(jìn)制代碼中的8421碼（BCD碼）。第一章 數(shù)制和編碼 不同數(shù)制間轉(zhuǎn)換 公式 N是以十進(jìn)制數(shù)表示計數(shù)進(jìn)位的基數(shù)，幾進(jìn)制N就是幾 Ki表示第i位系數(shù)，0-N中任意整數(shù) 若整數(shù)部分n位，

2、小數(shù)部分m位，i包含n-1到0的所有正整數(shù)和從-1到-m的所有負(fù)整數(shù) 二-十進(jìn)制： 八-十進(jìn)制： 十六-十進(jìn)制：i=iDkN1201212012=222.222.2iinnmnnmDkkkkkkk1201212012=888.888.8iinnmnnmDkkkkkkk1201212012=161616.161616.16iinnmnnmDkkkkkkk 第一章 習(xí)題 題1.4 將下列二、八、十六進(jìn)制數(shù)轉(zhuǎn)換為等值的十進(jìn)制數(shù)(110101)2 (10010101)2 (36.27)8 (4A.BD)16(36.27)8=3x81+6x80+2x8-1+7x8-2 =(30.36)8(4A.BD)1

3、6=4x161+10 x160+11x16-1+13x16-2 =(74.74)103125. 92120212021202021)0101.1001()4(625. 6212021202121)101.110()2(4321012323210122第一章 十-二，八，十六進(jìn)制轉(zhuǎn)換 十進(jìn)制-二,八,十六進(jìn)制轉(zhuǎn)換 十進(jìn)制-二進(jìn)制-八,十六進(jìn)制 十進(jìn)制-二進(jìn)制：短除法(整數(shù)部分從下往上讀，小數(shù)部分從上往下讀) 二進(jìn)制-八,十六進(jìn)制：每三(四)位一組(整數(shù)部分從低位向高位分，高位不足三(四)位向最高位補(bǔ)0；小數(shù)部分從高位向低位分。低位不足三(四)位向最低位補(bǔ)0第一章 例題 (273.69)10轉(zhuǎn)換為

4、二,八,十六進(jìn)制（小數(shù)保留4位有效數(shù)字） 整數(shù)部分 小數(shù)部分 273/2 136 余數(shù)1 0.69x2 1.38 整數(shù)部分 1 136/2 68 0 0.38x2 0.76 0 68/2 34 0 0.76x2 1.52 1 34/2 17 0 0.52x2 1.04 1 17/2 8 1 8/2 4 0 4/2 2 0 2/2 1 0 1/2 0 1(273.69)10=(100010001.1011)2 第一章 習(xí)題 題1.5 將下列二進(jìn)制數(shù)轉(zhuǎn)換為等值的八進(jìn)制數(shù)和十六進(jìn)制數(shù)第一章 習(xí)題 題1.9 將下列十進(jìn)制數(shù)轉(zhuǎn)換為等值的二進(jìn)制數(shù)和十六進(jìn)制數(shù)。要求二進(jìn)制數(shù)保留小數(shù)點(diǎn)后4位有效數(shù)字第一章 二

5、進(jìn)制補(bǔ)碼運(yùn)算 二進(jìn)制的補(bǔ)碼運(yùn)算 解題步驟：(1)將兩個帶符號的加數(shù)寫成補(bǔ)碼形式 正數(shù)的補(bǔ)碼和原碼相同(不需轉(zhuǎn)換)，負(fù)數(shù)的補(bǔ)碼為 ：負(fù)號改為最高位符號位1，數(shù)字部分每一位取反+1(2)將這兩個補(bǔ)碼按二進(jìn)制加法相加，即得補(bǔ)碼形式的和符號位：數(shù)值部分的進(jìn)位相加，所得結(jié)果是和的符 號位第一章 二進(jìn)制補(bǔ)碼運(yùn)算 注意： 補(bǔ)碼相加的和仍為補(bǔ)碼，當(dāng)符號位為1時，和為，這時的數(shù)值部分不是該數(shù)的絕對值，需要求原碼。（負(fù)數(shù)的補(bǔ)碼求原碼只需將補(bǔ)碼再求補(bǔ)） 將兩數(shù)寫成補(bǔ)碼時，數(shù)值部分所取的位數(shù)必須足以表示和的最大絕對值，否則會出錯。例題 例 -1011-1010 因兩數(shù)絕對值之和為5位二進(jìn)制數(shù)10101，所以補(bǔ)碼數(shù)值部

6、分取5位 -1011 補(bǔ)碼1 10101 -1010 補(bǔ)碼1 10110 1 10101 +1 10110- 1 010111 01011原碼 1 10101(-21)10第一章 習(xí)題 題1.14 用二進(jìn)制補(bǔ)碼運(yùn)算計算下列各式。（提示：所用補(bǔ)碼的有效位數(shù)應(yīng)足夠表示代數(shù)和的最大絕對值） （8） -1101-1011第一章 習(xí)題 題1.15 用二進(jìn)制補(bǔ)碼運(yùn)算計算下列各式。 （5） 9-12第二章 邏輯代數(shù)基礎(chǔ) 與或非三種基本邏輯運(yùn)算，同時注意異或、同或兩種運(yùn)算； 熟練掌握表2.3.1的基本公式； 掌握邏輯函數(shù)的五種表示方法（真值表、邏輯函數(shù)式、邏輯圖、波形圖和卡諾圖）及其相互間的轉(zhuǎn)換； 重點(diǎn)掌握邏

7、輯函數(shù)的化簡方法（公式法和卡諾圖法）。邏輯函數(shù)不同表示方法間的轉(zhuǎn)換 真值表-邏輯式 (1)首先從真值表中找出所有使函數(shù)值等于1的那些輸入變量取值組合(2)每一組使輸出為1的輸入變量取值下，必然有一個最小項的值等于1.取值為1變量在這個最小項中寫為原變量，取值為0變量在這個最小項中寫為反變量(3)所有這些最小項相加，得所求的邏輯函數(shù)式邏輯式-真值表 將所有的輸入變量取值組合逐一代入邏輯式，算出輸出的函數(shù)值，然后將輸入與輸出的取值對應(yīng)列成表格，得到的就是真值表第二章 邏輯代數(shù)基礎(chǔ) 題2.4 已知邏輯函數(shù)的真值表如表P2.4（b）所示，試寫出對應(yīng)的邏輯函數(shù)式 解：找出Z=1時的輸入變量取值組合，寫出

8、在這些變量取值下的最小項，將這些最小項相加，得到 Z=MNPQ+MNPQ +MNPQ+MNPQ+MNPQ+MNPQ+MNPQ+MNPQ邏輯式和邏輯圖間轉(zhuǎn)換邏輯式-邏輯圖(1)如果沒有附加限制條件，則只要用邏輯圖形符號取代邏輯函數(shù)式中的代數(shù)運(yùn)算符號，將這些圖形符號按輸入到輸出的順序連起來，就得到所求的邏輯圖了。(2)如果對所用的邏輯圖形符號有限制，則往往還需要先變換為適用于使用限定圖形符號的形式，然后再用圖形符號代替代數(shù)運(yùn)算符號。如規(guī)定全部使用與非與非圖形符號畫出邏輯圖，必須先將函數(shù)式化為全部由與非與非運(yùn)算組成形式。邏輯圖-邏輯式通常采用的方法是從電路的輸入端到輸出端逐級寫出邏輯圖形符號所表示的

9、邏輯代數(shù)運(yùn)算式，從而得到所求的邏輯式。第二章 邏輯代數(shù)基礎(chǔ) 題2.7 寫出圖P2.7（a）所示電路的輸出邏輯函數(shù)式波形圖到真值表，邏輯式到卡諾圖 波形圖-真值表(1)在周期性重復(fù)的波形圖中，將每個時間段內(nèi)輸入變量和輸出的取值對應(yīng)列表，即可得到函數(shù)的真值表。(2)若波形圖中有些輸入變量狀態(tài)組合始終沒有出現(xiàn)，則這些輸入變量組合下等于1的最小項為函數(shù)的約束項邏輯式-卡諾圖(1)將邏輯函數(shù)式展開為最小項之和的形式。(2)畫出最小項的卡諾圖，在函數(shù)式中包含的最小項對應(yīng)位置上填入1，其余填0.如果有無關(guān)項，相應(yīng)位置填入”X”第二章 邏輯代數(shù)基礎(chǔ) 題2.9 給定邏輯函數(shù)Y的波形圖如圖P2.9所示，試寫出該邏

10、輯函數(shù)的真值表和邏輯函數(shù)式。將邏輯函數(shù)式化為最小項之和的形式(1)首先利用邏輯代數(shù)的公式和定理將函數(shù)式化成與或與或形式(2)利用公式A+A=1將每個乘積項中缺少的因子補(bǔ)齊。例如某個乘積項中缺少因子B，則應(yīng)在該項上乘以(B+B)，然后拆成兩項，每項中便分別增加了B或B因子。第二章 邏輯代數(shù)基礎(chǔ) 題2.10 將下列各函數(shù)式化為最小項之和的形式。 (4) Y=AB+(BC)(C+D) =AB+BC+CD =ABCD+ABCD+ABCD+ABCD+ ABCD+ABCD+ABCD+ABCD邏輯函數(shù)式的化簡 公式化簡法 公式化簡法就是運(yùn)用邏輯代數(shù)的公式和定理進(jìn)行邏輯運(yùn)算，以消去邏輯函數(shù)式中多余的乘積項和每

11、項中多余因子。 如果是有無關(guān)項的邏輯函數(shù)，則應(yīng)充分利用無關(guān)項的特點(diǎn)（可以寫入邏輯式也可以從邏輯式中刪除），使化簡結(jié)果更加簡單?？ㄖZ圖化簡法 解題方法和步驟：(1)畫出表示邏輯函數(shù)的卡諾圖。(2)找出可以合并的最小項，把它們?nèi)ζ饋怼?3)選擇化簡后保留的乘積項。選取的原則是a.這些乘積項必須包含函數(shù)式中所有的最小項，即包含卡諾圖中全部的1b.所用的乘積項數(shù)目最少，即用最少的可簡并的圈將卡諾圖中的1圈起來c.每個乘積項的因子最少，即每個圈應(yīng)盡可能地圈大。技巧： 為了使每個可以合并的圈盡量大，可以在不同的圈內(nèi)重復(fù)圈入某一項。圈可以重疊 無關(guān)項可以圈入圈中，也可以不圈入。是否圈入，要看能否得到最大的合

12、并圈。第二章 邏輯代數(shù)基礎(chǔ) 題2.15 用邏輯代數(shù)的基本公式和常用公式將下列邏輯函數(shù)化為最簡與或形式。第二章 邏輯代數(shù)基礎(chǔ) 例：試用卡諾圖化簡如下的邏輯函數(shù) Y=ABC+ACD+ABC+BCD ABCD+ABCD+ABCD=0（約束條件） 解：Y=ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD =m1+m4+m5+m6+m10+m11+m14 m0+m8+m15=0(約束條件) Y=AC+AC+BCD第二章 邏輯代數(shù)基礎(chǔ) 題2.18 用卡諾圖化簡法將下列函數(shù)化為最簡與或形式。 解： 合并最小項后得到 Y=AD+BC+BD+ACD第二章 邏輯代數(shù)基礎(chǔ) 題2.22 將下列具有

13、約束項的邏輯函數(shù)化為最簡與或的形式?；喓蟮玫剑旱谌?門電路 雙極性三極管工作狀態(tài)的計算 為了使三極管工作在開關(guān)狀態(tài)，必須保證輸入為低電平三極管截止，高電平三極管飽和導(dǎo)通。 解題步驟：(1)利用戴維寧定理將輸入電路(即接在三極管的基極和發(fā)射極之間的外接電路)簡化為等效的V與R串聯(lián)電路。(2)計算v為低電平VE的值VEIBS合理，否則不合理。第三章 門電路 TTL門電路中的幾種基本功能結(jié)構(gòu)第三章 門電路 TTL門電路中的幾種基本功能結(jié)構(gòu)第三章 門電路 CMOS門電路中的幾種基本功能結(jié)構(gòu)第三章 門電路 CMOS門電路中的幾種基本功能結(jié)構(gòu)第三章 門電路 題3.7 分析各電路的邏輯電路，寫出輸出的邏

14、輯函數(shù)式。第三章 門電路 題3.7 分析各電路的邏輯電路，寫出輸出的邏輯函數(shù)式。第三章 門電路第三章 門電路第三章 門電路 題3.13 分析各電路的邏輯功能，寫出輸出的邏輯函數(shù)式第三章 門電路 題3.13 分析各電路的邏輯功能，寫出輸出的邏輯函數(shù)式第三章 門電路 CMOS門電路不允許輸入端懸空；輸入端經(jīng)過電阻接地，等效為低電平；輸入端經(jīng)電阻接電源，等效為高電平。 TTL電路輸入端懸空或者經(jīng)電阻接電源電壓，相當(dāng)于接高電平；輸入端經(jīng)電阻接地，當(dāng)電阻阻值很小時（例如只有幾十歐姆）相當(dāng)于低電平，當(dāng)電阻阻值大到一定程度時（74系列門電路大于2千歐）相當(dāng)于接高電平。Y1=1，Y2=1，Y3=0，Y4=0第

15、三章 門電路解：這時相當(dāng)于 端經(jīng)過一個100千歐的電阻接地，相當(dāng)于高電平。2Iv第三章 門電路第三章 門電路第三章 門電路OC門上拉電阻的計算(m a x )(m a x )(m in )(m a x )C CLO HIHO HC CO HLLO HIHC CO LILO LLC CO LLLO LILVRn Im IVVVRRn Im IVVmIIRVVRRImI上式中m是負(fù)載門電路高電平輸入電流的數(shù)目當(dāng)OC門（或OD門）輸出為低電平，而且只有一個OC門導(dǎo)通的情況下，為了保證流進(jìn)RL的電流和負(fù)載電路所有的低電平輸入電流全部流入一個導(dǎo)通的OC門時，仍然不會超過允許的最大電流IOL(max)，R

16、L的阻值不能太小第三章 門電路第四章 組合邏輯電路 幾種常見的組合邏輯電路：編碼器、譯碼器、數(shù)據(jù)選擇器、加法器和數(shù)值比較器； 會分析組合邏輯電路； 重點(diǎn)掌握用譯碼器、數(shù)據(jù)選擇器和加法器等設(shè)計組合邏輯電路的方法。用小規(guī)模集成電路設(shè)計組合邏輯電路 步驟：(1)進(jìn)行邏輯抽象，把要求的邏輯功能表述為一個邏輯函數(shù)形式a.確定輸入和輸出變量b.定義邏輯狀態(tài)的含義c.根據(jù)設(shè)計題目給出的因果關(guān)系，列出輸入輸出真值表(2)寫出邏輯函數(shù)式(3)將邏輯函數(shù)式化簡或變換，往規(guī)定或可使用門電路形式上靠(4)畫出門電路組成的邏輯電路圖第四章 組合邏輯電路 題4.4 圖P4.4是對十進(jìn)制數(shù)9求補(bǔ)的集成電路CC14561的邏

17、輯圖，寫出當(dāng)COMP=1、Z=0和COMP=0、Z=0時Y1、Y2、Y3、Y4的邏輯式，列出真值表。第四章 組合邏輯電路第四章 組合邏輯電路第四章 組合邏輯電路第四章 組合邏輯電路第四章 組合邏輯電路用數(shù)據(jù)選擇器設(shè)計組合邏輯電路用譯碼器設(shè)計組合邏輯電路用加法器設(shè)計組合邏輯電路第四章 組合邏輯電路 題4.22 人的血型有A、B、AB、O四種。輸血時輸血者的血型與受血者血型必須符合圖P4.22中箭頭指示的授受關(guān)系。試用數(shù)據(jù)選擇器設(shè)計一個邏輯電路，判斷輸血者與受血者的血型是否符合上述規(guī)定。（提示：可以用兩個邏輯變量的四種取值表示輸血者的血型，用另外兩個邏輯變量的四種取值表示受血者的血型）。第四章 組

18、合邏輯電路解：以MN的4種狀態(tài)組合表示輸血者的4種血型，以PQ的4種狀態(tài)組合表示受血者的4種血型；用Z表示判斷結(jié)果，Z=0表示符合要求，Z=1表示不符合。據(jù)此列出表示Z與M、N、P、Q之間邏輯關(guān)系的真值表如表A4.22所示。第四章 組合邏輯電路從真值表寫出邏輯式為 Z=MNPQ+MNPQ+MNPQ+MNPQ+MNPQ+MNPQ+MNPQ取8選1數(shù)據(jù)選擇器產(chǎn)生上式的邏輯函數(shù)。Z變?yōu)橄铝行问剑篫=MNPQ+MNPQ+MNPQ+MNPQ+MNP*1+MNPQ+MNP*0+MNP*0題4.28 若用4位數(shù)值比較器74LS85組成10位數(shù)值比較器，需要用幾片？各片之間應(yīng)如何連接？解： 需要用三片，連接方法如下圖所示。第五章 觸發(fā)器 掌握三種觸發(fā)方式下的典型觸發(fā)器的特性方程、特性表，會畫波形圖； 電平觸發(fā)：電平觸發(fā)SR觸發(fā)器、D觸發(fā)器； 脈沖觸發(fā)：主從JK觸發(fā)器； 邊沿觸發(fā)； 另有，T觸發(fā)器。給定觸發(fā)器輸入信