數(shù)字集成電路第4章

1、第四章TTL電路DTL電路原理 當(dāng)輸入A、B、C任意一個(gè)或一個(gè)以上為低電平（約0.3)，P1為1V，晶體管T處于截止，輸出為Vout=VCC。 當(dāng)輸入全為高電平（4V），T導(dǎo)通并達(dá)到飽和，輸出電壓Vout為低電平（約0.3V)。 RA、D1、 D2、 D3、組成輸入部分，完成與功能DTL電路原理 晶體管T和電阻RC構(gòu)成輸出部分，起著非邏輯的作用，并可放大電流、驅(qū)動(dòng)負(fù)載。 D4、 D5、是抗干擾二極管和RB完成電平位移，以提高電路的抗干擾能力。簡(jiǎn)易TTL電路原理 DTL電路中，把D換成NPN管，如圖所示；多發(fā)射極晶體管T1取代了原來的二極管輸入族， T1集電極取代了電平位移電路 當(dāng)輸入A、B、C

2、任意一個(gè)或一個(gè)以上為低電平（約0.3)，P點(diǎn)被嵌位1V，發(fā)射極導(dǎo)通，晶體管T1處于正向工作狀態(tài)，深飽和狀態(tài)；Q點(diǎn)為低電位（0.4v)，不足導(dǎo)通,晶體管T2處于截止，輸出為Vout=VCC。簡(jiǎn)易TTL電路原理 當(dāng)輸入全為高電平時(shí)，晶體管T1反向工作， P點(diǎn)被嵌位1.4V，晶體管T1集電極電流為發(fā)射極電流+基極電流；適當(dāng)選擇R1 、R2可以使T2飽和，輸出低電平 不僅實(shí)現(xiàn)了與非，而且有好的瞬態(tài)特性， T2飽和，輸出低電平時(shí)，輸入A、B、C任意一個(gè)或一個(gè)以上變?yōu)榈碗娖綍r(shí)，基極電流轉(zhuǎn)向發(fā)射極，因而產(chǎn)生集電極電流IB1，這股瞬間的電流很快抽光T2基區(qū)存儲(chǔ)的電荷，使T2截止，從而提高開關(guān)速度。簡(jiǎn)易TTL電

3、路原理 問題存在：A為1；B為零，A不僅提供反向電流；還向B提供橫向電流。增加了驅(qū)動(dòng)源的負(fù)擔(dān)；為了提高負(fù)載能力，改進(jìn)為四管TTL電路四管TTL電路原理 與前面相比,電路分為三部分,輸入部分,輸出部分,倒向部分,在輸入和輸出之間增加了晶體管Q2,它可輸出互為反相的兩個(gè)驅(qū)動(dòng)信號(hào),并提供更大的基極電流 以Q3、 R5一起代替了原來的負(fù)載電阻 當(dāng)Q5由飽和轉(zhuǎn)為截止時(shí)，由于Q2輸出兩個(gè)相位相反的信號(hào)，故Q3必然導(dǎo)通， Q3為射隨狀態(tài)，電路的輸出阻抗很低，提高了高電平輸出時(shí)的驅(qū)動(dòng)能力四管TTL電路原理 當(dāng)Q5由截止轉(zhuǎn)為飽和時(shí)， Q3處于截止?fàn)顟B(tài)，此時(shí)處在深飽和的Q5，也提供很低的輸出阻抗 Q3作用使Q5的

4、負(fù)載上拉，因此又稱有源上拉電阻 輸出部分中二極管D，保證輸出低電平時(shí)， Q5飽和Q3截止；因?yàn)楫?dāng)所有輸入端都為高電平時(shí)，晶體管Q2、 Q5都處于飽和狀態(tài)，輸出電壓Vout=0.2v, Q2集電極電壓VCE2+ VBE5=0.2+0.75=0.95V。四管TTL電路原理 如果沒有二極管D，則Q3基-射極電壓為0.95-0.2=0.75V, Q3仍然飽和，而輸出低電平時(shí)，而我們需要此時(shí)Q3截止，有了二極管D之后， Q2、 Q5集電極之間的電壓降必然在Q3發(fā)射極和二極管之間分配，無論是D還是Q3都不可能導(dǎo)通。四管TTL電路瞬態(tài)特性 先討論Q2的基極電壓VB2和輸出電壓的關(guān)系 當(dāng)VB2=0, Q2、

5、Q5截止, Q3導(dǎo)通提供電流IQE3去驅(qū)動(dòng)下一級(jí)的N個(gè)門,此時(shí)輸出電壓由下式表達(dá):Vout=VCC-R2IB3-VBE3-VD 由于作為負(fù)載的下一級(jí)N個(gè)門的輸入晶體管均為反相工作狀態(tài),負(fù)載電流的值不會(huì)太大四管TTL電路瞬態(tài)特性 對(duì)下一級(jí)負(fù)載而言,最壞是Q2、 Q5飽和的,則Q2基極電壓VB2=VBE2+VBE5=0.75+0.75=1.5v Q2基極電流就是輸入管的集電極電流,可以設(shè)輸入管集電極結(jié)電壓為0.7V, 則輸入管基極上總電壓1.5+0.7=2.2v , 基極上的電阻R1上的電壓降為5.0-2.2=2.8V, 流過電阻R1上的電流2.8V/4K=0.7mA,由于輸入晶體管處于反向工作狀

6、態(tài),其放大系數(shù)為0.02.輸入到每個(gè)門電流約為14A,(最壞)四管TTL電路瞬態(tài)特性 假設(shè)為0.1mA,驅(qū)動(dòng)十個(gè)門,也就是1mA,對(duì)這個(gè)電流IQE3,IB3是很小的,故R2上的電壓可以省略. Vout=VCC-VBE3-VD=5-0.75-0.75=3.5 因此輸出為高電平時(shí),輸出電壓與扇出數(shù)關(guān)系不大,可以保證有3.5V 的輸出. 當(dāng)VQB2達(dá)到0.65V 以上時(shí), Q2進(jìn)入有源工作區(qū),但由于Q2發(fā)射結(jié)上有壓降, Q5還不能導(dǎo)通,如忽略Q2發(fā)射極和 集電極電流差異,AC=-R2/R3=-1.6, Q3為射隨器,電壓增益為1,故整個(gè)增益約為-1.6.四管TTL電路瞬態(tài)特性 Vout= -R2/R

7、3. VQB2.1, 隨VQB2增大進(jìn)一步增大 當(dāng)VQB2=2*0.65以上時(shí), Q5也開始導(dǎo)通,這時(shí)流過R3電流變大, 0.65V/1K=0.65mA,R2的壓降為1.6*0.65V=1.04V,那么輸出就變化為2.5V 5-1.6*0.65-1.5=2.5V 隨VQB2繼續(xù)增大, Q2、 Q5均飽和, Q3的基極電壓很快下降, Q3很快截止,輸出電壓約為0.1-0.2.四管TTL電路瞬態(tài)特性 討論輸出電壓與輸入電壓之間的關(guān)系 當(dāng)Vi為相當(dāng)于邏輯高電平時(shí), Vi1.5V,BE結(jié)反偏,BC結(jié)正偏,輸入管反向工作狀態(tài),Q2基極電流主要由Q1集電極電流提供,由Q1基極供給Q2基極,反向電流增益很小

8、,輸入源提供電流很小,這時(shí)Q2、 Q5飽和,VBQ2=1.5V,而Vout=0.15V;只要Vi為足夠大,這種狀態(tài)一直保持.四管TTL電路瞬態(tài)特性 當(dāng)Vi=1.5V時(shí),VCE=0V, Q1發(fā)射極電流為零, Q2基極電流主要由Q1基極提供, Q2、 Q5幾乎不受影響,輸出電壓值不變 當(dāng)Vi0， Q4 不可能進(jìn)入飽和區(qū)，所以Q4 導(dǎo)通時(shí)，基區(qū)存儲(chǔ)電荷大量減少 Q4 基極有R4泄放電阻，可以倒向時(shí)泄放存儲(chǔ)電荷。 五管TTL電路傳輸延遲時(shí)間下降,因而提高了電路的速度 達(dá)林頓管、射隨器的電流增益大，輸出電阻小，有利于對(duì)負(fù)載的充電，從而提高電路的速度，也增大了電路高電平的輸出時(shí)的負(fù)載能力五管TTL電路 各

9、電阻值比四管的TTL電路的電阻小，工作電流大，Tpd 下降，此電路功耗太大，約為22mW。六管TTL電路 缺點(diǎn)：四管、五管，輸出管Q5基極回路，由電阻R3構(gòu)成。 當(dāng)輸入電壓大于0.65V時(shí),輸出管Q2開始導(dǎo)通,VC2下降,輸出管Q5尚未導(dǎo)通,對(duì)應(yīng)為BC段 抗干擾能力下降 電導(dǎo)通瞬間,改善了電壓傳輸特性,電阻R3的存在,分走了部分Q5管的基極驅(qū)動(dòng)電流.使下降時(shí)間延長(zhǎng).六管TTL電路 解決問題:用RB、 RC、 Q6、泄放網(wǎng)絡(luò)代替R3。 RB的存在，使Q6比 Q5、晚導(dǎo)通， Q2發(fā)射極電流全部灌入Q5管的基極，使Q2、 Q5、幾乎同時(shí)導(dǎo)通，改善了電壓傳輸特性。提高了抗飽和能力。 當(dāng)Q5管導(dǎo)通飽和后

10、， Q6管也逐漸導(dǎo)通進(jìn)入飽和，對(duì)Q5進(jìn)行分流，使Q5管進(jìn)入淺飽和狀態(tài)，超量存儲(chǔ)電荷少，因而Q5退出飽和的速度得到加快。六管TTL電路 在截止的瞬態(tài)，由于Q6基極沒有泄放回路，完全靠復(fù)合消除存儲(chǔ)電荷，所以Q6 比Q5晚截止， Q5管有一個(gè)很好的泄放回路，很快脫離飽和，提高了電路的工作速度 原因是VBE5VBE6 當(dāng)Q2發(fā)射極沒有電流通過時(shí)， Q5的基極向Q6的基極送電荷，何況還有IB6 =IC6六管TTL電路 IB5=（1+）IB6，所以Q5很快截止 優(yōu)點(diǎn)：改善電壓的傳輸特性，近似矩形 提高電路的抗干擾能力 提高速度 對(duì)溫度的變化，和工藝上的的離散性都有一定的自調(diào)整作用 自調(diào)整使Q5管飽和深度比

11、較穩(wěn)定 改善電路的瞬態(tài)特性，負(fù)載能力溫度特性六管TTL電路 減少了工藝離散性對(duì)電路特性的影響 Q1-6均進(jìn)入飽和區(qū) 所有管換成SCTSTTL電路 用SBD嵌位晶體管代替除Q4以外所有可能進(jìn)入飽和或反向工作的晶體管,從而減少了這些管子的超額存儲(chǔ)電荷,使電路速度大大提高 STTL: tpd=3ns pD=19mW 優(yōu)值為60PJ TTL: tpd=10ns pD=10mW 優(yōu)值為100PJ 原因:存在電阻較小,尤其R4存在,功耗較大 如采用高阻值-LSTLL: tpd=9.5ns pD=2mW LSTTL電路 結(jié)構(gòu)變化: 用SBD(D1、D2）代替多發(fā)射極晶體管Q1作為輸入管 將Q4的基極泄放電阻

12、R4由接地改為接輸出端，并加了SBD管D5、D6LSTTL電路特點(diǎn) 采用了高阻值的電阻，功耗pD下降為標(biāo)準(zhǔn)TTL門的1/5 用D1、D2、R1組成的SBD為輸入管的DTL電路，LSTTL電路是正用的，SCT代替了可能進(jìn)入飽和狀態(tài)的晶體管，所以管子基區(qū)超額電荷減少，沒有必要用反抽能力很強(qiáng)的多發(fā)射極晶體管來加快Q2管脫離飽和用DTL有下列優(yōu)點(diǎn)。LSTTL電路特點(diǎn) 高電平輸入時(shí)電流IIH變小 SBD為多子器件 SBD擊串電壓高VSBD=10-15V，所以可將不用的輸入端直接與VCC相接，不用通過電阻接VCC，方便用戶。(p40) 將Q4的基極泄放電阻R4由接地改為接輸出端，通過電阻R4電流IR4變小

13、，所以電路功耗下降，而且當(dāng)高電平輸出時(shí)， IR4可作為IIH一部分，提高了高電時(shí)的負(fù)載能力。LSTTL電路特點(diǎn) 增加加了SBD管D5、D6，電路速度提高，D5是在電路導(dǎo)通瞬間反向抽取Q4的基極的存儲(chǔ)電荷，使V0加速下降 D6的作用是降低高電平向低電平轉(zhuǎn)換時(shí)的傳輸時(shí)間tpHL ,當(dāng)VC2下降比VOH快時(shí)，當(dāng)VC2-VOH0.4V ， D6導(dǎo)通，通過D5、D6，的電流，又通過Q2的放大去驅(qū)動(dòng)Q5管的導(dǎo)通，提高了電路的速度LSTTL電路特點(diǎn) 采用離子注入，薄層外延等新技術(shù)，對(duì)通隔離，深N+集電極接觸工藝，減小了器件的尺寸和寄生效應(yīng)，提高了電路的速度和集成密度。 缺點(diǎn)：閾值電壓低，因此低電平噪聲容限低

14、。LSTTL門電路的邏輯擴(kuò)展 OC門（OPEN，COLLECTOR GATE） 在實(shí)際應(yīng)用中，往往需要各種功能的門電路，增加了輸入端，和實(shí)現(xiàn)了邏輯功能的擴(kuò)展 生產(chǎn)其它邏輯的功能的TTL電路，或非門、與或非門、與門、或門、異或非門、異或門等 可按輸出結(jié)構(gòu)的不同分為：基本門；集電極開路門（OC）、三態(tài)門（3S）等OC門 OC門結(jié)構(gòu)是把標(biāo)準(zhǔn)系列與非門的高電平輸出的驅(qū)動(dòng)級(jí)去掉，直接由輸出管Q5的集電極輸出，OC門的輸出端用導(dǎo)線連在一起，接在一個(gè)公共上拉電阻上，實(shí)現(xiàn)線與。 當(dāng)任一門或全部門輸出管的Q5飽和時(shí)，輸出電壓被下拉到低電平，得到高電平的唯一方法是所有門的輸出管Q5均截止， 所以線與是指OC門輸出

15、端的相與，而不是全部OC門各輸入端的相與管OC門 多個(gè)OC門掛在同一個(gè)總線上進(jìn)行數(shù)據(jù)傳輸，當(dāng)某個(gè)OC門的控制電平A或B為低電平時(shí)，該OC門的輸出管Q5處于截止?fàn)顟B(tài)，不傳輸數(shù)據(jù)，僅當(dāng)控制電平為高電平時(shí)，才將本級(jí)輸入信息發(fā)送至總線。 當(dāng)OC門由低電平轉(zhuǎn)換為高電平時(shí)，沒有一般的與非門的Q3、Q4有源上拉作用，驅(qū)動(dòng)管的容性負(fù)載只能通過數(shù)值較大的上拉電阻，速度慢，負(fù)載能力差。三態(tài)邏輯門（TSL） THIRD STATE LOGIC GATE 高、低、高阻抗 三態(tài)門的特點(diǎn)是把多個(gè)三態(tài)門的輸出端，連在一條公共母線BUS上，使總線結(jié)構(gòu)分時(shí)多路通信得以實(shí)現(xiàn) 各三態(tài)門的G為一控制端，選通端，CPU通過三態(tài)門掛在總

16、線上，利用選通電路使G1 G2 G3輪流接高電平，則V01、 V02、 V03、就會(huì)輪流被選中，A1 B1、 A2 B2、 A3 B3、三組數(shù)據(jù)就會(huì)輪流與總線相通三態(tài)邏輯門（TSL） 如圖4.12 G=0,D3、D4導(dǎo)通，電路鎖死，高阻態(tài) G=1,D3、D4截止，控制門對(duì)電路沒有影響，輸出為F=AB的非三態(tài)門緩沖電路 當(dāng)控制端E為高電平時(shí),電路中的M點(diǎn)為低電平,通過二極管又使N、P點(diǎn)均為低電平，使Q1截止，VCC通過電阻加到Q7的基極上，而Q7的射極為低電平，所以Q7導(dǎo)通，Q7的集電極也為低電平，因此Q7為深度飽和狀態(tài)，這樣Q2、Q5截止，而P點(diǎn)的電位只有0.8V，使Q3、Q4截止，輸出呈高阻

17、狀態(tài)。三態(tài)門緩沖電路 當(dāng)控制端E為低電平，M點(diǎn)為高電平，D3、D0截止，緩沖器輸出隨輸入變化。 如D為高電平，Q1管基極為高電平，Q1導(dǎo)通（集電極經(jīng)Q7管的集電結(jié)、6K電阻接VCC，使Q2管的基極變?yōu)榈碗娖?，Q2、Q5管截止， VCC經(jīng)常4K電阻加到Q3、Q4，使 Q3、Q4導(dǎo)通。輸出高電平。當(dāng)D為低電平時(shí)，Q1截止，VCC經(jīng)Q7管的集電結(jié)，加到Q2的基極上，使Q2、Q5導(dǎo)通，輸出為低電平ASTTL電路分析 A、B相與取反 D1A、D1B 為反相嵌位肖特基三極管，起二極管作用 當(dāng)A、B有一為低電位時(shí)，Q1A、 Q1B導(dǎo)通 Q7截止，那么Q2、 Q5截止，輸出高電平 當(dāng)A、B均為高電平， Q1A

18、、 Q1B截止 Q7導(dǎo)通，那么Q2、 Q5導(dǎo)通，輸出低電平。 當(dāng)Q2退出飽和狀態(tài),D2A、D2B起反抽作用.ASTTL電路分析 Q10進(jìn)一步降低功耗，Q10可以分掉一部分Q6的電流，當(dāng)Q5轉(zhuǎn)為截止時(shí)，D10的作用是使一部分應(yīng)流入Q10基極的電流而流入Q4的基極 D2、D3、Q8，使導(dǎo)通延遲時(shí)間下降，提高電路速度。 Q51作用,當(dāng)Q3截止時(shí),Q51通過發(fā)射極-D6提供電流給Q2放大后，推動(dòng)Q5,加快下降速度,導(dǎo)通時(shí),給Q4提供電流.ASTTL電路分析 直流特性不同,AS/ALS電路的速度更高,功耗更低,負(fù)載能力更強(qiáng) 工藝不同采用介質(zhì)隔離,離子注入新技術(shù),從而器件尺寸更小,寄生效應(yīng)更小 電路結(jié)構(gòu)不同 STTL電路采用多發(fā)射極晶體管為輸入級(jí) LSTTL電路采用SBD為輸入級(jí) AS/ALS電路采用襯底PNP管作輸入級(jí)ASTTL電路分析.,),(1111的高平負(fù)載能力提高使前級(jí)門小很多電路的也