計(jì)算機(jī)組成原理期中試卷

1、2014-2015學(xué)年第一學(xué)期期中考試試題課程名稱 計(jì)算機(jī)組成基礎(chǔ) 任課教師簽名 出題教師簽名 題庫(kù)抽題 審題教師簽名 考試方式 （閉）卷 適用專業(yè) 計(jì)算機(jī)各專業(yè) 考試時(shí)間 （100）分鐘題號(hào)一二三四總分得分評(píng)卷人一、單項(xiàng)選擇題(每小題2分,共30分) 1. 馮偌依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲(chǔ)器中，CPU區(qū)分它們的依據(jù)是（）。A) 指令操作碼的譯碼結(jié)果 B) 指令和數(shù)據(jù)的尋址方式 C) 指令周期的不同階段D) 指令和數(shù)據(jù)所在的存儲(chǔ)單元2. 控制器、運(yùn)算器和存儲(chǔ)器合起來(lái)一般稱為（）。A) IO部件B) 內(nèi)存儲(chǔ)器 C) 外存儲(chǔ)器D) 主機(jī)3. 在CPU中跟蹤指令后繼地址的寄存器是（

2、）。A) MARB) PCC) IRD) PSW4. 將二進(jìn)制數(shù)左移一位，不發(fā)生溢出時(shí)，則數(shù)值（）。A) 增大一倍 B) 減少一倍 C) 增大十倍 D) 減少十倍5. 8位二進(jìn)制無(wú)符號(hào)定點(diǎn)整數(shù)能表示的數(shù)值范圍是（）。A) -128127 B) 0127 C) 0255 D) 02566. 以下速度最快的存儲(chǔ)器類型是（）。A）EPROM B）DRAM C）DDR RAM D）SRAM7. 如果一個(gè)存儲(chǔ)單元被訪問，這個(gè)存儲(chǔ)單元有可能很快會(huì)再被訪問，稱為（）。A) 時(shí)間局部性 B) 空間局部性C) 代碼局部性 D) 數(shù)據(jù)局部性8. 在主存和CPU之間增加cache的目的是（）。A) 增加內(nèi)存容量 B

3、) 提高內(nèi)存的可靠性C) 解決CPU與內(nèi)存之間的速度匹配問題 D) 增加內(nèi)存容量，同時(shí)加快存取速度9. 采用串行接口進(jìn)行7位ASCII碼傳送，帶有一位奇校驗(yàn)位，1位起始位和2位停止位。當(dāng)波特率為9600波特時(shí)，字符傳送速率為（）。A) 960 B) 873 C) 1371 D) 48010. 中斷向量是指（）。A) 中斷服務(wù)程序入口地址 B) 子程序入口地址C) 例行程序入口地址 D) 中斷服務(wù)程序入口地址指示器11. 保存當(dāng)前正在訪問的存儲(chǔ)單元地址的寄存器是（）。A) PC B) IR C) AR D) DR12. 若某數(shù)x的真值為-0.1010，在計(jì)算機(jī)中該數(shù)表示為1.0110，則該數(shù)所用

4、的編碼方法是：（）。A) 原碼 B) 反碼C) 補(bǔ)碼D) 移碼13. 系統(tǒng)總線中地址線的功能是（）。A) 選擇主存單元地址 B) 選擇進(jìn)行信息傳輸?shù)脑O(shè)備 C) 選擇外存地址 D) 指定主存和IO設(shè)備接口電路的地址14. 在集中式總線仲裁中，（）方式對(duì)電路故障最敏感。A) 菊花鏈方式B) 獨(dú)立請(qǐng)求方式 C) 分布式D) 計(jì)數(shù)器定時(shí)查詢方式15. 采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要占用一個(gè)（）的時(shí)間。A) 指令周期 B) 機(jī)器周期C) 存儲(chǔ)周期D) 總線周期二、填空題(每空1分,共20分)1 移碼表示法主要用于表示【.】數(shù)的階碼E，以利于比較兩個(gè)數(shù)指數(shù)的大小和【.】操作。2 主存與CAC

5、HE的地址映射有【.】、【.】和組相聯(lián)三種方式。3 DRAM存儲(chǔ)器的刷新一般有【.】、【.】和異步式三種方式，之所以刷新是因?yàn)橛须姾尚孤?、需要定期補(bǔ)充。4 控制器中必須有的兩個(gè)寄存器是【.】和【.】。5 總線仲裁的方式有【.】和【.】?jī)煞N。前者又分為【.】、計(jì)數(shù)器定時(shí)查詢和【.】三種方式。6 磁盤存儲(chǔ)器的訪問時(shí)間主要包括【.】時(shí)間、【.】時(shí)間和數(shù)據(jù)傳輸時(shí)間。7 常見的主機(jī)與外設(shè)間的數(shù)據(jù)交換方式有程序查詢方式、【.】、【.】、通道方式和外圍處理機(jī)方式。8 浮點(diǎn)數(shù)加減法運(yùn)算的步驟大體分五步： 0操作數(shù)檢查、【.】、尾數(shù)加減、【.】和舍入處理等。9 CACHE的寫操作策略有【.】和【.】、寫一次法三

6、種。三、計(jì)算題 (每小題5分,共20分)1. 已知x = -0.10110， y = -0.00001，用變形補(bǔ)碼計(jì)算x+y，并指出結(jié)果是否溢出。2. 設(shè)某總線在一個(gè)總線周期中并行傳送8個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線周期等于五個(gè)總線時(shí)鐘周期，總線時(shí)鐘頻率為60MHz，求總線帶寬等于多少？3. 設(shè)某計(jì)算機(jī)數(shù)據(jù)線、地址線均是8位，有一條相對(duì)尋址的無(wú)條件轉(zhuǎn)移指令存于內(nèi)存的20H單元中，指令給出的位移量D=00010101B，該指令占用2個(gè)字節(jié)，試計(jì)算該指令執(zhí)行結(jié)束時(shí)PC的內(nèi)容。4. CPU執(zhí)行一段程序時(shí)，Cache完成存取的次數(shù)為2900次，主存完成存取的次數(shù)為100次，已知Cache存取周期為5ns，

7、主存為20ns，求Cache / 主存系統(tǒng)的效率和平均訪問時(shí)間。四、分析題及應(yīng)用題(每小題10分,共30分)1. 采用串行異步通信方式傳送字符，假設(shè)每秒傳輸120個(gè)數(shù)據(jù)幀，每幀包括7位數(shù)據(jù)位，偶校驗(yàn)1 位，起始位1位, 停止位l位。1）求傳輸波特率2）要傳輸字符A和8，請(qǐng)分別畫出波形圖。2. 現(xiàn)有256K×16位SRAM芯片來(lái)設(shè)計(jì)1024K×16位的存儲(chǔ)器。SRAM芯片有兩個(gè)控制端：當(dāng)/CS有效時(shí)該片被選中；當(dāng)/WE有效時(shí)執(zhí)行寫操作。CPU有/MREQ控制端，當(dāng)/MREQ有效時(shí)有訪存請(qǐng)求。要求：1）計(jì)算所需SRAM芯片的數(shù)量；2）畫出CPU與存儲(chǔ)器的連接示意圖。3. 設(shè)某機(jī)

8、主存容量為4MB，Cache為16KB，每字塊有8個(gè)字，機(jī)器字長(zhǎng)為32位。設(shè)計(jì)一個(gè)四路組相聯(lián)映射的Cache組織。1）畫出主存地址字段中各段的位數(shù)2）設(shè)Cache初態(tài)為空，CPU依次從主存第0,1,2，89號(hào)單元讀出90個(gè)字，并重復(fù)8次，問命中率是多少？3）若Cache速度是主存的6倍，求使用Cache和無(wú)Cache相比，存儲(chǔ)速度提高了多少。答 題 卷（請(qǐng)將全部答案寫在本答題卷上，別處答題將視作無(wú)效）一、單項(xiàng)選擇題(15*2=30分) 123456789101112131415二、填空題（10*2=20分）123456789三、計(jì)算題(4*5=20分)1.2.3.4.四、應(yīng)用題(3*10=30

9、分)參考答案一、單項(xiàng)選擇題(15*2=30分) 12345678910CDBACDACBD1112131415CCDAC二、填空題（10*2=20分）1浮點(diǎn)數(shù) 對(duì)階2直接映射 全相聯(lián)映射3集中式 分散式4IR PC5集中式 分散式 鏈?zhǔn)?獨(dú)立請(qǐng)求6找道時(shí)間 等待時(shí)間7中斷方式 DMA方式8對(duì)階 規(guī)格化9寫回法 寫直達(dá)法三、計(jì)算題(4*5=20分)1. x+y=-0.10111 不溢出2. 60*8/5=96MBps3. 20H+15H+2=37H (第七章 指令系統(tǒng)內(nèi)容）4. 四、應(yīng)用題(3*10=30分)1. 120*（7+1+1+1）=1200Baud字符A 0 1000001 01字符8 0 000111