DSP系統(tǒng)硬件結構DSP芯片是一種特殊結構的微處理器,為了快(精)

1、的的范德薩的地方愛的規(guī)格愛你啊好文章第 3 章 C54x DSP 系統(tǒng)硬件結構DSP 芯片是一種特殊結構的微處理器，為了快速地實現(xiàn)數(shù)字信號處理運算，采用了流水線指令執(zhí)行結構和相應的并行處理結構，可在一個周期內(nèi)對數(shù)據(jù)進行高 速的算術運算和邏輯運算。本章主要介紹 C54x DSP 芯片的硬件結構，重點對芯片 的引腳功能、CPU 結構、內(nèi)部存儲器、片內(nèi)外設電路、系統(tǒng)控制以及內(nèi)、外部總 線進行討論。3.1 C54x DSP 的基本架構TMS320 C54x DSP （簡稱 C54x ）是 TI 公司為實現(xiàn)低功耗、高速實時信號處 理而專門設計的 16 位定點數(shù)字信號處理器。其內(nèi)核包含在第1 章已經(jīng)討論過

2、的哈佛結構和高級算術特點中。另外，C54x 還具有多總線結構以及強大的片上外設，具有高度的操作靈活性和運行速度，適應遠程通信等實時嵌入式應用的需要，現(xiàn)已 廣泛地應用于無線通信系統(tǒng)中。3.1.1 C54x DSP 的基本結構圖一塊 DSP 芯片上集成 CPU、片內(nèi)存儲器、外圍電路、總線以及外部總線接 口。圖 3-1所示為 TMS320C54x 基本結構框圖，它包含了主要模塊和總線結構。 圖 3-2 所示為TMS320C54x 功能結構圖。與傳統(tǒng)微處理器相比較，DSP 最顯著的結構特點是具有高效存取數(shù)據(jù)、單周期乘法器和零開銷硬件循環(huán)等。3.1.2 C54x DSP 的主要特征1.具有快速處理性能的

3、 CPU 部分CPU 是 DSP 芯片中的核心部分，CPU 內(nèi)的硬件構成決定其指令系統(tǒng)的性能。 采用了流水線指令執(zhí)行結構和相應的并行處理結構，可在一個周期內(nèi)對數(shù)據(jù)進行高 速的算術運算和邏輯運算，TMS320C54x 的 CPU 包括以下幾部分：（1 先進的多總線結構，包括 1 條程序總線、3 條數(shù)據(jù)總線、4 條地址總線和外 設總線；(2 40 位算術邏輯單元(ALU，包括 1 個 40 位的桶形移位寄存器和 2 個獨立的 40 位累加器；(3 17 K 的并行乘法器，并與 1 個 40 位的專用加法器配合，用于非流水線的 單周期乘/累加操作；DSP 芯片技術及工程實例第 3 章 C54x DS

4、P 系統(tǒng)硬件結構圖 3-1 TMS320C54x基本結構框圖圖 3-2 TMS320C54x 功能結構圖(4 比較、選擇和存儲單元，用于維特比運算中的加 /比較選擇；(5 指數(shù)編碼器，可以在單周期內(nèi)計算 40 位累加器的指數(shù)值；(6 2 個地址生成器，包括 8 個輔助寄存器和 2 個輔助寄存器算術單元；(7 雙內(nèi)核結構(只適用于 C5420 .2.具有哈佛結構的存儲器系統(tǒng)(1 具有獨立的程序存儲器和數(shù)據(jù)存儲器，可同時訪問，使許多處理運算比傳 統(tǒng)的馮諾依曼結構有效得多。(2 具有 192 K 字可尋址存儲空間，包括片內(nèi)、外 64 K 字程序存儲空間，片 內(nèi)、外 64 K字數(shù)字存儲空間和片外 64

5、 K 字的 I/O 空間。其中一些型號 DSP 的程 序存儲器空間可擴展至8 M 字，例如 TMS320C548、TMS320C549、TMS320C5402、TMS320C5410 和 TMS320C5420.(3 提供一定容量的片內(nèi)存儲器，片內(nèi)存儲器配置因型而異，包括片內(nèi)ROM 和RAM，通過內(nèi)部多總線，CPU 可以同時、快速地訪問它們，以實現(xiàn)并行處理。但 對于外部存儲器，DSP 提供了外部接口，它與內(nèi)部多總線結構復接，但外部只有 一組 I/O 接口線，所以不能在單周期內(nèi)并行實現(xiàn)讀寫操作。3.片內(nèi)外設和專用電路除了 DSP 內(nèi)核外，DSP 芯片上還需配置一些外設專用器件。這些器件可以與DS

6、P 內(nèi)核平行操作，只占用很小的內(nèi)核指令周期，依靠這些器件無縫出入DSP 處理內(nèi)核的能力，可大大提高 DSP 處理數(shù)據(jù)的能力。TMS320C54X 的片內(nèi)外設和專 用電路采用模塊化的結構設計，常見的外設包括以下幾種。（1 可編程軟件等待狀態(tài)發(fā)生器。（2 可編程分區(qū)轉換邏輯電路。（3 可采用內(nèi)部振蕩器或外部時鐘源的片內(nèi)鎖相環(huán)（PLL ）時鐘發(fā)生器。（4 外部總線接口可以禁止或允許外部數(shù)據(jù)總線、地址總線和控制線的輸出。（5 數(shù)據(jù)總線具有總線保持功能。（6 可編程定時器。（7 8 位并行主機接口（ HPI，有些產(chǎn)品還包括擴展的 8 位并行主機接口（HPI8）和 16 位并行主機接口（ HPI16 .（

7、8 片內(nèi)的串行口按不同的型號分為全雙工串口（支持8 位和 16 位數(shù)據(jù)傳送）、時分多路（TDM ）串口和緩沖（BSP ）串口。C54x 系列定點 DSP 芯片共享同樣的 CPU 內(nèi)核和總線結構，但每一種器件片 內(nèi)存儲器的配置和片內(nèi)外設不盡相同。表 3-1 列出了 TMS320C54X 系列 DSP 基本 配置匯總。表 3-1TMS320C54X 系列 DSP 基本配置匯總表型 號電壓/Vcorel/O 片內(nèi) 存儲器 RAM/KBROM/KBDAT/PRO/B 外 設 McBSPTimerHPIDMAMIPS 封 裝 C54011.83.384128K/2M228 位 6通道 50144LQFP

8、/ 144BGAC54021.6/1.83.3328/32128K/2M/128K/16M2/31/28 位 6 通道 100/160144LQFP/144BGAC54041.53.332128128K/16M328/16 位 6 通道 120144LQFP/144BGA 續(xù)表型 號電壓/Vcorel/O 片內(nèi)存儲器 RAM/KBROM/KBDAT/PRO/B 夕卜設 McBSPTimerHPIDMAMIPS 封裝C54071.63.380256128K/16M328/16 位 6 通道 120144LQFP/144BGAC54091.51.83.36432128K/16M318/16 位 6

9、 通道 80160144LQFP/144BGAC54101.5 2.53.312832128K/16M318/16 位 6 通道 100160144LQFP/144BGAC54161.5/1.63.325632128K/16M318/16 位 6 通道 120/160144LQFP/144BGAC54201.83.32000128K/16M6216 位 12 通道 200144LQFP/144BGA4.指令系統(tǒng)在 TMS320C54X 的指令系統(tǒng)中，具有單指令重復和塊指令重復操作指令，32位長操作數(shù)指令，同時讀入 2 個或 3 個操作數(shù)的算術指令。支持存儲器塊傳送指 令，能并行存儲和并行加載的

10、算術指令，支持條件存儲指令及中斷快速返回指令。5. 執(zhí)行速度對 TMS320C54X 而言，其執(zhí)行單周期定點指令時間為 25/20/15/12.5/10 ns （對 應每秒指令數(shù)分別為 40/50/66/80/100 MIPS .6. 電源和功耗TMS320C54X DSP 芯片可采用 5 V、3.3 V、3 V 和 1.5 V、1.8 V 或 2.5 V 的 超低電壓供電。而且其功耗可采用下降指令 IDLE1、IDLE2 和 IDLE3 來控制，以 便使 DSP 工作在節(jié)電模式下可控制關斷 CLKOUT 信號。7. 芯片仿真功能具有符合 IEEE 1149.1 標準的片內(nèi)仿真 JTAG 接口

11、，其主要功能是用于與主機 相連接，實現(xiàn)芯片的仿真與測試。3.2 總線結構按照結構來區(qū)分，又可將總線分成內(nèi)部總線和外部總線，本節(jié)只介紹內(nèi)部總 線，外部總線的結構和功能將在 3.8 節(jié)介紹。為了提高 CPU 高度的并行性，達到最大的處理能力，例如在單周期內(nèi)完成算 術、邏輯和位操作等運算，TMS320C54X DSP 片內(nèi)采用多總線結構，用 8 條總 線，可同時對程序指令和數(shù)據(jù)進行雙訪問，這 8 條 16 位的總線包括 4 條程序/數(shù)據(jù) 總線和 4 條地址總線。另外，CPU 訪問片內(nèi)外設是通過在片雙向總線來實現(xiàn)的，如圖 3-2 所示的功能結構圖。正是這種改進型哈佛總線結構，形成了支持高速指令執(zhí)行的硬

12、件基礎。(1 程序總線(PB :傳送來自程序存儲器的指令代碼和立即數(shù)。(2 3 組數(shù)據(jù)總線(CB、DB 和 EB:負責將片內(nèi)的各種元器件相互連接，如CPU、數(shù)據(jù)地址產(chǎn)生邏輯、程序地址產(chǎn)生邏輯、片內(nèi)外設和數(shù)據(jù)存儲器等。其中，CB 和 DB 總線傳送從存儲器讀出的數(shù)據(jù)，即 讀”操作使用的數(shù)據(jù)總線；EB 總 線傳送向存儲器寫入的數(shù)據(jù)，即 寫”操作使用的數(shù)據(jù)總線。(3 地址總線(PAB、CAB、DAB、EAB :負責傳送執(zhí)行指令所需的地址。(4 在片雙向總線：TMS320C54X 用一組雙向的片內(nèi)總線訪問片內(nèi)外設，這組總線輪流使用 DB 和 EB 與 CPU 連接。用這組總線進行讀/寫操作需要兩個或更

13、多 的周期，具體所需周期數(shù)取決于片內(nèi)外設的結構。TMS320C54X 能利用兩個輔助寄存器算術單元(ARAU0 和 ARAU1 在同一個周期內(nèi)生成兩個數(shù)據(jù)存儲器地址，可實現(xiàn)片內(nèi) RAM 的雙訪問功能。表 3-2 列出了各種不同類型的總線訪問形式。從表中看到，C54x 器件在任何給定的機器周期內(nèi)可執(zhí)行 4 個并行存儲器操作：1 次取指、讀取 2 個操作數(shù)和寫 1個操作數(shù)?；蛲ㄟ^ CB、DB、PB 總線同時取操作數(shù)，可在一個機器周期內(nèi)完成從 數(shù)據(jù)存儲器讀雙數(shù)據(jù)同時從程序存儲器讀一個常數(shù)的3 個操作數(shù)讀取，而片上外設的讀、寫則是通過 DB 和 EB 總線輪流與 CPU 連接完成，所以使用這組總線進行

14、 讀/寫操作需要兩個或更多的周期。表 3-2 C54x DSP 讀/寫操作占用總線情況讀/寫 方式地址總線PABCABDABEAB 程序總線PB 數(shù)據(jù)總線 CBDBEB 程序讀V程序寫V單數(shù)據(jù)讀V雙數(shù)據(jù)讀WE：長 數(shù)據(jù)讀V(hwV(lwV(hwV單數(shù)據(jù)寫V數(shù)據(jù)讀/數(shù)據(jù)寫VVV數(shù)據(jù)讀/系數(shù)讀VVVVVV外設讀V外設寫VV3 存儲器結構TMS320C54X DSP 存儲器采用改進型哈佛結構。與馮 諾依曼結構的存儲器相 比較，哈佛結構的程序/數(shù)據(jù)總線和空間是分開的，馮 諾依曼結構的程序/數(shù)據(jù)總線 和空間是合二為一的，而改進型哈佛結構的部分程序/數(shù)據(jù)空間可交叉，因此提供了高度的并行性。3.3.1 DS

15、P 存儲器空間的劃分C54x DSP 的存儲空間共 192 K 字，由 3 個獨立可選的存儲空間組成，包括 64K 字的程序存儲空間、64 K 字的數(shù)據(jù)存儲空間和 64 K 字的 I/O 空間。其中有些 型號芯片的程序空間還可以進一步擴展。存儲器分為片內(nèi)存儲器和片外存儲器。片內(nèi)存儲器有3 種類型：雙訪問 RAM（DARAM、單訪問 RAM（SARAM 和 ROM. RAM 總是安排到數(shù)據(jù)存儲空間，但也 可以配置在程序存儲空間。C54x 片上還有 26 個映射到數(shù)據(jù)存儲空間的 CPU 寄存 器和外設寄存器。ROM 一般映射到程序存儲空間，也可以部分地映射到數(shù)據(jù)存儲 空間。在 TMS320C54X

16、 DSP中，片外存儲器主要包括程序存儲器、數(shù)據(jù)存儲器、 I/O 空間。與片外存儲器相比，片內(nèi)存儲器不需插入等待狀態(tài)，成本低，功耗低。 但是，片外存儲器具有尋址較大存儲空間的能力，而片內(nèi)存儲器尋址存儲空間較 小。C54x 通過設置處理器工作方式狀態(tài)寄存器（PMST ）中的 3 個狀態(tài)位 MP/MC、OVLY 和 DROM （詳見 3.4.1 節(jié)），可以很方便地 使能”和 禁止”程序 與數(shù)據(jù)空間中的片內(nèi)存儲器。（1 MP/MC 位MP/MC 位決定是否使用片內(nèi) ROM.若 MP/MC=0，稱微計算機模式，片內(nèi) ROM 使能并能夠訪問。若 MP/MC=1，稱微處理器模式，表示片內(nèi) ROM 無法訪問。

17、(2 OVLY 位OVLY 位決定是否讓數(shù)據(jù)存儲器映射到程序存儲器空間。若 OVLY=0，片內(nèi) RAM 只映射到數(shù)據(jù)存儲空間。若 OVLY=1，片內(nèi) RAM 同時映射到程序和數(shù)據(jù)存儲空間。(3 DROM 位DROM 位決定是否讓部分程序存儲器映射到數(shù)據(jù)存儲器空間。若 DROM=0，片內(nèi) ROM 不映射到數(shù)據(jù)存儲空間。若 DROM=1，部分片內(nèi) ROM 映射到數(shù)據(jù)存儲空間。DROM 位的用法與 MP/MC 位的用法無關。不同的 C54x 的數(shù)據(jù)和程序存儲區(qū) 分配并不完全相同。 圖 3-3(a 所示為 TMS320C549 存儲器空間分配圖， 圖 3-3(b 所 示為 TMS320C5416存儲器

18、空間分配圖，從圖中可以看到在任何一個存儲空間內(nèi)， RAM、ROM 都可以駐留在片內(nèi)或者片外，但需要通過對 3 個狀態(tài)位 MP/MC、 OVLY 和 DROM 的設置來配置。圖 3-3 存儲器空間分配圖圖 3-3 (續(xù))所有 C54x DSP 器件提供一定數(shù)量的片內(nèi) ROM 和 RAM, DSP 有兩種類型的 RAM，包括雙尋址 RAM (DARAM )和單尋址 RAM (SARAM。表 3-3 列出了不 同 C54x 系列 DSP 片內(nèi)各種存儲器的配置。1.片內(nèi) ROM片內(nèi) ROM 是程序存儲器的一部分，對某些 DSP 器件來說，也可是數(shù)據(jù)存儲 空間的一部分， 如 C5402。 當 MP/MC

19、 設置為 0 時， 可以映射到程序存儲空間的 ROM 為 4 KB ;當 DROM設置為 1 時，可以映射到數(shù)據(jù)存儲器空間的 ROM 為 4KB。 不同芯片的片內(nèi)可用 ROM 容量是不一樣的， 見表 3-3。 對于 ROM 少的 DSP 器件(2 KB ,ROM 中含有自舉加載器，在程序啟動時，將用戶的代碼從慢的外部 ROM、串口，或 JTAG 加載到內(nèi)部存儲器，這樣可以加 快程序的運行速度。對于具有較大 ROM 的器件，部分 ROM 可以映射到數(shù)據(jù)和程 序空間，用戶提供的代碼或數(shù)據(jù)以目標文件格式寫入 ROM, TI 公司可以將程序掩 膜到該 ROM 中。2.片內(nèi)雙尋址 RAM(DARAM所謂

20、 DARAM， 就是在一個指令周期內(nèi)， CPU 可對其進行讀和寫兩次存取操 作， DARAM由塊組成，CPU 能在每個周期內(nèi)對同一塊 DARAM 進行讀和寫。 DARAM 總是映射在數(shù)據(jù)存儲器空間，用于存儲數(shù)據(jù)，當OVLY 設置為 1 時，它也可同時映射在程序存儲器空間，用于存儲程序代碼。表 3-3 常見的 C54x 系列DSP 片內(nèi)存儲器配置 KB 存儲器類型C541C542C543C545C546C548C549C5402C5416C5420ROM28224848216416 程序ROM2O223232216416O 程序 / 數(shù)據(jù)R0M800161600400DARAM510106688

21、166432SARAM0000024240641603.片內(nèi)單尋 址RAM(SARAM 在一個指令周期內(nèi)只能進行一次讀或寫操作。SARAM 也由塊組成，與 DARAM 一樣，SARAM 總是映射在數(shù)據(jù)存儲器空間，用于存儲數(shù)據(jù)，當 OVLY 設置為 1 時，也可同時映射在程序存儲器空間，用于存儲程序代碼。4.存儲器映射寄存器CPU 內(nèi)部專用寄存器和片上外設寄存器總是映射在數(shù)據(jù)存儲器的0 頁上，對它們的訪問很簡單，存儲器映射訪問提供了一種方便途徑，用于寄存器的存儲和恢 復，也用于累加器與其他寄存器之間的信息傳遞。3.3.2 程序存儲器程序存儲器空間存放要執(zhí)行的指令和執(zhí)行中所用的系數(shù)表。C54x DSP 可以尋址 64 K 字的程序存儲空間。但也有一些型號的 DSP 可以擴展到 8 M 字，如C548、C549、C5410、C5402 和 C5420。下面分別講述程序存儲器的組織、片內(nèi)ROM 的安排、擴展程序存儲器等內(nèi)容。1.程序存儲器空間的配置程序存儲器空間由片內(nèi)和片外程序存儲器組成。如前所述，片內(nèi)程序空間的組 織主要通過設置 MP/MC、OVLY 位來實現(xiàn)。表 3-4 列出了各種 C54x 芯片片內(nèi)程 序存儲器配置情況。MP/MC 和 OVLY 位決定了哪個片內(nèi)存儲器在程序空間中可 用。例如，當 OVLY 設置為 1 時，DARAM 或 SARAM 才能被配置到