P阱CMOS芯片制作工藝設(shè)計

1、P阱CMOS芯片制作工藝設(shè)計制作：韓光、黃云龍、 黃文韜XUTSchool of sciencesP阱CMOS芯片制作工藝設(shè)計MOS管的器件結(jié)構(gòu)參數(shù)確定確定P阱CMOS芯片的工藝流程薄膜加工工藝參數(shù)計算給出CMOS芯片制作的工藝實施方案 設(shè)計任務(wù)設(shè)計任務(wù)XUTSchool of sciences一、一、MOS管的器件結(jié)構(gòu)參數(shù)確定管的器件結(jié)構(gòu)參數(shù)確定NMOS管參數(shù)設(shè)計與計算PMOS管參數(shù)設(shè)計與計算XUTSchool of sciencesNMOS管參數(shù)設(shè)計與計算 特性指標(biāo)要求：n溝多晶硅柵MOSFET：閾值電壓VTn=0.5V, 漏極飽和電流IDsat1mA, 漏源飽和電壓VDsat3V，漏源擊

2、穿電壓BVDS=35V, 柵源擊穿電壓BVGS20V, 跨導(dǎo)gm2mS, 截止頻率fmax3GHz（遷移率n取600cm2/Vs）XUTSchool of sciencesNMOS管參數(shù)設(shè)計與計算由 得從而有：BVtEBVGSoxOXGSV 250417/25AEOXoxtcmFtCoxOXOX/1028.81017.4/1085.89 .3/8614XUTSchool of sciencesNMOS管參數(shù)設(shè)計與計算47. 4)31028. 8600/(102/12/2832LWmALVVCWuITGSoxnDSat4 .13)1028. 86003/(102/2/ )(83LWmsLVVCW

3、ugTGSOXnm飽和電流：跨導(dǎo)：于是取：W/L 13.4XUTSchool of sciencesNMOS管參數(shù)設(shè)計與計算ZTGSnGHLVVuf32/ )(2max由截止頻率： 知：L 3.1um由 和經(jīng)驗公式：知： VBVDS354/ 3162/ 3)10/() 1 . 1 /(60BDSNEgBV3161013. 2cmNAXUTSchool of sciencesNMOS管參數(shù)設(shè)計與計算又因為閾值電壓：其中：將 帶入以上各式可得： 0.48V 與要求 msfpoxSSoxSDTnCQCQV2/dTASDXqNQ2/1)/4(qNXAfpdTqnNKTIniAfp/)/(ANTnVTn

4、V0.5V 相差不多 故 滿足要求 ANXUTSchool of sciencesNMOS管參數(shù)設(shè)計與計算最后由：故綜上?。簞t：W=30umSADSLqNBV2/2umqNBVLADSS46.1)/2(2/1umL0.215/LWXUTSchool of sciencesPMOS管參數(shù)設(shè)計與計算特性指標(biāo)要求： p溝多晶硅柵MOSFET：閾值電壓VTp= -1V, 漏極飽和電流IDsat1mA, 漏源飽和電壓VDsat3V，漏源擊穿電壓BVDS=35V, 柵源擊穿電壓BVGS=25V, 跨導(dǎo)gm0.5mS, 截止頻率fmax1GHz（遷移率p=220cm2/Vs） XUTSchool of sc

5、iencesPMOS管參數(shù)設(shè)計與計算由 得從而有：BVtEBVGSoxOXGSV 250417/25AEOXoxtcmFtCoxOXOX/1028.81017.4/1085.89 .3/8614XUTSchool of sciencesPMOS管參數(shù)設(shè)計與計算飽和電流： 跨導(dǎo):于是?。篧/L 12.22 .12)31028. 8220/(102/12/2832LWmALVVCWuITGSoxpDSat15. 9)1028. 82203/(105 . 0/5 . 0/ )(83LWmsLVVCWugTGSOXpmXUTSchool of sciencesPMOS管參數(shù)設(shè)計與計算截止頻率： 知：L

6、 3.24um 由 和經(jīng)驗公式： 知：ZTGSpGHLVVuf12/ )(2maxVBVDS354/ 3162/ 3)10/() 1 . 1/(60BDSNEgBV3161013.2cmNDXUTSchool of sciencesPMOS管參數(shù)設(shè)計與計算又因為閾值電壓：其中：將 帶入以上各式可得： 與-1V相比相差稍微有點大，故作微調(diào)?。捍藭r： 滿足要求msfnoxSSoxSDTpCQCQV2/dTDSDXqNQ2/1)/4(qNXDfndTqnNKTIniDfn/ )/(DNVVTp865. 0316100 . 3cmNDVVTp05. 1XUTSchool of sciencesPMOS

7、管參數(shù)設(shè)計與計算最后由：故綜上?。簞t：W=60um注：這里無論是NMOS還是PMOS的計算都是以理想 在計算，實際做時要考慮安全余量適當(dāng)做厚點SDDSLqNBV2/2umqNBVLDDSS23.1)/2(2/1umL0.230/LW因為為了保持電流連續(xù)性一般取PMOS的寬長比為NMOS的2倍pnuu5 . 2oxtXUTSchool of sciencesP阱CMOS芯片的工藝流程二、P阱CMOS芯片的工藝流程如下: 襯底制備 初始氧化 阱區(qū)光刻P阱區(qū)注入及推進(jìn)場氧化及 去除有源區(qū)光刻 淀積預(yù)柵氧化及P管 注入柵氧及多晶硅淀積、摻雜 光刻P+區(qū)光刻及注入N+區(qū)光刻及注入Al淀積、光刻及 合金

8、引線空光刻PGS淀積及源漏 區(qū)推進(jìn)43NSi43NSiN管場區(qū)光刻， 場注入XUTSchool of sciencesP阱CMOS芯片的工藝流程2SiO1001.襯底制備 由于CMOS器件對界面電荷特別敏感，襯底與 界面態(tài)盡可能低，因此選擇晶向為 的N型硅做襯底，電阻率約為cm20100的N型硅襯底XUTSchool of sciencesP阱CMOS芯片的工藝流程2.初始氧化 為阱區(qū)的選擇性刻蝕和隨后的的阱區(qū)深度注入做工藝準(zhǔn)備。阱區(qū)掩蔽氧化介質(zhì)層的厚度取決于注入和推進(jìn)的需要。這是P阱硅柵CMOS集成電路制造工藝流程序列的第一次氧化。N-Si襯底2SiOXUTSchool of science

9、sP阱CMOS芯片的工藝流程3.阱區(qū)光刻 是P阱硅柵CMOS集成電路制造工藝的第一次光刻，具體包括:涂膠、前烘、曝光、顯影、堅膜、腐蝕、去膠等工序， 刻蝕除P阱區(qū)注入窗口。N-Si2SiOXUTSchool of sciencesP阱CMOS芯片的工藝流程4.P阱注入及推進(jìn)（第一次注入） 次步是P阱硅柵CMOS集成電路制造工藝流程中第一次注入摻雜，P阱注入及推進(jìn)主要是形成P阱區(qū)。N-subP-wellXUTSchool of sciencesP阱CMOS芯片的工藝流程5.剝離阱區(qū)氧化層6.熱生長墊氧化層 目的是消除 界面間應(yīng)力，第二次氧化7.LPCVD淀積 2SiOSi 43NSiN-subP

10、-well薄氧43NSiXUTSchool of sciencesP阱CMOS芯片的工藝流程8.有源區(qū)光刻：即第二次光刻 N-SiP-wellSi3N4XUTSchool of sciencesP阱CMOS芯片的工藝流程 9.N溝MOS管場區(qū)光刻：即第三次光刻 以光刻膠作為掩蔽層，刻蝕除N溝MOS管場區(qū)的注入窗口。10.N溝MOS管P+注入：第二次注入 N溝MOS管場區(qū)P+的注入首要目的是增強阱區(qū)上沿位置處的隔離效果，同時場區(qū)重?fù)诫s注入客觀上組織了場區(qū)寄生MOS管工作 綜合9、10兩個步驟如圖: 光刻膠N-SiP-B+XUTSchool of sciencesP阱CMOS芯片的工藝流程11.局

11、部氧化：第三次化 目的：生長場氧化層12.剝離 和 的緩沖層 綜合11、12兩個步驟如圖： 43NSi2SiON-SiP-XUTSchool of sciencesP阱CMOS芯片的工藝流程13.熱氧化生長柵氧化層：第四次氧化14.P溝CMOS管溝道區(qū)光刻：第四次光刻15.P溝MOS管溝道區(qū)注入（第四次注入）：此過程的目的是調(diào)整閾值電壓綜合13、14、15三個步驟如圖：N-SiP-B+XUTSchool of sciencesP阱CMOS芯片的工藝流程16.生長多晶硅17.刻蝕多晶硅柵（第五次光刻）：形成N溝MOS管和P溝MOS管的多晶硅柵。 綜合16、17步驟如圖： 多晶硅N-SiP-XUT

12、School of sciencesP阱CMOS芯片的工藝流程18.涂光刻膠19.刻蝕P溝MOS管區(qū)的膠膜：第六次光刻20.注入摻雜P溝MOS管區(qū)域（第五次注入）：形成CMOS管的源區(qū)和漏區(qū)。 綜合18、19、20三步如圖： N-SiP-B+XUTSchool of sciencesP阱CMOS芯片的工藝流程21.涂光刻膠22.刻蝕N溝MOS管區(qū)域的膠膜：第七次光刻23.注入摻雜N溝MOS管區(qū)域（第六次注入）：形成MOS管的源漏區(qū)。24.生長磷硅玻璃:對器件隔離保護(hù)。 綜合21、22、23、24四步如圖：光刻膠N-SiP-PXUTSchool of sciencesP阱CMOS芯片的工藝流程2

13、5.引線孔光刻：第八次光刻 如下圖：PSGN-SiPP-P+N+N+XUTSchool of sciencesP阱CMOS芯片的工藝流程PSGN-SiP+P-P+N+N+XUTSchool of sciencesP阱CMOS芯片的工藝流程26.真空蒸鋁27.鋁電極反刻 綜合26、27兩步如圖：AlPSGXUTSchool of sciences薄膜加工工藝參數(shù)計算方塊方塊/3300R三、薄膜加工工藝參數(shù)計算（1）阱區(qū)注入時掩蔽膜厚度的計算以及驗證和生長 離子注入 P阱形成 高溫推進(jìn)由P阱的方塊電阻 B注入補償后的雜質(zhì)計量212106 . 8)/(1cmRquQpB方塊XUTSchool of

14、sciences薄膜加工工藝參數(shù)計算cm20314102cmCB由襯底電阻率 查表可知若P阱結(jié)深5um 則補償雜質(zhì)劑量與 相比可以忽略，故注入劑量：若取注入能量E=45kev則離子注入后采用快速熱退火使雜質(zhì)充分活化和晶格損傷降至最低。最后在T=1200 下進(jìn)行推進(jìn)達(dá)到結(jié)深要求21110cmxCQjBBBQ212106 . 8)/(1cmRquQpB方塊nmRP150nmRp47CXUTSchool of sciences當(dāng)T=1200 時 注入后的 推進(jìn)可以看做有限表面源擴散則推進(jìn)所需時間為：根據(jù)最小掩蔽膜公式對于CMOS器件： T=1200 時 =0.62um 對于實際器件掩蔽膜厚度應(yīng)為 的

15、1.52倍 薄膜加工工藝參數(shù)計算min124)/(4/2baBjCCInDxttDxOXo6 . 8min1212108 . 1ScmDBCCscmDox/107215oxinxXUTSchool of sciences故氧化掩蔽膜厚度為1.24um采用干-濕-干法生成 對于 : T=1200 時干氧：濕氧：第一步：15min干氧由： 知：薄膜加工工藝參數(shù)計算C100umA067. 0min/105 . 74umBmin62. 1tumA084. 0min/102 . 12umBmin0t2/ 1)4/()(12BAttAxoumx083.001XUTSchool of sciences薄膜加

16、工工藝參數(shù)計算第二步:濕氧135min先將前部干氧對次步的影響算出： =1.16um采用公式： 得：第三步：干氧15min先將前部干氧對次步的影響算出： =2150.7min BAxxt/ )(22/ 1)4/()(12BAttAxoumxo237. 12BAxxt/ )(2XUTSchool of sciences薄膜加工工藝參數(shù)計算采用公式： 得：所以綜上：掩蔽膜厚度即符合結(jié)深要求，又有適當(dāng)工藝生成。（2）生長600 的墊氧化層2/ 1)4/()(12BAttAxoumxo241. 120AXUTSchool of sciences為了使后道工藝対前道工藝的影響小，此時T取1100 采用干氧生成。對于 : T=1100 時由公式： 得：t=23.57min薄膜加工工藝參數(shù)計算C100CumA151. 0min/105 . 44umBmin56. 4t2/ 1)4/()(12BAttAxoXUTSchool of sciences薄膜加工工藝參數(shù)計算（3）生長場氧化層厚度為1um：選取濕氧工藝，T取1100 則:對于由公式： 得：t=139.4min(4)柵氧化生長厚度為417 ：選取T=1000 干氧氧化 則:對于CumA185. 0min/1085. 02umBmi