第6章微型計算機中的存儲器

1、第第6章章 微型計算機中的存儲器微型計算機中的存儲器n存儲器概述存儲器概述n隨機讀寫存儲器隨機讀寫存儲器RAMn只讀存儲器只讀存儲器ROMn存儲器的擴展存儲器的擴展6.1.1 性能指標(biāo)性能指標(biāo) 存儲器的職能就相當(dāng)于計算機中各部分的存儲器的職能就相當(dāng)于計算機中各部分的“信息交換中心信息交換中心”和和“數(shù)據(jù)倉數(shù)據(jù)倉庫庫”。因此存儲器的。因此存儲器的“速度速度”和和“容量容量”便成為計算機系統(tǒng)性能的兩項重要指便成為計算機系統(tǒng)性能的兩項重要指標(biāo)，也是推動存儲器不斷發(fā)展的兩個主要因素。標(biāo)，也是推動存儲器不斷發(fā)展的兩個主要因素。 1、存儲容量：存儲容量：指存儲器芯片能存儲的二進(jìn)制信息量。指存儲器芯片能存儲

2、的二進(jìn)制信息量。 存儲容量存儲容量=單元數(shù)單元數(shù)數(shù)據(jù)位數(shù)數(shù)據(jù)位數(shù) 即字?jǐn)?shù)即字?jǐn)?shù)字長字長 通常以通常以KB（210B）、）、MB （220B） 、GB （230B ）、）、TB （240B）為單位。為單位。 2、存取速度：存取速度：用存取時間、存取周期衡量。用存取時間、存取周期衡量。 存取時間存取時間TA：CPU訪問一次存儲器所需的時間。訪問一次存儲器所需的時間。 存取周期存取周期TAC ：連續(xù)兩次訪問存儲器所需最小間隔時間。：連續(xù)兩次訪問存儲器所需最小間隔時間。 3、功耗：功耗：每個存儲單元所耗的功率。每個存儲單元所耗的功率。 維持功耗：當(dāng)芯片未被選中，工作在維持方式，輸出端為高阻態(tài)，維持功耗

3、：當(dāng)芯片未被選中，工作在維持方式，輸出端為高阻態(tài)，功耗下降。功耗下降。 操作功耗：正常工作時的功耗。操作功耗：正常工作時的功耗。w/單元單元 4、可靠性：可靠性：用平均無故障時間來衡量。用平均無故障時間來衡量。106108小時小時6.1 存儲器概述存儲器概述6.1.2 半導(dǎo)體存儲器分類半導(dǎo)體存儲器分類半導(dǎo)體半導(dǎo)體存儲器存儲器磁介質(zhì)存儲器（外存）磁介質(zhì)存儲器（外存）光存儲器光存儲器雙極型：存取速度快，但集成度低，功耗大、成本雙極型：存取速度快，但集成度低，功耗大、成本 高，一般用于大型計算機或高速微機中；高，一般用于大型計算機或高速微機中；MOS型型掩膜掩膜ROM 一次性可編程一次性可編程PRO

4、M紫外線可擦除紫外線可擦除EPROM 電可擦除電可擦除E2PROM 可編程只讀存儲器可編程只讀存儲器FLASH讀寫讀寫存儲器存儲器RAM只讀只讀存儲器存儲器ROM（按讀（按讀寫功能寫功能分類分類)（按器件（按器件原理分類）原理分類）靜態(tài)靜態(tài)SRAM動態(tài)動態(tài)DRAM： 集成度高但存取速度較低，集成度高但存取速度較低， 一般用于需要較一般用于需要較大大容量的場合。容量的場合。集成集成IRAM：將刷新電路集成在將刷新電路集成在DRAM內(nèi)內(nèi)速度較快，集成度較低，功耗較速度較快，集成度較低，功耗較高，一般用于對速度要求高、而高，一般用于對速度要求高、而容量不大的場合。容量不大的場合。(按存儲按存儲原理分

5、類原理分類)按按存存儲儲介介質(zhì)質(zhì)分分類類6.1.3 半導(dǎo)體存儲器芯片的基本結(jié)構(gòu)半導(dǎo)體存儲器芯片的基本結(jié)構(gòu) 地址譯碼器存儲矩陣控制邏輯A0A1An三態(tài)數(shù)據(jù)緩沖器D0D1DNW/RCS6.2 隨機讀寫存儲器隨機讀寫存儲器6.2.1 靜態(tài)靜態(tài)RAM(SRAM)RAM(SRAM)一、基本存儲電路一、基本存儲電路行選擇線行選擇線T1T2ABT3T4+5VT5T6CD列選擇線列選擇線T7T8I/OI/O T1和和T2組成一個雙穩(wěn)態(tài)組成一個雙穩(wěn)態(tài)觸發(fā)器，用于保存數(shù)據(jù)。觸發(fā)器，用于保存數(shù)據(jù)。T3和和T4為負(fù)載管。為負(fù)載管。 如如A點為數(shù)據(jù)點為數(shù)據(jù)D，則，則B點點為數(shù)據(jù)為數(shù)據(jù)/D。 行選擇線有效（高電行選擇線有

6、效（高電 平）平）時，時，A 、B處的數(shù)據(jù)信息處的數(shù)據(jù)信息通過門控管通過門控管T5和和T6送至送至C、D點。點。 列選擇線有效（高電列選擇線有效（高電 平）平）時，時，C 、D處的數(shù)據(jù)信處的數(shù)據(jù)信息通過門控管息通過門控管T7和和T8送送至芯片的數(shù)據(jù)引腳至芯片的數(shù)據(jù)引腳I/O?；敬鎯﹄娐泛喕瘓DSEDoDi它可存儲一位信息由若干個基本電路采用同一根選擇線，可以組成一個基本存儲單元Do2Di2Do1Di1SEDo0Di0Do7Di7它每次可以存儲或讀出8位信息由若干個存儲單元可以組成一個芯片由若干個存儲單元可以組成一個芯片A0Ak片內(nèi)譯碼電路存儲單元存儲單元存儲單元SE0SE1 SEiD0D7R/

7、W由若干個芯片可擴展內(nèi)存（存儲體）由若干個芯片可擴展內(nèi)存（存儲體）NblBL芯片容量存儲體容量N所需芯片個數(shù)所需芯片個數(shù)為了減小體積，芯片內(nèi)部通常采用矩陣式結(jié)構(gòu)為了減小體積，芯片內(nèi)部通常采用矩陣式結(jié)構(gòu)二、二、SRAMSRAM的典型芯片的典型芯片n存儲容量為8K8n28個引腳：n13根地址線A12A0n8根數(shù)據(jù)線D7D0n片選CS1、CS2n讀寫WE、OE+5VWECS2A8A9A11OEA10CS1D7D6D5D4D3NCA12A7A6A5A4A3A2A1A0D0D1D2GND123456789101112131428272625242322212019181716156264工作方式CS1C

8、S2WEOED7D0未選中未選中讀操作寫操作1000111001高阻高阻輸出輸入6264功能表6.2.2 動態(tài)動態(tài)RAMRAM（DRAMDRAM）一、基本存儲電路一、基本存儲電路行選擇線行選擇線T1B存儲存儲電容電容CA列選列選擇線擇線T2I/O刷新放大器刷新放大器電容上存有電荷時，表示存儲電容上存有電荷時，表示存儲數(shù)據(jù)數(shù)據(jù)A為邏輯為邏輯1；行選擇線有效時，數(shù)據(jù)通過行選擇線有效時，數(shù)據(jù)通過T1送至送至B處；處；列選擇線有效時，數(shù)據(jù)通過列選擇線有效時，數(shù)據(jù)通過T2送至芯片的數(shù)據(jù)引腳送至芯片的數(shù)據(jù)引腳I/O；為防止存儲電容為防止存儲電容C放電導(dǎo)致數(shù)放電導(dǎo)致數(shù)據(jù)丟失，必須定時進(jìn)行刷新；據(jù)丟失，必須定

9、時進(jìn)行刷新；動態(tài)刷新時行選擇線有效，而動態(tài)刷新時行選擇線有效，而列選擇線無效。（刷新是逐行列選擇線無效。（刷新是逐行進(jìn)行的。）進(jìn)行的。） 集成度高，但速度較慢，價集成度高，但速度較慢，價格低，一般用作主存。格低，一般用作主存。nDRAM的基本存儲單元是單個場效應(yīng)管及其極的基本存儲單元是單個場效應(yīng)管及其極間電容間電容n必須配備必須配備“讀出再生放大電路讀出再生放大電路”進(jìn)行刷新進(jìn)行刷新n每次同時對一行的存儲單元進(jìn)行刷新每次同時對一行的存儲單元進(jìn)行刷新n每個基本存儲單元存儲二進(jìn)制數(shù)一位每個基本存儲單元存儲二進(jìn)制數(shù)一位n許多個基本存儲單元形成行列存儲矩陣許多個基本存儲單元形成行列存儲矩陣nDRAM一

10、般采用一般采用“位結(jié)構(gòu)位結(jié)構(gòu)”存儲體：存儲體：n每個存儲單元存放一位每個存儲單元存放一位n需要需要8個存儲芯片構(gòu)成一個字節(jié)單元個存儲芯片構(gòu)成一個字節(jié)單元n每個字節(jié)存儲單元具有一個地址每個字節(jié)存儲單元具有一個地址NCDINWERASA0A2A1VDDNCCASDOUTA6A3A4A5VCC12345678161514131211109n存儲容量為存儲容量為16K1n16個個引腳：引腳：n7根地址線根地址線A6A0n1根數(shù)據(jù)輸入線根數(shù)據(jù)輸入線DINn1根數(shù)據(jù)輸出線根數(shù)據(jù)輸出線DOUTn行地址選通行地址選通RASn列地址選通列地址選通CASn讀寫控制讀寫控制WEDRAM芯片2116二、二、DRAMD

11、RAM的典型芯片的典型芯片 說明：說明：存儲地址需要分兩批傳送存儲地址需要分兩批傳送n行地址選通信號行地址選通信號RASRAS有效，開始傳送行地址有效，開始傳送行地址n隨后列地址選通信號隨后列地址選通信號CASCAS有效，傳送列地址，有效，傳送列地址，CASCAS相相當(dāng)于片選信號當(dāng)于片選信號n讀寫信號讀寫信號WEWE讀讀/ /寫有效寫有效n數(shù)據(jù)從數(shù)據(jù)從D DOUTOUT引腳輸出或從引腳輸出或從D DININ引腳輸入引腳輸入采用采用“僅行地址有效僅行地址有效”方法刷新方法刷新n行地址選通行地址選通RASRAS有效，傳送行地址有效，傳送行地址n列地址選通列地址選通CASCAS無效，沒有列地址無效，

12、沒有列地址n芯片內(nèi)部實現(xiàn)一行存儲單元的刷新芯片內(nèi)部實現(xiàn)一行存儲單元的刷新n沒有數(shù)據(jù)輸入輸出沒有數(shù)據(jù)輸入輸出n存儲系統(tǒng)中所有芯片同時進(jìn)行刷新存儲系統(tǒng)中所有芯片同時進(jìn)行刷新nDRAMDRAM必須每隔固定時間就刷新必須每隔固定時間就刷新三、三、DRAMDRAM芯片的刷新方式芯片的刷新方式 集中刷新：集中刷新：在在2ms時間內(nèi)集中一段時間進(jìn)行刷新，在時間內(nèi)集中一段時間進(jìn)行刷新，在這段時間內(nèi)存儲器不能進(jìn)行讀寫操作，將這段時間稱為這段時間內(nèi)存儲器不能進(jìn)行讀寫操作，將這段時間稱為死時間。死時間。 分散刷新：分散刷新：在幾在幾ms時間內(nèi)每隔一段時間刷新一次。時間內(nèi)每隔一段時間刷新一次。（需設(shè)刷新與讀寫選擇電路

13、，沖突時會增加讀（需設(shè)刷新與讀寫選擇電路，沖突時會增加讀/寫周期的寫周期的時間）時間） 異步刷新：異步刷新：在每一個指令周期中利用在每一個指令周期中利用CPU不進(jìn)行訪不進(jìn)行訪問操作的時間進(jìn)行刷新。問操作的時間進(jìn)行刷新。6.3 只讀存儲器只讀存儲器ROM6.3.1 掩膜型掩膜型ROMROM 信息制作在芯片中，不可更改信息制作在芯片中，不可更改Vcc地址選通地址選通1D3 D2 D1 D0 掩膜掩膜ROM是靠是靠MOS管是否跨接來決定管是否跨接來決定0 0、1 1的，當(dāng)?shù)模?dāng)跨接時對應(yīng)位信息位跨接時對應(yīng)位信息位0 0，當(dāng)沒有跨接時對應(yīng)信息為，當(dāng)沒有跨接時對應(yīng)信息為1 1。 6.3.2 可編程只讀可

14、編程只讀ROMROM 允許一次編程，此后不可更改允許一次編程，此后不可更改D7 D6 D5 D4 D3 D2 D1 D0Vcc地址選通地址選通1 PROM是靠存儲單元中的熔絲是否熔斷決定信息是靠存儲單元中的熔絲是否熔斷決定信息0 0、1 1的，的，當(dāng)熔絲燒斷時對應(yīng)位信息就是當(dāng)熔絲燒斷時對應(yīng)位信息就是0 0，當(dāng)沒有燒斷時對應(yīng)信息就是，當(dāng)沒有燒斷時對應(yīng)信息就是1 1。 6.3.3 可擦除可編程只讀可擦除可編程只讀ROMROM一、基本存儲電路一、基本存儲電路 用紫外光擦除，擦除后可編程；并允許用戶多用紫外光擦除，擦除后可編程；并允許用戶多次擦除和編程次擦除和編程。 編程是電荷注入浮柵的柵極的過程，此

15、時浮柵導(dǎo)通，選編程是電荷注入浮柵的柵極的過程，此時浮柵導(dǎo)通，選通此位時即讀出通此位時即讀出0 0；若沒有注入電荷浮柵截止，即讀出；若沒有注入電荷浮柵截止，即讀出1 1。當(dāng)。當(dāng)紫外線照射紫外線照射3030分鐘時，電荷形成光電流消失，恢復(fù)原狀態(tài)分鐘時，電荷形成光電流消失，恢復(fù)原狀態(tài)1 1。 Vcc字線字線數(shù)據(jù)線數(shù)據(jù)線浮柵浮柵二、典型二、典型EPROMEPROM芯片芯片2764VppA12A7A6A5A4A3A2A1A0D0D1D2GNDVccPGMNCA8A9A11OEA10CED7D6D5D4D312345678910111213142827262524232221201918171615n存儲

16、容量為存儲容量為8K8n28個個引腳：引腳：n13根地址線根地址線A12A0n8根數(shù)據(jù)線根數(shù)據(jù)線D7D0n片選片選CEn編程編程PGMn讀寫讀寫OEn編程電壓編程電壓VPP工作方式工作方式CEOEPGMA9VPPDO7DO0讀出讀出0015V輸出輸出讀出禁止讀出禁止0115V高阻高阻維持維持15V高阻高阻Intel標(biāo)識標(biāo)識0012V15V輸出編碼輸出編碼編程編程01負(fù)脈沖負(fù)脈沖21V輸入輸入編程校驗編程校驗00121V輸出輸出編程禁止編程禁止121V高阻高阻2764功能表功能表6.3.4 電可擦除可編程只讀電可擦除可編程只讀ROMROM 采用加電方法在線進(jìn)行以字節(jié)為單位擦除和編程，采用加電方法

17、在線進(jìn)行以字節(jié)為單位擦除和編程，也可多次擦寫。內(nèi)設(shè)編程所需高壓脈沖產(chǎn)生電路，可也可多次擦寫。內(nèi)設(shè)編程所需高壓脈沖產(chǎn)生電路，可在線寫入，但寫入時間較長。在線寫入，但寫入時間較長。n存儲容量為存儲容量為8K8n28個個引腳：引腳：n13根地址線根地址線A12A0n8根數(shù)據(jù)線根數(shù)據(jù)線I/O7I/O0n片選片選CEn讀寫讀寫OE、WENCA12A7A6A5A4A3A2A1A0I/O0I/O1I/O2GNDVccWENCA8A9A11OEA10CEI/O7I/O6I/O5I/O4I/O31234567891011121314282726252423222120191817161528C64EEPROM

18、28C64A的功能0112VOE100WE輸出高阻輸入高阻0100讀出備用寫入擦除I/O7I/O0CE工作方式6.4.1 存儲器與存儲器與CPU的連接的連接 CPU對存儲器進(jìn)行訪問時，首先要在地址總線上發(fā)地址信對存儲器進(jìn)行訪問時，首先要在地址總線上發(fā)地址信號，選擇要訪問的存儲單元，還要向存儲器發(fā)出讀號，選擇要訪問的存儲單元，還要向存儲器發(fā)出讀/寫控制信寫控制信號，最后在數(shù)據(jù)總線上進(jìn)行信息交換。因此，存儲器與號，最后在數(shù)據(jù)總線上進(jìn)行信息交換。因此，存儲器與CPU的的連接實際上就是存儲器與三總線中相關(guān)信號線的連接。連接實際上就是存儲器與三總線中相關(guān)信號線的連接。一、存儲器與控制總線的連接一、存儲器

19、與控制總線的連接 在控制總線中，與存儲器相連的信號線為數(shù)不多，如在控制總線中，與存儲器相連的信號線為數(shù)不多，如8086/8088最小方式下的最小方式下的M/IO(8088為為M/IO)、RD和和WR，最大，最大方式下的方式下的MRDC、MWTC、IORC和和IOWC等，連接也非常簡等，連接也非常簡單，有時這些控制線單，有時這些控制線(如如M/IO)也與地址線一同參與地址譯碼，也與地址線一同參與地址譯碼，生成片選信號。生成片選信號。 6.4 存儲器的擴展存儲器的擴展二、存儲器與數(shù)據(jù)總線的連接二、存儲器與數(shù)據(jù)總線的連接 對于不同型號的對于不同型號的CPU，數(shù)據(jù)總線的數(shù)目不一定相同，連，數(shù)據(jù)總線的數(shù)

20、目不一定相同，連接時要特別注意。接時要特別注意。 8086 CPU的數(shù)據(jù)總線有的數(shù)據(jù)總線有16根，其中高根，其中高8位數(shù)據(jù)線位數(shù)據(jù)線D15 D8接存儲器的奇存儲體，低接存儲器的奇存儲體，低8位數(shù)據(jù)線位數(shù)據(jù)線D7 D0接存儲器的偶存儲接存儲器的偶存儲體，根據(jù)體，根據(jù)BHE(選擇奇存儲體選擇奇存儲體)和和A0(選擇偶存儲體選擇偶存儲體)的不同狀的不同狀態(tài)組合決定對存儲器做字操作還是字節(jié)操作。態(tài)組合決定對存儲器做字操作還是字節(jié)操作。 8位機和位機和8088 CPU的數(shù)據(jù)總線有的數(shù)據(jù)總線有8根，存儲器為單一存根，存儲器為單一存儲體組織，沒有奇偶存儲體之分，故數(shù)據(jù)線連接較簡單。儲體組織，沒有奇偶存儲體之

21、分，故數(shù)據(jù)線連接較簡單。 三、存儲器與地址總線的連接三、存儲器與地址總線的連接 對于由多個存儲芯片構(gòu)成的存儲器，其地址線的譯碼被對于由多個存儲芯片構(gòu)成的存儲器，其地址線的譯碼被分成片內(nèi)地址譯碼和片選地址譯碼兩部分。片內(nèi)地址譯碼用分成片內(nèi)地址譯碼和片選地址譯碼兩部分。片內(nèi)地址譯碼用于對各芯片內(nèi)某存儲單元的選擇，而片選地址線主要用于產(chǎn)于對各芯片內(nèi)某存儲單元的選擇，而片選地址線主要用于產(chǎn)生片選信號，以決定每一個存儲芯片在整個存儲單元中的地生片選信號，以決定每一個存儲芯片在整個存儲單元中的地址范圍，片選地址線的地址譯碼一般有以下三種方式：址范圍，片選地址線的地址譯碼一般有以下三種方式：全譯全譯碼、部分

22、譯碼和線選法譯碼。碼、部分譯碼和線選法譯碼。6.4.2 存儲器與存儲器與CPUCPU的連接要考慮的問題的連接要考慮的問題1 CPU總線的負(fù)載能力總線的負(fù)載能力 CPU在設(shè)計時，一般輸出線的直流負(fù)載能力為帶一個在設(shè)計時，一般輸出線的直流負(fù)載能力為帶一個TTL負(fù)載負(fù)載或或20個個MOS負(fù)載，現(xiàn)存儲器都為負(fù)載，現(xiàn)存儲器都為MOS電路，直流負(fù)載很小，主要電路，直流負(fù)載很小，主要的負(fù)載是電容負(fù)載，故在小型系統(tǒng)中，的負(fù)載是電容負(fù)載，故在小型系統(tǒng)中，CPU是可以直接與存儲器相是可以直接與存儲器相連的，而較大的系統(tǒng)中，就要考慮連的，而較大的系統(tǒng)中，就要考慮CPU能否帶得動，需要時就要加能否帶得動，需要時就要加

23、上緩沖器，由緩沖器的輸出再帶負(fù)載。上緩沖器，由緩沖器的輸出再帶負(fù)載。2 存儲器的地址分配和片選存儲器的地址分配和片選 當(dāng)多片存儲器存在時，如何選片選信號。當(dāng)多片存儲器存在時，如何選片選信號。3 CPU與存儲器的時序配合問題與存儲器的時序配合問題 CPU的訪存時間必須大于所用外部存儲器的最大存取時間。的訪存時間必須大于所用外部存儲器的最大存取時間。4 控制信號的連接控制信號的連接 如：如： IO/M、RD、WR等等 5 地址譯碼方式地址譯碼方式 線選譯碼線選譯碼 部分譯碼部分譯碼 全譯碼全譯碼6.4.3 存儲器的擴展（設(shè)系統(tǒng)為存儲器的擴展（設(shè)系統(tǒng)為80888088最小模式）最小模式）一、位擴展一

24、、位擴展（只加大位長，存儲體的字?jǐn)?shù)與存儲器芯片字?jǐn)?shù)一致）只加大位長，存儲體的字?jǐn)?shù)與存儲器芯片字?jǐn)?shù)一致）用用64K1bit的的RAM芯片擴展實現(xiàn)芯片擴展實現(xiàn)64KB存儲器存儲器 進(jìn)行位擴展時，模塊中所有芯片的進(jìn)行位擴展時，模塊中所有芯片的地址線和控制線互連地址線和控制線互連形成整個模塊的地址形成整個模塊的地址線和控制線，而各芯片的線和控制線，而各芯片的數(shù)據(jù)線并列（位線擴展）數(shù)據(jù)線并列（位線擴展）形成整個模塊的數(shù)據(jù)線（形成整個模塊的數(shù)據(jù)線（8bit寬寬度）。度）。 本例采用線選方式。本例采用線選方式。 64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O64K*1I/O

25、64K*1I/O cs cs 64K1I/OD0D7A16M/IOA0 A15RDWR1二、字?jǐn)U展二、字?jǐn)U展（只加大字長，存儲體的位數(shù)與存儲器芯片位數(shù)一致）（只加大字長，存儲體的位數(shù)與存儲器芯片位數(shù)一致）用用8K8bit的的2764芯片擴展實現(xiàn)芯片擴展實現(xiàn)16KB存儲器存儲器 進(jìn)行字?jǐn)U展時，模塊中所有芯片的進(jìn)行字?jǐn)U展時，模塊中所有芯片的地址線、控制線和數(shù)據(jù)線互連地址線、控制線和數(shù)據(jù)線互連形成整個模塊形成整個模塊的低位地址線、控制線和數(shù)據(jù)線，的低位地址線、控制線和數(shù)據(jù)線，CPUCPU的高位地址線（擴展的字線）被用來譯碼以的高位地址線（擴展的字線）被用來譯碼以形成對各個芯片的選擇線形成對各個芯片的選擇線 片選線片選線。 本例采用全譯碼方式。本例采用全譯碼