數(shù)字集成電路中的基本模塊5-1

1、 設(shè)計(jì)運(yùn)算功能塊設(shè)計(jì)運(yùn)算功能塊設(shè)計(jì)運(yùn)算功能塊. 2本章重點(diǎn)本章重點(diǎn)1. 加法器、乘法器及移位器考慮性能、面積或功耗的設(shè)計(jì)加法器、乘法器及移位器考慮性能、面積或功耗的設(shè)計(jì)2. 數(shù)據(jù)通路模塊的邏輯和系統(tǒng)級優(yōu)化數(shù)據(jù)通路模塊的邏輯和系統(tǒng)級優(yōu)化3. 數(shù)據(jù)通路中功耗與延時的綜合考慮數(shù)據(jù)通路中功耗與延時的綜合考慮設(shè)計(jì)運(yùn)算功能塊. 35.1 5.1 引言引言從全局考慮從全局考慮把注意力集中在對他們的目標(biāo)功能影響最大的邏輯門、把注意力集中在對他們的目標(biāo)功能影響最大的邏輯門、電路或晶體管上電路或晶體管上非關(guān)鍵邏輯采用常規(guī)設(shè)計(jì)非關(guān)鍵邏輯采用常規(guī)設(shè)計(jì)設(shè)計(jì)運(yùn)算功能塊. 45.2 5.2 數(shù)字處理器結(jié)構(gòu)中的數(shù)據(jù)通路數(shù)字處

2、理器結(jié)構(gòu)中的數(shù)據(jù)通路（一）（一） 大多數(shù)數(shù)字電路按功能可分為：大多數(shù)數(shù)字電路按功能可分為： （1）數(shù)據(jù)通路（如加法器、乘法器、移位器）、）數(shù)據(jù)通路（如加法器、乘法器、移位器）、 （2）存儲器、（）存儲器、（3）控制電路、（）控制電路、（4）I/O 、（、（5）互連）互連存儲器存儲器數(shù)據(jù)通路數(shù)據(jù)通路控制器控制器I/OI/O構(gòu)成數(shù)字系統(tǒng)結(jié)構(gòu)的基本模塊構(gòu)成數(shù)字系統(tǒng)結(jié)構(gòu)的基本模塊運(yùn)算單元運(yùn)算單元 - 位片式數(shù)據(jù)通路位片式數(shù)據(jù)通路(加法器加法器, 乘法器乘法器, 移位器移位器, 比較器比較器, 等等.)存儲器存儲器 - RAM, ROM, 緩沖器緩沖器, 移位寄存器移位寄存器控制電路控制電路 - 有限狀

3、態(tài)機(jī)有限狀態(tài)機(jī)(PLA, 隨機(jī)邏輯隨機(jī)邏輯.) -計(jì)數(shù)器計(jì)數(shù)器互連互連 - 開關(guān)開關(guān) - 判斷器判斷器 - 總線總線設(shè)計(jì)運(yùn)算能塊. 5設(shè)計(jì)運(yùn)算功能塊. 6數(shù)據(jù)通路常常組織成位片式結(jié)構(gòu)數(shù)據(jù)通路常常組織成位片式結(jié)構(gòu)每一個對一位進(jìn)行操作每一個對一位進(jìn)行操作位片式位片式設(shè)計(jì)運(yùn)算功能塊. 7（二）（二） 數(shù)據(jù)通路的特點(diǎn)：（它在很大程度上決定了整個系統(tǒng)數(shù)據(jù)通路的特點(diǎn)：（它在很大程度上決定了整個系統(tǒng)的性能）的性能）規(guī)整性：（規(guī)整性：（Bit-slice）優(yōu)化版圖）優(yōu)化版圖局域性：（時間、空間，算子相鄰布置）版圖緊湊局域性：（時間、空間，算子相鄰布置）版圖緊湊正交性：（數(shù)據(jù)流、控制流）規(guī)整的布線正交性：（數(shù)據(jù)

4、流、控制流）規(guī)整的布線層次化：層次化： 高位低位，多位少位高位低位，多位少位模塊化：模塊化： 包括各種包括各種IP 模塊模塊設(shè)計(jì)運(yùn)算功能塊. 8設(shè)計(jì)運(yùn)算功能塊. 95.3 5.3 加法器加法器優(yōu)化可以在邏輯層或電路層上進(jìn)行優(yōu)化可以在邏輯層或電路層上進(jìn)行邏輯層上的優(yōu)化邏輯層上的優(yōu)化意在重新安排布爾方程以得到一個速度較快或面意在重新安排布爾方程以得到一個速度較快或面積較小的電路積較小的電路電路層優(yōu)化電路層優(yōu)化則著眼于改變晶體管的尺寸以及電路的拓?fù)溥B接來優(yōu)則著眼于改變晶體管的尺寸以及電路的拓?fù)溥B接來優(yōu)化速度化速度5.3.1 5.3.1 二進(jìn)制加法器：定義二進(jìn)制加法器：定義ABCoutSumCin全加

5、器全加器設(shè)計(jì)運(yùn)算功能塊. 10S和和Co的布爾表達(dá)式的布爾表達(dá)式從實(shí)現(xiàn)的角度，把從實(shí)現(xiàn)的角度，把S和和Co定義為中間信號定義為中間信號G(進(jìn)位產(chǎn)生進(jìn)位產(chǎn)生)、D (進(jìn)位取消進(jìn)位取消)和和P (進(jìn)位傳播進(jìn)位傳播)的函數(shù)的函數(shù)重新寫為重新寫為注意：注意：G和和P僅是僅是A和和B的函數(shù)而與的函數(shù)而與Ci無關(guān)無關(guān)iioiiiiiACBCABCABCCBACBACBACBASBAPBADABGiioCPP,GSPCGP,GC進(jìn)位取消進(jìn)位取消進(jìn)位取消進(jìn)位取消傳播傳播Ci=0傳播傳播Ci=1傳播傳播Ci=0傳播傳播Ci=1進(jìn)位產(chǎn)生進(jìn)位產(chǎn)生進(jìn)位產(chǎn)生進(jìn)位產(chǎn)生（2 2 ）組合邏輯加法器）組合邏輯加法器設(shè)計(jì)運(yùn)算功能

6、塊. 11（2 2 ）組合邏輯加法器）組合邏輯加法器設(shè)計(jì)運(yùn)算功能塊. 12電路特點(diǎn)電路特點(diǎn)該電路的特點(diǎn)：該電路的特點(diǎn)：（1 ）利用）利用Carry-out 信號來產(chǎn)生信號來產(chǎn)生SUM ，不用，不用 XOR門，在不減慢進(jìn)位產(chǎn)門，在不減慢進(jìn)位產(chǎn)生的情況下可減少管子數(shù)（共生的情況下可減少管子數(shù)（共28 個管子）個管子）（2 ）在）在“ 進(jìn)位產(chǎn)生進(jìn)位產(chǎn)生” 與與“ 和位產(chǎn)生和位產(chǎn)生”電路中存在很長的串聯(lián)電路中存在很長的串聯(lián)PMOS 管，進(jìn)位輸出信號的負(fù)載包括本級的兩個擴(kuò)散電容和驅(qū)動下一級的六個管，進(jìn)位輸出信號的負(fù)載包括本級的兩個擴(kuò)散電容和驅(qū)動下一級的六個柵電容以及布線電容。柵電容以及布線電容。（3 ）

7、 SUM的比的比 Carry遲產(chǎn)生。遲產(chǎn)生。（4 ）使進(jìn)位路徑的延時減到最小是設(shè)計(jì)高速加法器的主要目標(biāo)：）使進(jìn)位路徑的延時減到最小是設(shè)計(jì)高速加法器的主要目標(biāo)： 1. 連接連接C in 的管子（關(guān)鍵路徑上的管子）盡可能放在靠近門的輸出端的管子（關(guān)鍵路徑上的管子）盡可能放在靠近門的輸出端 2. 在這一加法器的進(jìn)位鏈中可以利用加法器的在這一加法器的進(jìn)位鏈中可以利用加法器的反相特性反相特性來消除反相門來消除反相門。設(shè)計(jì)運(yùn)算功能塊. 13加法器的反向特性加法器的反向特性設(shè)計(jì)運(yùn)算功能塊. 14設(shè)計(jì)運(yùn)算功能塊. 15逐位逐位( (行波、串行行波、串行) )進(jìn)位加法器進(jìn)位加法器（1）結(jié)構(gòu)：一個）結(jié)構(gòu)：一個N位

8、加法器可以通過把位加法器可以通過把N個一位的全加器電路串聯(lián)起來構(gòu)成，個一位的全加器電路串聯(lián)起來構(gòu)成，第第i 級的級的Carryout用來產(chǎn)生第用來產(chǎn)生第i+1 級的級的 SUM和和Carr y（2 ）特點(diǎn)：結(jié)構(gòu)直觀簡單，運(yùn)行速度慢，最壞情形下關(guān)鍵路徑的）特點(diǎn)：結(jié)構(gòu)直觀簡單，運(yùn)行速度慢，最壞情形下關(guān)鍵路徑的延時：延時：tadder(N-1)tcarry+tsumN 位逐位進(jìn)位加法器的延時正比于加法器的位數(shù)位逐位進(jìn)位加法器的延時正比于加法器的位數(shù)N 在設(shè)計(jì)一個快速逐位進(jìn)位加法器的全加器單元時，優(yōu)化在設(shè)計(jì)一個快速逐位進(jìn)位加法器的全加器單元時，優(yōu)化tcaary比優(yōu)化比優(yōu)化tsum重重要得多要得多FAF

9、AFAFAA0B0S0A1B1S1A2B2S2A3B3S3Ci,0Co,0( Ci,1)Co,1Co,2Co,3逐位逐位( (行波、串行行波、串行) )進(jìn)位加法器進(jìn)位加法器（3 ）優(yōu)化進(jìn)位鏈的方法：同時利用正信號和反信號）優(yōu)化進(jìn)位鏈的方法：同時利用正信號和反信號設(shè)計(jì)運(yùn)算功能塊. 16設(shè)計(jì)運(yùn)算功能塊. 17結(jié)構(gòu)優(yōu)化：在進(jìn)位路徑中取消反相器結(jié)構(gòu)優(yōu)化：在進(jìn)位路徑中取消反相器提高速度提高速度利用加法器的反相特性利用加法器的反相特性A3FAFAFAEven ce llOdd cellFAA0B0S0A1B1S1A2B2S2B3S3Ci,0Co,0Co,1Co,3Co,2設(shè)計(jì)運(yùn)算功能塊. 18改進(jìn)加法器：

10、鏡像加法器設(shè)計(jì)改進(jìn)加法器：鏡像加法器設(shè)計(jì)進(jìn)位產(chǎn)生電路分析進(jìn)位產(chǎn)生電路分析面積和延時相對減少面積和延時相對減少取消了進(jìn)位反相門取消了進(jìn)位反相門門的門的PDN和和PUN網(wǎng)絡(luò)不再是對偶的網(wǎng)絡(luò)不再是對偶的iioCPP,GSPCGP,GCBAPBADABG2424個晶體管個晶體管19鏡像加法器鏡像加法器棍棒圖棍棒圖設(shè)計(jì)運(yùn)算功能塊. 20鏡像加法器的特點(diǎn)鏡像加法器的特點(diǎn)鏡像加法的尺寸設(shè)計(jì)鏡像加法的尺寸設(shè)計(jì)設(shè)計(jì)運(yùn)算功能塊. 21設(shè)計(jì)運(yùn)算功能塊. 22設(shè)計(jì)運(yùn)算功能塊. 23設(shè)計(jì)運(yùn)算功能塊. 24傳輸門型加法器傳輸門型加法器特點(diǎn)：它的和與進(jìn)位輸出具有近似的延時特點(diǎn)：它的和與進(jìn)位輸出具有近似的延時ABPCiVDD

11、AAAVDDCiAPABVDDVDDCiCiCoSCiPPPPPSum GenerationCarry GenerationSetupiioCPP,GSPCGP,GC設(shè)計(jì)運(yùn)算功能塊. 25設(shè)計(jì)運(yùn)算功能塊. 26曼徹斯特進(jìn)位鏈加法器曼徹斯特進(jìn)位鏈加法器增加進(jìn)位產(chǎn)生和進(jìn)位消除信號來簡化增加進(jìn)位產(chǎn)生和進(jìn)位消除信號來簡化CoGiVDDCiPiVDDGiCiPiPiCoDi靜態(tài)實(shí)現(xiàn)，采用進(jìn)位靜態(tài)實(shí)現(xiàn)，采用進(jìn)位傳播、進(jìn)位產(chǎn)生和進(jìn)傳播、進(jìn)位產(chǎn)生和進(jìn)位消除位消除動態(tài)實(shí)現(xiàn)，只用進(jìn)位動態(tài)實(shí)現(xiàn)，只用進(jìn)位傳播和進(jìn)位產(chǎn)生信號傳播和進(jìn)位產(chǎn)生信號設(shè)計(jì)運(yùn)算功能塊. 27用串聯(lián)的傳輸管來實(shí)現(xiàn)進(jìn)位鏈用串聯(lián)的傳輸管來實(shí)現(xiàn)進(jìn)位鏈G2

12、 C3G3Ci,0P0G1VDD G0P1P2P3C3C2C1C0在預(yù)充電階段（在預(yù)充電階段（0），傳輸管進(jìn)位鏈中的所有中間節(jié)點(diǎn)都），傳輸管進(jìn)位鏈中的所有中間節(jié)點(diǎn)都被預(yù)充電到被預(yù)充電到VDD，在求值階段，當(dāng)有輸入進(jìn)位且傳播信號為，在求值階段，當(dāng)有輸入進(jìn)位且傳播信號為PK為高電平，或進(jìn)位產(chǎn)生信號（為高電平，或進(jìn)位產(chǎn)生信號（GK）為高電平，）為高電平，節(jié)點(diǎn)節(jié)點(diǎn)CK放電放電設(shè)計(jì)運(yùn)算功能塊. 28Pi + 1Gi + 1CiInverter/Sum RowPropagate/Generate RowPiGiCi - 1Ci + 1VDDGND棍棒圖棍棒圖數(shù)據(jù)通道版圖由三排組織成位片式的單元組成數(shù)據(jù)通道

13、版圖由三排組織成位片式的單元組成: :計(jì)算進(jìn)位傳播計(jì)算進(jìn)位傳播信號和進(jìn)位產(chǎn)信號和進(jìn)位產(chǎn)生信號生信號由左到右傳播進(jìn)位由左到右傳播進(jìn)位產(chǎn)生最終的和產(chǎn)生最終的和設(shè)計(jì)運(yùn)算功能塊. 29加法器進(jìn)位鏈在最壞情況下的延時加法器進(jìn)位鏈在最壞情況下的延時當(dāng)所有的當(dāng)所有的Ci=C且且Rj=R時，這樣一個網(wǎng)絡(luò)的傳播延時等于時，這樣一個網(wǎng)絡(luò)的傳播延時等于R1 R2 R3 R4 R5進(jìn)位輸出進(jìn)位輸出1 2 3 4 5 6C1 C2 C3 C4 C5M1 M2 M3 M4 M5進(jìn)位輸入進(jìn)位輸入或時鐘或時鐘RCNN.RC.tNiNijip2169069011設(shè)計(jì)運(yùn)算功能塊. 30設(shè)計(jì)運(yùn)算功能塊. 315.3.3 5.3.3

14、 二進(jìn)制加法器：邏輯設(shè)計(jì)考慮二進(jìn)制加法器：邏輯設(shè)計(jì)考慮加法器速度與位數(shù)的線性關(guān)系使得采用逐位進(jìn)位加法器實(shí)現(xiàn)加法器速度與位數(shù)的線性關(guān)系使得采用逐位進(jìn)位加法器實(shí)現(xiàn)長字不現(xiàn)實(shí)，需要進(jìn)行邏輯優(yōu)化，使加法器長字不現(xiàn)實(shí)，需要進(jìn)行邏輯優(yōu)化，使加法器t tp pO(N)O(N)進(jìn)位進(jìn)位旁路旁路加法器加法器(Carry bypass/Skip Adder)(Carry bypass/Skip Adder)線性進(jìn)位選擇線性進(jìn)位選擇加法器加法器(Liner Carry Select Adder)(Liner Carry Select Adder)平方根進(jìn)位平方根進(jìn)位加法器加法器(Square-Root Carry-

15、Select Adder)(Square-Root Carry-Select Adder)設(shè)計(jì)運(yùn)算功能塊. 32邏輯設(shè)計(jì)考慮邏輯設(shè)計(jì)考慮- -進(jìn)位旁路加法器進(jìn)位旁路加法器進(jìn)位旁路加法器進(jìn)位旁路加法器當(dāng)當(dāng)BP=P0P1P2P3=1時，進(jìn)位輸入通過旁路晶體管時，進(jìn)位輸入通過旁路晶體管Mb立即立即送至下一個模塊送至下一個模塊FAFAFAFAP0G1P0G1P2G2P3G3Co,3Co,2Co,1Co,0Ci,0FAFAFAFAP0G1P0G1P2G2P3G3Co,2Co,1Co,0Ci,0Co,3MultiplexerBP=PoP1P2P3 因增加旁因增加旁路而增加的面路而增加的面積很小，但破積很小

16、，但破壞規(guī)則的位片壞規(guī)則的位片式結(jié)構(gòu)式結(jié)構(gòu)設(shè)計(jì)運(yùn)算功能塊. 33Ci,0G2P3P2P1P0G1G0G3BPBPCo,3例例11.3 11.3 曼徹斯特進(jìn)位鏈加法器中的進(jìn)位旁路曼徹斯特進(jìn)位鏈加法器中的進(jìn)位旁路設(shè)計(jì)運(yùn)算功能塊. 34計(jì)算一個計(jì)算一個N位加法器的延時位加法器的延時假設(shè)整個加法器被劃分成假設(shè)整個加法器被劃分成(N/M)個等長的旁路級個等長的旁路級每一級含有每一級含有M級級Carrypropaga t io nSetupBit 03SumM bitstsetuptsumCarrypropaga t io nSetupBit 47SumtbypassCarrypropaga t io n

17、SetupBit 811SumCarrypropaga t io nSetupBit 1215Sum 最壞情況下進(jìn)位產(chǎn)生于第一位的位置，逐位通過第一個模最壞情況下進(jìn)位產(chǎn)生于第一位的位置，逐位通過第一個模塊，躍過（塊，躍過（N/M-2)N/M-2)個旁路級，并且被吸收在最后一位的位置上個旁路級，并且被吸收在最后一位的位置上而不產(chǎn)生輸出進(jìn)位而不產(chǎn)生輸出進(jìn)位sumcarrybypasscarrysetuppttMtMNMttt11各部分參數(shù)含義：各部分參數(shù)含義： t tsetupsetup: :形成進(jìn)位產(chǎn)生信號和進(jìn)位傳播信號所需要的固定時形成進(jìn)位產(chǎn)生信號和進(jìn)位傳播信號所需要的固定時間間 t tcar

18、rycarry: :通過一位的傳播延時，最壞情況下通過具有通過一位的傳播延時，最壞情況下通過具有M M位的位的一個級進(jìn)位傳播延時為一個級進(jìn)位傳播延時為M M倍倍 t tbypassbypass: :通過一級旁路多路開關(guān)的傳播時間通過一級旁路多路開關(guān)的傳播時間 t tsumsum: :產(chǎn)生最后一級的產(chǎn)生最后一級的“和和”所需要的時間所需要的時間設(shè)計(jì)運(yùn)算功能塊. 35sumcarrybypasscarrysetuppttMtMNMttt11設(shè)計(jì)運(yùn)算功能塊. 36逐位進(jìn)位加法器和進(jìn)位旁路加法器的比較逐位進(jìn)位加法器和進(jìn)位旁路加法器的比較Ntp逐位進(jìn)位加法器逐位進(jìn)位加法器進(jìn)位旁路加法器進(jìn)位旁路加法器4.

19、8思考題思考題11.1 11.1 進(jìn)位跳躍加法器的延時進(jìn)位跳躍加法器的延時確定引起一個確定引起一個16位位(4*4)進(jìn)位旁路加法器中最壞情況延時的輸入樣式。假進(jìn)位旁路加法器中最壞情況延時的輸入樣式。假設(shè)設(shè)tcarry=tsetup=tskip=tsum=1，確定其延時并與一般的逐位進(jìn)位加法器進(jìn)行，確定其延時并與一般的逐位進(jìn)位加法器進(jìn)行比較。比較。增加進(jìn)位旁路一般使面積增加增加進(jìn)位旁路一般使面積增加10% 至至20%進(jìn)位旁路加法器的總進(jìn)位傳播進(jìn)位旁路加法器的總進(jìn)位傳播時間仍與位數(shù)時間仍與位數(shù)N 成正比，但比成正比，但比例系數(shù)較串行進(jìn)位加法器為小。例系數(shù)較串行進(jìn)位加法器為小。N 較小時，因?yàn)榕月返?/p>

20、額外開較小時，因?yàn)榕月返念~外開銷使采用旁路進(jìn)位收益不大。銷使采用旁路進(jìn)位收益不大。一般一般N 在在48 之間采用旁路之間采用旁路進(jìn)位。進(jìn)位。設(shè)計(jì)運(yùn)算功能塊. 37線性進(jìn)位選擇加法器線性進(jìn)位選擇加法器預(yù)先考慮進(jìn)位輸入兩種可預(yù)先考慮進(jìn)位輸入兩種可能的值，并提前計(jì)算出針能的值，并提前計(jì)算出針對這兩種可能性的結(jié)果。對這兩種可能性的結(jié)果。一旦輸入進(jìn)位的確切值已一旦輸入進(jìn)位的確切值已知，正確結(jié)果就可以通過知，正確結(jié)果就可以通過一個簡單的多路開關(guān)級很一個簡單的多路開關(guān)級很容易地選出容易地選出4-b Setup“0” carry propagation“1” carry propagation10multip

21、lexerCinCoutSum generationPsGsCsAsBsSs 用一個最小的延時來完成，用一個最小的延時來完成，但增加硬件開銷但增加硬件開銷30%30%設(shè)計(jì)運(yùn)算功能塊. 38線性進(jìn)位選擇加法器：關(guān)鍵路徑線性進(jìn)位選擇加法器：關(guān)鍵路徑01Sum Gen e r a t i onMultiple x e r1-Carry0-CarrySetupCi,0Co,3Co,7Co,11Co,15S03Bit 03Bit 47Bit 811Bit 121501Sum Gen e r a t i onMultiple x e r1-Carry0-CarrySetupS4701Sum Gen e r

22、 a t i onMultiple x e r1-Carry0-Carry0-CarrySetupS81101Sum Gen e r a t i onMultiple x e r1-CarrySetupS1215summuxcarrysetupaddttMNMttt39線性進(jìn)位選擇加法器延時線性進(jìn)位選擇加法器延時最壞情況下的傳播延時最壞情況下的傳播延時tadder = tsetup + Mtcarry + (N/M)tmux + tsum 傳播延時正比于傳播延時正比于N N，形成這一線性關(guān)系的，形成這一線性關(guān)系的原因是在最壞情形下選擇原因是在最壞情形下選擇0 0或或1 1的運(yùn)算結(jié)果模的運(yùn)算結(jié)果

23、模塊選擇信號仍然必須逐一通過所有級塊選擇信號仍然必須逐一通過所有級 為優(yōu)化設(shè)計(jì)，假設(shè)全加器和多路開關(guān)具有相同為優(yōu)化設(shè)計(jì)，假設(shè)全加器和多路開關(guān)具有相同的傳播延時，等于歸一化的值的傳播延時，等于歸一化的值1 1。在最壞情形下。在最壞情形下將輸入時間信號到達(dá)節(jié)點(diǎn)的時間標(biāo)在圖上將輸入時間信號到達(dá)節(jié)點(diǎn)的時間標(biāo)在圖上40線性進(jìn)位選擇加法器延時結(jié)構(gòu)線性進(jìn)位選擇加法器延時結(jié)構(gòu)Setup0 Carry 1 Carry MultiplexerSum Generation01Setup0 Carry 1 Carry MultiplexerSum Generation01Setup0 Carry 1 Carry Mu

24、ltiplexerSum Generation01Setup0 Carry 1 Carry MultiplexerSum Generation01Bit 0-3Bit 4-7Bit 8-11Bit 12-15S0-3S4-7S8-11S12-15Ci,0(1)(1)(5)(6)(7)(8)(9)(10)(5)(5)(5)(5)設(shè)計(jì)運(yùn)算功能塊. 41平方根進(jìn)位選擇加法器平方根進(jìn)位選擇加法器在該加法器中逐級增加后續(xù)各級的位數(shù)在該加法器中逐級增加后續(xù)各級的位數(shù)Setup0 Carry 1 Carry MultiplexerSum Generation01Setup0 Carry 1 Carry Mu

25、ltiplexerSum Generation01Setup0 Carry 1 Carry MultiplexerSum Generation01Setup0 Carry 1 Carry MultiplexerSum Generation01Bit 0-1Bit 2-4Bit 5-8Bit 9-13S0-1S2-4S5-8S9-13Ci,0(4)(5)(6)(7)(1)(1)(3)(4)(5)(6)MuxSumS14-19(7)(8)Bit 14-19(9)(3)summuxcarrysetupaddttNMttt2平方根進(jìn)位選擇加法器延時平方根進(jìn)位選擇加法器延時 假設(shè)假設(shè)N N位加法器含有位

26、加法器含有P P級，第一級相加級，第一級相加M M位，后位，后續(xù)各級依次增加一位，則續(xù)各級依次增加一位，則： 2N=M+(M+1)+(M+2)+.+(M+P-1)P(P-1)P1 =MP+()222P M2PN22PN若若M MN N，則：，則：addsetupcarrymuxsumttt( 2)ttMN設(shè)計(jì)運(yùn)算功能塊. 43平方根進(jìn)位選擇加法器與線性逐位進(jìn)位加法器和線性選平方根進(jìn)位選擇加法器與線性逐位進(jìn)位加法器和線性選擇加法器傳播延時的比較擇加法器傳播延時的比較Square r o o t se lectLinear s e l e ctRipple a d d e r2040Ntp(in

27、unit d e l ay s)60010020304050超前進(jìn)位加法器超前進(jìn)位加法器在在N N位加法器中每一位的位置上都存在下列關(guān)系：位加法器中每一位的位置上都存在下列關(guān)系：Co kf AkBkCo k1GkPkCo k1+=通過對通過對 C Co,k-1o,k-1展開可消除展開可消除C Co,ko,k對對C Co,k-1o,k-1的依賴的依賴Co kGkPkGk1Pk1Co k2+=C Co,ko,k的完全展開式：的完全展開式：Co kGkPkGk1Pk1P1G0P0Ci 0+=其中其中C Ci,0i,0通常為通常為0 0設(shè)計(jì)運(yùn)算功能塊. 44超前進(jìn)位加法器超前進(jìn)位加法器G = ABD

28、= ABP = A+BCo = G + PCiS = P Ci = ABCi + (A+B+Ci)Co設(shè)計(jì)運(yùn)算功能塊. 45超前進(jìn)位加法器原理圖超前進(jìn)位加法器原理圖 AN-1, BN-1A1, B1P1S1 SN-1PN-1Ci, N-1S0P0Ci,0Ci,1A0, B0設(shè)計(jì)運(yùn)算功能塊. 46G3C0C0C0C0P0P0P0P0G0G0G0G0C1 3P1P1P1P1P1P1G1G1G1C2 3P2P2P2P2P2P2G2G2C3 3P3P3P3P3C4 3Pi 1 gate delayCiSi 2 gate delaysBiAiGi 1 gate delay超前進(jìn)位邏輯實(shí)現(xiàn)超前進(jìn)位邏輯實(shí)現(xiàn)

29、q帶傳播和產(chǎn)生信號的加法器單元帶傳播和產(chǎn)生信號的加法器單元在超過在超過4 4位時，電路所需的位時，電路所需的邏輯門扇入非常大邏輯門扇入非常大計(jì)算多位相加時，進(jìn)位輸出僅需計(jì)算多位相加時，進(jìn)位輸出僅需3 3個門延時，和僅需個門延時，和僅需4 4個門延時個門延時設(shè)計(jì)運(yùn)算功能塊. 47A0B00S0 2A1B1C1 2S1 3A2B2C2 4S2 5A3B3C3 6S3 7Cout 8A0B00S0 2A1B1C1 3S1 4A2B2C2 3S2 4A3B3C3 3S3 4C4 3C4 3超前進(jìn)位邏輯實(shí)現(xiàn)超前進(jìn)位邏輯實(shí)現(xiàn)q超前進(jìn)位邏輯產(chǎn)生獨(dú)立的并行超前進(jìn)位邏輯產(chǎn)生獨(dú)立的并行計(jì)算輸出的和，比較快計(jì)算輸出

30、的和，比較快 然而，進(jìn)位邏輯成本增加然而，進(jìn)位邏輯成本增加好多倍進(jìn)位好多倍進(jìn)位Pi 1 gate delayCiSi 2 gate delaysBiAiGi 1 gate delay設(shè)計(jì)運(yùn)算功能塊. 48Lookahead Carry UnitC0P0G0P1G1P2G2P3G3C3C2C1C0P3-0G3-0C4324325325324530C16A15-12B15-12C12S15-12A11-8 B11-8C8S11-8A7-4B7-4C4S7-4788A3-0B3-0C0S3-004444PG4-bit Adder444PG4-bit Adder444PG4-bit Adder444P

31、G4-bit Adder采用層次化超前進(jìn)位的采用層次化超前進(jìn)位的16位加法器位加法器q超前進(jìn)位加法器超前進(jìn)位加法器 4 4 個個4 4位加法器內(nèi)部包含自身的位加法器內(nèi)部包含自身的4 4位位超前進(jìn)位邏輯超前進(jìn)位邏輯 第二級超前進(jìn)位單元延到第二級超前進(jìn)位單元延到1616位（位（8 8個個門延時完成計(jì)算門延時完成計(jì)算）G = G3 + P3 G2 + P3 P2 G1 + P3 P2 P1 G0P = P3 P2 P1 P0C1 = G0 + P0 C0C2 = G1 + P1 G0 + P1 P0 C0C0P0G0C1 2設(shè)計(jì)運(yùn)算功能塊. 494 4位超前進(jìn)位加法器鏡像實(shí)現(xiàn)的電路圖位超前進(jìn)位加法器

32、鏡像實(shí)現(xiàn)的電路圖 利用超前進(jìn)位公式的利用超前進(jìn)位公式的自對偶性和遞歸性建立自對偶性和遞歸性建立了一個鏡像結(jié)構(gòu)，對于了一個鏡像結(jié)構(gòu)，對于N N位的超前進(jìn)位組，它的位的超前進(jìn)位組，它的晶體管實(shí)現(xiàn)具有晶體管實(shí)現(xiàn)具有N N個并行個并行分支并且有分支并且有N+1N+1個晶體管個晶體管堆疊。在堆疊。在N N值較大時極慢，值較大時極慢，只在只在N N值較小時有效值較小時有效Co,3Ci,0VDDP0P1P2P3G0G1G2G3設(shè)計(jì)運(yùn)算功能塊. 50對數(shù)對數(shù)超前進(jìn)位加法器超前進(jìn)位加法器-原理原理Co 0G0P0Ci 0+=Co 1G1P1G0P1P0Ci 0+=Co 2G2P2G1P2P1G0P+2P1P0C

33、i 0+=G2P2G1+=P2P1 G0P0Ci 0+G2:1P2:1Co 0+= 在上式中，進(jìn)位傳播過程被分解成兩位的子組合，在上式中，進(jìn)位傳播過程被分解成兩位的子組合，G Gi:ji:j和和P Pi:ji:j分別表示從第分別表示從第i i位至第位至第j j位的進(jìn)位產(chǎn)生和進(jìn)位傳播信號位的進(jìn)位產(chǎn)生和進(jìn)位傳播信號, ,稱為塊稱為塊進(jìn)位產(chǎn)生和塊進(jìn)位傳播信號進(jìn)位產(chǎn)生和塊進(jìn)位傳播信號 為了建立非?？斓募臃ㄆ?，把進(jìn)位傳播和進(jìn)位產(chǎn)生組為了建立非?？斓募臃ㄆ?，把進(jìn)位傳播和進(jìn)位產(chǎn)生組織成遞歸的樹形結(jié)構(gòu)?？棾蛇f歸的樹形結(jié)構(gòu)。設(shè)計(jì)運(yùn)算功能塊. 51點(diǎn)操作點(diǎn)操作針對這些成對的函數(shù)并且允許對一個塊的位進(jìn)針對這些成對的

34、函數(shù)并且允許對一個塊的位進(jìn)行組合和運(yùn)算行組合和運(yùn)算( , )( ,)(,)G PGPGPGPP3:23:2332233232(,)( ,) ( ,)(,)GPGPGPGPGP P3:03:0332211003:23:21:01:0(,) ( ,) ( ,) ( ,) ( ,) (,) (,)GPGPGPGPGPGPGP) 0 ,() 0 ,(),() 0 ,(0 ,0 : 30 : 30 :0 : 30 : 33 ,iioCPGCPGC設(shè)計(jì)運(yùn)算功能塊. 52用動態(tài)邏輯實(shí)現(xiàn)進(jìn)位傳播和進(jìn)位產(chǎn)生信號用動態(tài)邏輯實(shí)現(xiàn)進(jìn)位傳播和進(jìn)位產(chǎn)生信號VDDClkPi= ai + biClkaibiVDDClkGi

35、= aibiClkaibi傳播產(chǎn)生傳播產(chǎn)生(P)(P)進(jìn)位產(chǎn)生進(jìn)位產(chǎn)生(G)(G) 該模塊產(chǎn)生進(jìn)位傳播和進(jìn)位產(chǎn)生信號。所附加的單獨(dú)來該模塊產(chǎn)生進(jìn)位傳播和進(jìn)位產(chǎn)生信號。所附加的單獨(dú)來驅(qū)動保持器的反相器在驅(qū)動較大扇出的門中很有用。在翻驅(qū)動保持器的反相器在驅(qū)動較大扇出的門中很有用。在翻轉(zhuǎn)開始后通過使保持器的驅(qū)動器與該電路的扇出間失去聯(lián)轉(zhuǎn)開始后通過使保持器的驅(qū)動器與該電路的扇出間失去聯(lián)系可以使保持器很快脫離工作系可以使保持器很快脫離工作設(shè)計(jì)運(yùn)算功能塊. 53用動態(tài)邏輯實(shí)現(xiàn)點(diǎn)操作用動態(tài)邏輯實(shí)現(xiàn)點(diǎn)操作VDDClkkPi:i-k+1Pi-k:i-2k+1Pi:i-2k+1VDDClkkGi:i-k+1Pi:

36、i-k+1Gi-k:i-2k+1Gi:i-2k+1點(diǎn)操作，代表計(jì)算塊級的進(jìn)位傳播和進(jìn)位產(chǎn)生信號的兩個點(diǎn)操作，代表計(jì)算塊級的進(jìn)位傳播和進(jìn)位產(chǎn)生信號的兩個門門:1:1:21:21:21:21(,) (,)(,)i i ki i ki k iki k iki iki ikGPGPGP 設(shè)計(jì)運(yùn)算功能塊. 54用動態(tài)邏輯實(shí)現(xiàn)和選擇電路用動態(tài)邏輯實(shí)現(xiàn)和選擇電路_01iiiiiiSabSab設(shè)計(jì)運(yùn)算功能塊. 55Kogge-StoneKogge-Stone1616位超前進(jìn)位對數(shù)加法器位超前進(jìn)位對數(shù)加法器在位置在位置2 2i i-1-1上的進(jìn)位只需要上的進(jìn)位只需要i i步就可以計(jì)算出來步就可以計(jì)算出來互連結(jié)構(gòu)

37、規(guī)則，實(shí)現(xiàn)容易互連結(jié)構(gòu)規(guī)則，實(shí)現(xiàn)容易關(guān)鍵路徑上扇出基本上是一個常數(shù)關(guān)鍵路徑上扇出基本上是一個常數(shù)4949個點(diǎn)操作，面積和功耗較大個點(diǎn)操作，面積和功耗較大(A0, B0)(A1, B1)(A2, B2)(A3, B3)(A4, B4)(A5, B5)(A6, B6)(A7, B7)(A8, B8)(A9, B9)(A10, B10)(A11, B11)(A12, B12)(A13, B13)(A14, B14)(A15, B15)S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15建立建立P P和和G G信號信號進(jìn)行點(diǎn)操作進(jìn)行點(diǎn)操作產(chǎn)生和產(chǎn)生和設(shè)計(jì)運(yùn)算功能塊. 56161

38、6位操作數(shù)的四進(jìn)制位操作數(shù)的四進(jìn)制Kogge-StoneKogge-Stone加法器加法器(a0, b0)(a1, b1)(a2, b2)(a3, b3)(a4, b4)(a5, b5)(a6, b6)(a7, b7)(a8, b8)(a9, b9)(a10, b10)(a11, b11)(a12, b12)(a13, b13)(a14, b14)(a15, b15)S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15 減少樹的結(jié)構(gòu)深度的一種選擇是在減少樹的結(jié)構(gòu)深度的一種選擇是在每一結(jié)構(gòu)層次上組每一結(jié)構(gòu)層次上組合四個信號合四個信號。一個。一個1616位的加法器只需要兩級

39、進(jìn)位邏輯位的加法器只需要兩級進(jìn)位邏輯設(shè)計(jì)運(yùn)算功能塊. 571616位位Brent-KungBrent-Kung樹結(jié)構(gòu)樹結(jié)構(gòu)(A0, B0)(A1, B1)(A2, B2)(A3, B3)(A4, B4)(A5, B5)(A6, B6)(A7, B7)(A8, B8)(A9, B9)(A10, B10)(A11, B11)(A12, B12)(A13, B13)(A14, B14)(A15, B15)S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15 正向樹只實(shí)現(xiàn)在正向樹只實(shí)現(xiàn)在2 2N N-1-1位置上的進(jìn)位信號位置上的進(jìn)位信號，為產(chǎn)生全部進(jìn)位，為產(chǎn)生全部進(jìn)位，需要一

40、個反向二進(jìn)制樹。需要一個反向二進(jìn)制樹。2727個點(diǎn)操作并且所需的導(dǎo)線少，但布個點(diǎn)操作并且所需的導(dǎo)線少，但布線結(jié)構(gòu)不規(guī)則，并且各個門的扇出不相同，優(yōu)化性能困難。線結(jié)構(gòu)不規(guī)則，并且各個門的扇出不相同，優(yōu)化性能困難。C14C14最長，需要最長，需要6 6個點(diǎn)操作個點(diǎn)操作設(shè)計(jì)運(yùn)算功能塊. 58列出列出Co,3Co,3和和Co,8Co,8的計(jì)算過程的計(jì)算過程(A0, B0)(A1, B1)(A2, B2)(A3, B3)(A4, B4)(A5, B5)(A6, B6)(A7, B7)(A8, B8)(A9, B9)(A10, B10)(A11, B11)(A12, B12)(A13, B13)(A14,

41、 B14)(A15, B15)S0S1S2S3S4S5S6S7S8S9S10S11S12S13S14S15設(shè)計(jì)運(yùn)算功能塊. 59 設(shè)計(jì)運(yùn)算功能塊. 60時鐘延遲多米諾加法器結(jié)構(gòu)時鐘延遲多米諾加法器結(jié)構(gòu)設(shè)計(jì)運(yùn)算功能塊. 61G3:0G3:0的輸出表達(dá)式的輸出表達(dá)式設(shè)計(jì)運(yùn)算功能塊. 62G3:0G3:0邏輯圖邏輯圖 設(shè)計(jì)運(yùn)算功能塊. 63G3:0G3:0棍棒圖棍棒圖 設(shè)計(jì)運(yùn)算功能塊. 64四進(jìn)制點(diǎn)操作的動態(tài)實(shí)現(xiàn)四進(jìn)制點(diǎn)操作的動態(tài)實(shí)現(xiàn) 設(shè)計(jì)運(yùn)算功能塊. 65四進(jìn)制點(diǎn)操作的版圖四進(jìn)制點(diǎn)操作的版圖 設(shè)計(jì)運(yùn)算功能塊. 66設(shè)計(jì)運(yùn)算功能塊. 675.4 5.4 乘法器乘法器11.4.1 11.4.1 乘法器

42、：定義乘法器：定義兩個無符號二進(jìn)制數(shù)兩個無符號二進(jìn)制數(shù)X和和Y，分別為，分別為M位寬和位寬和N位寬位寬乘法運(yùn)算定義：乘法運(yùn)算定義：1-N0jjj1-M0iiiYYXX22 1-M0i1-N0jjiji1-N0jjj1-M0iii1-NM0kkkYXYXZXYZ2222設(shè)計(jì)運(yùn)算功能塊. 68xPartial productsMultiplic a n dMultiplie rResult1 0 1 0 1 01 0 1 0 1 01 0 1 0 1 00 0 0 0 0 01 0 1 0 1 01 0 1 1更快的方法：所有的部分積同時產(chǎn)生并組成一個陣列。更快的方法：所有的部分積同時產(chǎn)生并組成一

43、個陣列。運(yùn)用多操作數(shù)相加來計(jì)算最終的積運(yùn)用多操作數(shù)相加來計(jì)算最終的積陣列乘法器陣列乘法器：產(chǎn)生部分積、累加部分積和最終相加：產(chǎn)生部分積、累加部分積和最終相加設(shè)計(jì)運(yùn)算功能塊. 695.4.2 5.4.2 部分積的產(chǎn)生部分積的產(chǎn)生被乘數(shù)被乘數(shù)X和一個乘數(shù)位和一個乘數(shù)位Yi進(jìn)行邏輯進(jìn)行邏輯AND操作的結(jié)果操作的結(jié)果采用采用booth編碼，可以使部分積的數(shù)目至少減少一半編碼，可以使部分積的數(shù)目至少減少一半假設(shè)一個假設(shè)一個8位乘數(shù)位乘數(shù)01111110，它將產(chǎn)生，它將產(chǎn)生6行非零的部分積；行非零的部分積；轉(zhuǎn)換成轉(zhuǎn)換成booth編碼編碼10000010，我們只需相加，我們只需相加2個部分積個部分積Boot

44、h2Booth2編碼編碼設(shè)計(jì)運(yùn)算功能塊. 7020112022140121)2(203113111112031111201112)2(2222222222222222neveniiiiineveninevenineveniiiiiiinnneveninoddinoddiiiiiiinnneveninoddiiiiinnniiinnyyyyyyyyyyyyyyyyyyyyY20201122)2(neveniiineveniiiiiPXyyyYXBooth2Booth2編碼編碼設(shè)計(jì)運(yùn)算功能塊. 71XyyyPPiiii)2(11電電路實(shí)現(xiàn)時，先對補(bǔ)碼形式的路實(shí)現(xiàn)時，先對補(bǔ)碼形式的 n位乘數(shù)位乘數(shù)

45、擴(kuò)擴(kuò)充附加位充附加位 =0。 若若n 是奇數(shù)，還需擴(kuò)充一位附加符號位是奇數(shù)，還需擴(kuò)充一位附加符號位 011yyyyYnn1y1nnyy設(shè)計(jì)運(yùn)算功能塊. 725.4.3 5.4.3 部分積的累加部分積的累加陣列乘法器陣列乘法器用許多加法器形成陣列用許多加法器形成陣列Y0Y1X3X2X1X0X3HAX2FAX1FAX0HAY2X3FAX2FAX1FAX0HAZ1Z3Z6Z7Z5Z4Y3X3FAX2FAX1FAX0HAZ2Z0設(shè)計(jì)運(yùn)算功能塊. 73HAFAFAHAHAFAFAFAFAFAFAHACritical Path 1Critical Path 2Critical Path 1 & 2

46、 andsumcarrymultttNtNMt121M N陣列乘法器：關(guān)鍵路徑陣列乘法器：關(guān)鍵路徑設(shè)計(jì)運(yùn)算功能塊. 74進(jìn)位保留乘法器進(jìn)位保留乘法器因?yàn)檫M(jìn)位位并不立即相加，而是保留給下一級加法器因?yàn)檫M(jìn)位位并不立即相加，而是保留給下一級加法器在最后一級進(jìn)位與在最后一級進(jìn)位與“和和”在一個快速的進(jìn)位傳播加法器中合并在一個快速的進(jìn)位傳播加法器中合并優(yōu)點(diǎn)：在最壞情況下關(guān)鍵路徑最短并且是唯一確定的優(yōu)點(diǎn)優(yōu)點(diǎn)：在最壞情況下關(guān)鍵路徑最短并且是唯一確定的優(yōu)點(diǎn)HAHAHAHAFAFAFAHAFAHAFAFAFAHAFAHAVector Merging AddermergecarryandmultttNtt1設(shè)計(jì)運(yùn)

47、算功能塊. 75例例11.6 11.6 進(jìn)位保留乘法器進(jìn)位保留乘法器為了便于把乘法器集成到芯片的其余部分，建議使這一模塊的外形近似為了便于把乘法器集成到芯片的其余部分，建議使這一模塊的外形近似于矩形于矩形SCSCSCSCSCSCSCSCSCSCSCSCSCSCSCSCZ0Z1Z2Z3Z4Z5Z6Z7X0X1X2X3Y1Y2Y3Y0Vector Merging CellHA Multiplier CellFA Multiplier CellX and Y signals are broadcastedthrough the complete array.( )設(shè)計(jì)運(yùn)算功能塊. 76樹型加法器樹型加法器可以同時減少關(guān)鍵路徑和所需的加法器單元數(shù)目可以同時減少關(guān)鍵路徑和所需的加法器單元數(shù)目65432106543210Partial p r o duc tsFirst s t a g eBit pos it i o n65432106543210Second s t a g eFinal a d d e rFAHA(a)(b)(c)(d)設(shè)計(jì)運(yùn)算