基于分布式算法的FIR數(shù)字濾波器的FPGA實現(xiàn)

1、第30卷第4期2009年8月大連交通大學學報JOURNALOFDALIANJIAOTONGUNIVERSITYVol.30No.4Aug.2009文章編號:167329590(2009)0420084204基于分布式算法的FIR數(shù)字濾波器的FPGA實現(xiàn)薛嚴冰,韓雪,邵遠(大連交通大學電氣信息學院,遼寧大連116028)摘要:根據(jù)基于查找表結構的分布式算法的基本原理,器(FIR)的實現(xiàn)方法.用FPGA設計并實現(xiàn)了一個32.數(shù)字濾波器線性相位的特性減小了電路規(guī)模,法結構和流水線技術提高了濾波器的速度.關鍵詞:FIR濾波器;分布式算法;FPGA中圖分類號:TN713.7:A0引言數(shù)字濾波器是數(shù)字信號

2、處理的重要基礎,在對信號的過濾、檢測與參數(shù)的估計等信號處理中,數(shù)字濾波器是使用最廣泛的一種線性系統(tǒng).FIR(FiniteImpulseResponse)數(shù)字濾波器在設計任意幅頻特性的同時,保證了嚴格的線性相位特性.并且采用非遞歸結構,不論在理論上還是在實際的有限精度運算中都不存在穩(wěn)定性問題,運算誤差也相對IIR(InfiniteImpulseResponse)數(shù)字濾波器有所降低.因此,在通信、圖像處理、模式識別等領域都有著廣泛的應用1器MAC7(MultiplierAddCell)結構和分布式算法DA(DistributedArithmetic)結構兩種.采用大規(guī)模的乘累加(MAC)運算來實現(xiàn)

3、高階FIR濾波器會耗費有限的硬件資源,因此利用ROM查詢表將固定系數(shù)的乘累加運算轉換成查表操作的9DA結構成為設計的首選.在本文中,基于分布式算法設計了一種低通FIR濾波器,利用線性相位FIR濾波器的對稱性減小了硬件規(guī)模,利用分割查找表的方法減小了存儲空間,采用并行分布式算法結構和流水線技術提高濾波器的速度,最后在FPGA上實現(xiàn)了該濾波器.經過驗證,該濾波器的濾波效果良好.8.FIR濾波器的實現(xiàn)方法有:利用專用的集成23電路(ASIC)、DSP器件和可編程邏輯器1分布式算法分布式算法是一項重要的FPGA技術,廣泛地應用在計算乘積和之中.一個N階的FIR濾波器的表達式如下:N-1件4.盡管DSP

4、處理器具有通過軟件設計實現(xiàn)不10同功能的靈活性,但其指令順序執(zhí)行的特點極大制約著速度性能.面向數(shù)字信號處理的各類專用ASIC芯片雖然可以解決并行性和速度的問題,但是高昂的開發(fā)設計費用、耗時的設計周期以及呆板的純硬件結構,使得數(shù)字信號處理的ASIC解決方案日益失去其實用性.現(xiàn)代大容量、高速FP2GA的出現(xiàn),克服了上述方案的諸多不足,成為FIR數(shù)字濾波器的優(yōu)良實現(xiàn)載體,相關研究受到y(tǒng)(n)=n=0cnxn=c0x0+c1x1+廣泛關注526.(1)+cN-1xN-1其中,y(n)表示濾波器的輸出,x(n)表示輸入信號,c(n)表示濾波器的系數(shù),N表示濾波器的階數(shù).在FPGA中,數(shù)據(jù)采用二進制的補碼

5、表示,所以有符號的輸入信號x(n)的表達式如下:FIR濾波器的FPGA實現(xiàn)方式主要有乘累加3收稿日期:2008211206作者簡介:薛嚴冰(1973-),女,副教授,博士研究生,主要從事電路設計和信號處理的研究E2mail:dlxyb.© 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved. 第4期薛嚴冰,等:基于分布式算法的FIR數(shù)字濾波器的FPGA實現(xiàn)B-185xn=-2×xbn+bb=0xbn×2,bh(0)=h(31)=-12,h(1)=h(30

6、)=-25(2)h(2)=h(29)=-3,h(3)=h(28)=44h(4)=h(27)=52,h(5)=h(26)=-24h(6)=h(25)=-109,h(7)=h(24)=-69h(8)=h(23)=106,h(9)=h(22)=214h(10)=h(21)=43,h(11)=h(20)=-311(3)h(12)=h(19)=-402,h(13)=h(18)=153h(14)=h(17)=1200,h(15)=h(16)=2047xbn0,1其中,xbn表示xn的第b位,而xn也就是x的第n次采樣,而輸出y可以表示為:y=-2×f(cn,xbn)+B-1N-1bbb=02&#

7、215;f(cn,xbn)n=0式(3)中的函數(shù)f(cn,xbn)利用查找表來實現(xiàn),即把2的數(shù)據(jù)預先存入程序的查找表,然后把一個N位的輸入向量xb=xb0,xb1,xbN-1作為地址,輸出則為f(cn,xbn).各個映射f(cn,xbn)并累加.如圖1所示,對積y的計算.N,所以本文根據(jù)圖2IR濾波器的結構來設.,32個輸入信號等效,即X1=x0+x31,X2=x1+x30,X16=x15+x16,為了防止相加時產生溢出,將12bit的輸入擴展為13bit,然后把這16個輸入信號作為ROM的地址線.這樣相當于減小了濾波器的階數(shù),從而減小了硬件規(guī)模.圖1移位加法器DA結構2分布式算法的FPGA實

8、現(xiàn)本文基于分布式算法,設計了一個32階低通FIR濾波器,并用FPGA實現(xiàn)了該濾波器.2.1設計指標圖2線性相位FIR濾波器的結構圖采樣頻率:400Hz;類型:低通;通帶的范圍:060Hz;過渡帶的范圍:6089Hz;通帶的紋波最大為:0.02;阻帶的紋波最大為:0.01;輸入數(shù)據(jù)寬度:12位;輸出數(shù)據(jù)寬度:28位.2.2濾波器的設計按照圖2所示的結構,需要2×16bit大小的查找表,為了減小存儲濾波器系數(shù)所需空間,利16用分割查找表的方法將2×16bit大小的查找表8分割為兩個2×16bit大小的查找表,即表1和表2所示的ROM1和ROM2.ROM1由系數(shù)h(0)

9、h(7)組成,供(X0bX1bX7b)尋址;而ROM2由系16數(shù)h(8)h(15)組成,供(X8bX9bX15b)尋址.表1查找表ROM1地址X7bX6bX5bX4bX3bX2bX1bX0b存儲數(shù)據(jù)h(0)h(1)h(0)+h(1)00000000000000010000001000000011根據(jù)設計指標,使用MATLAB軟件中的數(shù)字信號處理工具箱,用Kaiser窗設計出符合本文條件的FIR濾波器的系數(shù).由于FPGA中的數(shù)據(jù)是用定點數(shù)表示的,所以需要對系數(shù)進行量化,本文采用MATLAB中的取整函數(shù)對系數(shù)進行量化,量化后的系數(shù)如下:11111111h(7)+h(6)+h(5)+h(4)+h(3

10、)+h(2)+h(1)+h(0)© 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved. 86表2查找表ROM2地址X15bX14bX13bX12bX11bX10bX9bX8b大連交通大學學報第30卷存儲數(shù)據(jù)h(8)h(9)h(8)+h(9)00000000000000010000001000000011為了提高濾波器的速度,本文采用了并行分布式算法結構,即將13bit的輸入信號并行輸入;同時采用了流水線技術來提高運行速度.首先把查表后的結果寄存,把寄存的結果對應相加,再把

11、相加后的和寄存,寄存的和乘以相應的二次冪,最后將部分積相加或相減,得到最終結果,該設計的總體結構如圖3所示.2.3仿真結果及分析在Altera公司的Quartus5.0的軟件環(huán)境下,采用StratixI4器件進行.用,并用400Hz的采樣頻,得到一個周期正弦信號的采樣值為0,0.7071,1,0.7071,0,-0.7071,-1,-0.7071,對其量化后為0,1447,2047,1447,0,-1447,-2047,-1447.取四個周期的信號作為輸入信號,根據(jù)式(1)計算理論值,即11111111h(15)+h(14)+h(13)+h(12)+h(11)+h(10)+h(9)+h(8)將

12、量化后的結果與對應系數(shù)相乘,得到輸出結果為-4557583.將量化后的正弦信號輸入濾波器進行仿真,由圖4所示的仿真結果可知,實驗結果與理論計算結果一致.取出仿真結果中第32個數(shù)據(jù)以后的數(shù)據(jù),在MATLAB中繪制其波形,如圖5所示,50Hz的正弦波通過了該FIR濾波器,但是由于時序的原因,產生了一定角度的移相.圖3總體結構圖圖4正弦信號的仿真結果信號,同樣用400Hz的采樣頻率對其進行采樣,得到一組序列1,0.7071,0,0.7071,1,-0.7071,-2,-0.7071.對其進行量化,量化后的結果為1024,724,0,724,1024,-724,-2047,-724,取四組序列作為輸入

13、信號,根據(jù)式(1),求出理論值為-2272712.將量化結果輸入FIR濾波器,仿真結果如圖6所示,與理論計算的值一致.圖7是根據(jù)仿真結果,用MATLAB繪出的濾波前后的波形對比,由圖7(b)可以看出100Hz余弦信號的干擾信號已被濾除,50Hz的正弦信號通過.圖550Hz的正弦波通過FIR濾波器后的結果為了進一步驗證該濾波器的性能,在50Hz正弦信號的基礎上增加100Hz余弦信號的干擾© 1994-2010 China Academic Journal Electronic Publishing House. All rights reserved. 第4期薛嚴冰,等:基于分布式算法

14、的FIR數(shù)字濾波器的FPGA實現(xiàn)87圖6帶干擾信號的仿真結果波器設計J.電子測量技術,2007,30(7):1012104.2陳亦歐,李廣軍.采用分布式算法的高速FIR濾波器ASIC設計J.微電子學,2007,31(1):1442146.3姜建山.FIR數(shù)字濾波器的MATLAB設計與DSP實現(xiàn)J.電測與儀表,2006,43):33236.IRJ(自然科學版),:274.EMEYER2BAESE.數(shù)字信號處理的FPGA實現(xiàn)(第二版)M.北京:清華大學出版社,2006.6HUANGWALTER,KRISHNANVENKATESH,ALLRED圖7DANIEL,etal.Designanalysis

15、ofadistributedarithmeticadaptiveFIRfilteronanFPGAC.ConferenceRecordoftheAsilomarConferenceonSignals,SystemsandCom2puters,2003:9262930.7曹琦,畢篤彥,張齊.MAC在FPGA中的高效實現(xiàn)J.2.4性能分析本文設計的FIR濾波器仿真結果與理論計算數(shù)值一致,通帶范圍內的信號可以通過濾波器,而阻帶范圍的信號被濾波器有效濾除.在資源占用方面,采用傳統(tǒng)的MAC結構需要1195個寄存器,而采用DA結構只需要1027個寄存器,減少了寄存器的數(shù)量,從而減小了資源占用率,用較少的資

16、源達到了良好的濾波性能.微計算機信息,2007,23(622):2162218.8WANGSEN,TANGBIN,ZHUJUN.Distributedarithme2ticforFIRfilterdesignonFPGAC.ICCCAS20072In2ternationalConferenceonCommunications,CircuitsandSystems,2007:6202623.9MEHERPRAMODKUMAR,CHANDRASEKARANSHRUTISAGAR,AMIRAABBES.FPGArealizationofFIRfiltersbyefficientandflexible

17、systolizationusingdistributedarithmeticJ.IEEETransactionsonSignalProcessing,2008,56(71):300923017.10LINLI,SHUQINLOU,XIAOLINLIU,etal.TheIm2plementationofDigit2SerialFIRFiltersBasedonFPGAC.IEEE2005InternationalSymposiumonMicro2wave,Antenna,PropagationandEMCTechnologiesforWirelessCommunications,2005:41

18、92422.3結語本文基于分布式算法設計的低通FIR濾波器性能優(yōu)良,占用資源少.利用該方法設計的FIR濾波器,最大的優(yōu)點是可移植性好,在設計不同參數(shù)的濾波器時,只需改變查找表的內容,就可以滿足具體的實際需要,是一種實用可靠的設計方法.該方法將在高速數(shù)字信號處理領域得到很好的應用.參考文獻:1趙嵐,畢衛(wèi)紅,劉豐.基于FPGA的分布式算法FIR濾DesignandImplementationofFIRDigitalFilterUsingFPGABasedonDistributedAlgorithmXUEYan2bing,HANXue,SHAOYuan(SchoolofElectrical&InformationEngineering,DalianJiaotongUniversity,Dalian116028,China)A