第4章課后復習

1、第4章 存儲器課后復習目錄 （）本章復習提示 （二）課后習題參考答案（一）本章復習提示（一）本章復習提示1. 存儲系統(tǒng)的層次結構存儲系統(tǒng)的層次結構Cache主存和主存輔存層次的作用主存和主存輔存層次的作用 程序訪問的局部性原理與存儲系統(tǒng)層次結構程序訪問的局部性原理與存儲系統(tǒng)層次結構 的關系的關系重點重點 緩存緩存 主存層次和主存主存層次和主存 輔存層次輔存層次緩存緩存CPU主存主存輔存輔存10 ns20 ns200 nsms緩存緩存主存主存輔存輔存主存主存虛擬存儲器虛擬存儲器虛地址虛地址邏輯地址邏輯地址實地址實地址物理地址物理地址主存儲器主存儲器（速度）（速度）（容量）（容量）1. 存儲系統(tǒng)的

2、層次結構存儲系統(tǒng)的層次結構Cache主存和主存輔存層次的作用主存和主存輔存層次的作用 程序訪問的局部性原理與存儲系統(tǒng)層次結構程序訪問的局部性原理與存儲系統(tǒng)層次結構 的關系的關系重點重點2. 主存、主存、Cache、磁表面存儲器的工作原理、磁表面存儲器的工作原理及技術指標及技術指標 3. 半導體存儲芯片的外特性以及與半導體存儲芯片的外特性以及與 CPU 的連接的連接 存儲器與存儲器與 CPU 的連接的連接 (1) 地址線的連接地址線的連接(2) 數(shù)據(jù)線的連接數(shù)據(jù)線的連接(3) 讀讀/寫線的連接寫線的連接(4) 片選線的連接片選線的連接(5) 合理選用芯片合理選用芯片(6) 其他其他 時序、負載時

3、序、負載例例 設設 CPU 有有 16 根地址線根地址線，8 根數(shù)據(jù)線，根數(shù)據(jù)線， MREQ 訪存控制信號（低電平有效），訪存控制信號（低電平有效）， WR 讀讀/寫控制信號（高電平為讀，低電平為寫）寫控制信號（高電平為讀，低電平為寫） RAM ：1K4位；位；4K8位；位；8K8 位位 ROM ：2K8位；位；4K8位；位；8K8 位位 74LS138 譯碼器和各種門電路譯碼器和各種門電路 畫出畫出 CPU 與存儲器的連接圖，要求與存儲器的連接圖，要求 主存地址空間分配：主存地址空間分配： 6000H67FFH 為系統(tǒng)程序區(qū)；為系統(tǒng)程序區(qū)； 6800H6BFFH 為用戶程序區(qū)。為用戶程序區(qū)。

4、 合理選用上述存儲芯片，說明各選幾片？合理選用上述存儲芯片，說明各選幾片？ 詳細畫出存儲芯片的片選邏輯圖。詳細畫出存儲芯片的片選邏輯圖。 解解: : (1) 寫出對應的二進制地址碼寫出對應的二進制地址碼(2) 確定芯片的數(shù)量及類型確定芯片的數(shù)量及類型0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15A14A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8位位1K8位位RAM2片片1K4位位R

5、OM1片片2K8位位(3) 分配地址線分配地址線A10 A0 接接 2K 8 位位 ROM 的地址線的地址線A9 A0 接接 1K 4 位位 RAM 的地址線的地址線(4) 確定片選信號確定片選信號C B A0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0A15 A13 A11 A10 A7 A4 A3 A00 1 1 0 0 1 1 1 1 1 1 1 1 1 1 10 1 1 0 1 0 0 0 0 0 0 0 0 0 0 00 1 1 0 1 0 1 1 1 1 1 1 1 1 1 12K8 位位1片片ROM1K4 位位2片片RAM2K8位位 ROM1K4位位 RAM1K4

6、位位 RAM&PD/ProgrY5Y4G1CBAG2BG2A.MREQA14A15A13A12A11A10A9A0.D7D4D3D0WR.( (5) ) CPU 與存儲器的連接圖與存儲器的連接圖1. 存儲系統(tǒng)的層次結構存儲系統(tǒng)的層次結構Cache主存和主存輔存層次的作用主存和主存輔存層次的作用 程序訪問的局部性原理與存儲系統(tǒng)層次結構程序訪問的局部性原理與存儲系統(tǒng)層次結構 的關系的關系重點重點2. 主存、主存、Cache、磁表面存儲器的工作原理、磁表面存儲器的工作原理及技術指標及技術指標 3. 半導體存儲芯片的外特性以及與半導體存儲芯片的外特性以及與 CPU 的連接的連接 4. .如何提

7、高訪存速度如何提高訪存速度1. .對于一定容量的存儲器，按字節(jié)或字訪問對于一定容量的存儲器，按字節(jié)或字訪問 的尋址范圍是不同的的尋址范圍是不同的難點難點 如如 16 MB （227位）位）的存儲器的存儲器按按 字節(jié)字節(jié) 尋址尋址按按 字（字（16位）位）尋址尋址按按 字字 （32位）位）尋址尋址224= 16 M223 = 8 M222 = 4 M尋址范圍尋址范圍容量容量224 = 227位位 223 = 227位位 222 = 227位位 字節(jié)字節(jié) 尋址尋址字（字（16位）位）尋址尋址字字 （32位）位）尋址尋址24 位位23 位位22 位位字節(jié)地址字節(jié)地址字節(jié)地址字節(jié)地址23 24 251

8、. .對于一定容量的存儲器，按字節(jié)或字訪問對于一定容量的存儲器，按字節(jié)或字訪問 的尋址范圍是不同的的尋址范圍是不同的難點難點2. 多體并行結構存儲器順序編址和交叉編址多體并行結構存儲器順序編址和交叉編址 對訪存速度的影響對訪存速度的影響 多體并行系統(tǒng)多體并行系統(tǒng)(1) 高位交叉高位交叉 M0M1M2M3體內(nèi)地址體內(nèi)地址體號體號體號體號地址地址00 000000 000100 111101 000001 000101 111110 000010 000110 111111 000011 000111 1111順序編址順序編址 各個體并行工作各個體并行工作M0地址地址01n1M1nn+12n1M2

9、2n2n+13n1M33n3n+14n1地址譯碼地址譯碼體內(nèi)地址體內(nèi)地址體號體號體號體號(1) 高位交叉高位交叉 M0M1M2M3體號體號體內(nèi)地址體內(nèi)地址地址地址0000 000000 010000 100000 110001 000001 010001 100001 111111 001111 011111 101111 11(2) 低位交叉低位交叉各個體輪流編址各個體輪流編址M0地址地址044n4M1154n3M2264n2M3374n1地址譯碼地址譯碼 體號體號體內(nèi)地址體內(nèi)地址 體號體號(2) 低位交叉低位交叉 各個體輪流編址各個體輪流編址低位交叉的特點低位交叉的特點在不改變存取周期的前

10、提下，增加存儲器的帶寬在不改變存取周期的前提下，增加存儲器的帶寬時間時間 單體單體訪存周期訪存周期 單體單體訪存周期訪存周期啟動存儲體啟動存儲體 0啟動存儲體啟動存儲體 1啟動存儲體啟動存儲體 2啟動存儲體啟動存儲體 3 設四體低位交叉存儲器，存取周期為設四體低位交叉存儲器，存取周期為T，總線傳輸周期，總線傳輸周期為為，為實現(xiàn)流水線方式存取，應滿足，為實現(xiàn)流水線方式存取，應滿足 T 4。連續(xù)讀取連續(xù)讀取 4 個字所需的時間為個字所需的時間為 T(4 1)1. .對于一定容量的存儲器，按字節(jié)或字訪問對于一定容量的存儲器，按字節(jié)或字訪問 的尋址范圍是不同的的尋址范圍是不同的難點難點2. 多體并行結

11、構存儲器順序編址和交叉編址多體并行結構存儲器順序編址和交叉編址 對訪存速度的影響對訪存速度的影響3. 不同的不同的 Cache 主存地址映射，直接影響主主存地址映射，直接影響主存地址字段的分配、替換策略及命中率存地址字段的分配、替換策略及命中率（1） 直接映射直接映射每個緩存塊每個緩存塊 i 可以和可以和 若干若干 個個 主存塊主存塊 對應對應每個主存塊每個主存塊 j 只能和只能和 一一 個個 緩存塊緩存塊 對應對應i = j mod C 字塊字塊2m1 字塊字塊2c+1 字塊字塊2c+11 字塊字塊2c +1 字塊字塊2c 字塊字塊2c1 字塊字塊1 字塊字塊0主存儲體主存儲體 字塊字塊 1

12、標記標記 字塊字塊 0標記標記字塊字塊 2c1標記標記Cache存儲體存儲體t位位01C1 字塊字塊字塊地址字塊地址主存字主存字塊標記塊標記t 位位c 位位b 位位主存地址主存地址 比較器（比較器（t位）位）= 不命中不命中有效位有效位=1？*m位位Cache內(nèi)地址內(nèi)地址否否是是命中命中 字塊字塊2c+1 字塊字塊2c 字塊字塊0 字塊字塊 0（2） 全相聯(lián)映射全相聯(lián)映射主存主存 中的中的 任一塊任一塊 可以映射到可以映射到 緩存緩存 中的中的 任一塊任一塊字塊字塊2m1字塊字塊2c1字塊字塊1 字塊字塊0字塊字塊2c1字塊字塊1字塊字塊0標記標記標記標記標記標記主存字塊標記主存字塊標記字塊內(nèi)

13、地址字塊內(nèi)地址主存地址主存地址m = t + c 位位b位位m = t+cCache 存儲器存儲器主存儲器主存儲器 字塊字塊0字塊字塊2m1字塊字塊2c-r+1 字塊字塊2c-r + 1 字塊字塊2c-r字塊字塊2c-r 字塊字塊1 字塊字塊0 字塊字塊 3標記標記 字塊字塊 1標記標記字塊字塊 2c1標記標記 字塊字塊 2標記標記 字塊字塊 0標記標記字塊字塊 2c2標記標記 字塊內(nèi)地址字塊內(nèi)地址組地址組地址主存字塊標記主存字塊標記s = t + r 位位q = cr 位位b 位位組組012c-r1主存地址主存地址Cache主存儲器主存儲器m 位位共共 Q 組組，每組內(nèi)兩塊（，每組內(nèi)兩塊（r

14、 = 1)1某一主存塊某一主存塊 j 按模按模 Q 映射到映射到 緩存緩存 的第的第 i 組組中的中的 任一塊任一塊i = j mod Q直接映射直接映射全相聯(lián)映射全相聯(lián)映射 字塊字塊0 字塊字塊 1 字塊字塊 0 字塊字塊2c-r 字塊字塊2c-r+1（3）組相聯(lián)映射）組相聯(lián)映射假設主存容量為假設主存容量為 512 KB，Cache 容量為容量為 4KB，每個字塊為，每個字塊為 16 個字，每個字個字，每個字 32 位。位。例例 根據(jù)根據(jù) Cache 容量為容量為 4KB 得得 Cache 地址地址 12 位位 4KB/4B = 1K字字 1K/16 = 64 塊塊 根據(jù)根據(jù) 512KB 得

15、主存地址得主存地址 19 位位 512KB/4B = 128K字字 128K/16 = 8192 塊。塊。（1）Cache 地址有多少位？可容納多少塊？地址有多少位？可容納多少塊？（2）主存地址有多少位？可容納多少塊？）主存地址有多少位？可容納多少塊？（3）在直接映射方式下，主存的第幾塊映射到）在直接映射方式下，主存的第幾塊映射到 Cache 中的第中的第 5 塊（設起始字塊為第塊（設起始字塊為第 1 塊）？塊）？ 主存的第主存的第 5，64 + 5，264 + 5， ， 8192 64 + 5 塊塊 能映射到能映射到 Cache 的第的第 5 塊塊（4）畫出直接映射方式下主存地址字段中各段的

16、位數(shù)）畫出直接映射方式下主存地址字段中各段的位數(shù) 在直接映射方式下，主存地址字段的各段位數(shù)分配在直接映射方式下，主存地址字段的各段位數(shù)分配如圖所示。其中字塊內(nèi)地址為如圖所示。其中字塊內(nèi)地址為 6 位（位（4 位表示位表示 16 個字，個字，2 位表示每字位表示每字 32 位），緩存共位），緩存共 64 塊，故緩存字塊地址為塊，故緩存字塊地址為 6 位，主存字塊標記為主存地址長度與位，主存字塊標記為主存地址長度與 Cache 地址長度之差，地址長度之差，即即 19 - 12 = 7 位。位。 假設主存容量位假設主存容量位 512K16 位，位，Cache 容量為容量為 409616 位，位， 塊

17、長為塊長為 4 個個 16 位的字，訪存地址為位的字，訪存地址為 字地址字地址。例例 根據(jù)根據(jù) Cache 容量為容量為 4K字，得字，得 Cache 字地址為字地址為 12 位。位。 根據(jù)塊長為根據(jù)塊長為 4，按字訪問，得字塊內(nèi)地址，按字訪問，得字塊內(nèi)地址 2 位，位， Cache 共有共有 4K/4 = 1024 塊，塊， 根據(jù)主存容量為根據(jù)主存容量為 512K，得主存字地址，得主存字地址 19 位。位。 主存地址格式主存地址格式（1）在直接映射方式下，設計主存的地址格式。）在直接映射方式下，設計主存的地址格式。假設主存容量位假設主存容量位 512K16 位，位，Cache 容量為容量為

18、409616 位，位， 塊長為塊長為 4個個16 位的字，訪存地址為位的字，訪存地址為 字地址字地址。例例 （3）在二路組相聯(lián)映射方式下，設計主存的地址格式。）在二路組相聯(lián)映射方式下，設計主存的地址格式。 二路組相聯(lián)，即一組內(nèi)有二路組相聯(lián)，即一組內(nèi)有 2 塊，塊，Cache共分共分 1024 塊塊 1024/2 = 512 組，組，29 = 512，組地址，組地址 9 位位（2）在全相聯(lián)映射方式下，設計主存的地址格式。）在全相聯(lián)映射方式下，設計主存的地址格式。假設主存容量位假設主存容量位 512K16 位，位，Cache容量為容量為 409616 位，位， 塊長為塊長為 4個個 16 位的字，

19、訪存地址為位的字，訪存地址為 字地址字地址。例例 根據(jù)塊長不變根據(jù)塊長不變 4 個個16 位的字位的字 訪存地址仍為字（訪存地址仍為字（16 位）地址位）地址 容量為容量為 512K32 位位 相當于容量為相當于容量為 1024K16 位位 得主存地址得主存地址 20 位位 四路組相聯(lián)，即一組內(nèi)四路組相聯(lián)，即一組內(nèi) 4 塊塊 Cache共有共有1024/4 = 256 組組 28 = 256 組地址為組地址為 8 位位（4）主存容量為）主存容量為 512K32 位，塊長不變，在四路組相聯(lián)映射位，塊長不變，在四路組相聯(lián)映射 方式下，設計主存的地址格式。方式下，設計主存的地址格式。（二）課后習題參

20、考答案 3. 存儲器的層次結構主要體現(xiàn)在什么地方？為什么要分這些層次？計算機如何管理這些層次？ 答：存儲器的層次結構主要體現(xiàn)在Cache主存和主存輔存這兩個存儲層次上。 Cache主存層次在存儲系統(tǒng)中主要對CPU訪存起加速作用，即從整體運行的效果分析，CPU訪存速度加快，接近于Cache的速度，而尋址空間和位價卻接近于主存。 主存輔存層次在存儲系統(tǒng)中主要起擴容作用，即從程序員的角度看，他所使用的存儲器其容量和位價接近于輔存，而速度接近于主存。 綜合上述兩個存儲層次的作用，從整個存儲系統(tǒng)來看，就達到了速度快、容量大、位價低的優(yōu)化效果。 主存與CACHE之間的信息調(diào)度功能全部由硬件自動完成。而主存

21、輔存層次的調(diào)度目前廣泛采用虛擬存儲技術實現(xiàn)，即將主存與輔存的一部份通過軟硬結合的技術組成虛擬存儲器，程序員可使用這個比主存實際空間（物理地址空間）大得多的虛擬地址空間（邏輯地址空間）編程，當程序運行時，再由軟、硬件自動配合完成虛擬地址空間與主存實際物理空間的轉換。因此，這兩個層次上的調(diào)度或轉換操作對于程序員來說都是透明的。 4. 說明存取周期和存取時間的區(qū)別。 解：存取周期和存取時間的主要區(qū)別是：存取時間僅為完成一次操作的時間，而存取周期不僅包含操作時間，還包含操作后線路的恢復時間。即： 存取周期 = 存取時間 + 恢復時間 5. 什么是存儲器的帶寬？若存儲器的數(shù)據(jù)總線寬度為32位，存取周期為

22、200ns，則存儲器的帶寬是多少？ 解：存儲器的帶寬指單位時間內(nèi)從存儲器進出信息的最大數(shù)量。 存儲器帶寬 = 1/200ns 32位= 160M位/秒 = 20MB/S = 5M字/秒 注意字長（32位）不是16位。 （注：本題的兆單位來自時間=106） 6. 某機字長為32位，其存儲容量是64KB，按字編址其尋址范圍是多少？若主存以字節(jié)編址，試畫出主存字地址和字節(jié)地址的分配情況。 解：存儲容量是64KB時，按字節(jié)編址的尋址范圍就是64KB，則： 按字尋址范圍 = 64K8 / 32=16K字 按字節(jié)編址時的主存地址分配圖如下：3討論： 1、 在按字節(jié)編址的前提下，按字尋址時，地址仍為16位，

23、即地址編碼范圍仍為064K-1，但字空間為16K字，字地址不連續(xù)。 2、 字尋址的單位為字，不是B（字節(jié)）。 3、 畫存儲空間分配圖時要畫出上限。 7. 一個容量為16K32位的存儲器，其地址線和數(shù)據(jù)線的總和是多少？當選用下列不同規(guī)格的存儲芯片時，各需要多少片？ 1K4位，2K8位，4K4位，16K1位，4K8位，8K8位 解：地址線和數(shù)據(jù)線的總和 = 14 + 32 = 46根； 各需要的片數(shù)為： 1K4：16K32 /1K4 = 168 = 128片 2K8：16K32 /2K 8 = 8 4 = 32片 4K4：16K32 /4K 4 = 4 8 = 32片 16K1：16K 32 /

24、16K 1 = 32片 4K8：16K32 /4K8 = 4 4 = 16片 8K8：16K32 / 8K 8 = 2X4 = 8片 討論： 地址線根數(shù)與容量為2的冪的關系，在此為214，14根； 數(shù)據(jù)線根數(shù)與字長位數(shù)相等，在此為32根。（注：不是2的冪的關系。 ） ：32=25，5根8. 試比較靜態(tài)RAM和動態(tài)RAM。答：靜態(tài)RAM和動態(tài)RAM的比較見下表： 9. 什么叫刷新？為什么要刷新？說明刷新有幾種方法。 解：刷新對DRAM定期進行的全部重寫過程； 刷新原因因電容泄漏而引起的DRAM所存信息的衰減需要及時補充，因此安排了定期刷新操作； 常用的刷新方法有三種集中式、分散式、異步式。 集中

25、式：在最大刷新間隔時間內(nèi)，集中安排一段時間進行刷新； 分散式：在每個讀/寫周期之后插入一個刷新周期，無CPU訪存死時間； 異步式：是集中式和分散式的折衷。討論：1）刷新與再生的比較： 共同點： 動作機制一樣。都是利用DRAM存儲元破壞性讀操作時的重寫過程實現(xiàn)； 操作性質(zhì)一樣。都是屬于重寫操作。區(qū)別： 解決的問題不一樣。再生主要解決DRAM存儲元破壞性讀出時的信息重寫問題；刷新主要解決長時間不訪存時的信息衰減問題。 操作的時間不一樣。再生緊跟在讀操作之后，時間上是隨機進行的；刷新以最大間隔時間為周期定時重復進行。 動作單位不一樣。再生以存儲單元為單位，每次僅重寫剛被讀出的一個字的所有位；刷新以行

26、為單位，每次重寫整個存儲器所有芯片內(nèi)部存儲矩陣的同一行。 芯片內(nèi)部I/O操作不一樣。讀出再生時芯片數(shù)據(jù)引腳上有讀出數(shù)據(jù)輸出；刷新時由于CAS信號無效，芯片數(shù)據(jù)引腳上無讀出數(shù)據(jù)輸出（唯RAS有效刷新，內(nèi)部讀）。鑒于上述區(qū)別，為避免兩種操作混淆，分別叫做再生和刷新。 2）CPU訪存周期與存取周期的區(qū)別： CPU訪存周期是從CPU一邊看到的存儲器工作周期，他不一定是真正的存儲器工作周期；存取周期是存儲器速度指標之一，它反映了存儲器真正的工作周期時間。 3）分散刷新是在讀寫周期之后插入一個刷新周期，而不是在讀寫周期內(nèi)插入一個刷新周期，但此時讀寫周期和刷新周期合起來構成CPU訪存周期。 4）刷新定時方式

27、有3種而不是2種，一定不要忘了最重要、性能最好的異步刷新方式。 10. 半導體存儲器芯片的譯碼驅(qū)動方式有幾種？ 解：半導體存儲器芯片的譯碼驅(qū)動方式有兩種：線選法和重合法。 線選法：地址譯碼信號只選中同一個字的所有位，結構簡單，費器材； 重合法：地址分行、列兩部分譯碼，行、列譯碼線的交叉點即為所選單元。這種方法通過行、列譯碼信號的重合來選址，也稱矩陣譯碼?？纱蟠蠊?jié)省器材用量，是最常用的譯碼驅(qū)動方式。 11. 一個8K8位的動態(tài)RAM芯片，其內(nèi)部結構排列成256256形式，存取周期為0.1s。試問采用集中刷新、分散刷新及異步刷新三種方式的刷新間隔各為多少？ 注：該題題意不太明確。實際上，只有異步刷

28、新需要計算刷新間隔。 解：設DRAM的刷新最大間隔時間為2ms，則 異步刷新的刷新間隔 =2ms/256行 =0.0078125ms =7.8125s 即：每7.8125s刷新一行。 集中刷新時，刷新最晚啟動時間=2ms-0.1s256行 =2ms-25.6s=1974.4s 集中刷新啟動后， 刷新間隔 = 0.1s 即：每0.1s刷新一行。 集中刷新的死時間 =0.1s256行 =25.6s 分散刷新的刷新間隔 =0.1s2 =0.2s 即：每0.2s刷新一行。 分散刷新一遍的時間 =0.1s2256行 =51.2s 則 分散刷新時， 2ms內(nèi)可重復刷新遍數(shù) =2ms/ 51.2s 39遍

29、12. 畫出用10244位的存儲芯片組成一個容量為64K8位的存儲器邏輯框圖。要求將64K分成4個頁面，每個頁面分16組，指出共需多少片存儲芯片？（注：將存儲器分成若干個容量相等的區(qū)域，每一個區(qū)域可看做一個頁面。） 解：設采用SRAM芯片， 總片數(shù) = 64K 8位 / 1024 4位 = 64 2 = 128片 題意分析：本題設計的存儲器結構上分為總體、頁面、組三級，因此畫圖時也應分三級畫。首先應確定各級的容量： 頁面容量 = 總容量 / 頁面數(shù) = 64K 8位 / 4 = 16K 8位； 組容量 = 頁面容量 / 組數(shù) = 16K 8位 / 16 = 1K 8位； 組內(nèi)片數(shù) = 組容量

30、/ 片容量 = 1K8位 / 1K4位 = 2片；地址分配： 組邏輯圖如下：（組邏輯圖如下：（位擴展位擴展） 頁面邏輯框圖：（字擴展）4:16 存儲器邏輯框圖：（字擴展） 13. 設有一個64K8位的RAM芯片，試問該芯片共有多少個基本單元電路（簡稱存儲基元）？欲設計一種具有上述同樣多存儲基元的芯片，要求對芯片字長的選擇應滿足地址線和數(shù)據(jù)線的總和為最小，試確定這種芯片的地址線和數(shù)據(jù)線，并說明有幾種解答。 解： 存儲基元總數(shù) = 64K 8位 = 512K位 = 219位； 思路：如要滿足地址線和數(shù)據(jù)線總和最小，應盡量把存儲元安排在字向，因為地址位數(shù)和字數(shù)成2的冪的關系，可較好地壓縮線數(shù)。 設地

31、址線根數(shù)為a，數(shù)據(jù)線根數(shù)為b，則片容量為：2a b = 219；b = 219-a；若a = 19，b = 1，總和 = 19+1 = 20； a = 18，b = 2，總和 = 18+2 = 20； a = 17，b = 4，總和 = 17+4 = 21； a = 16，b = 8 總和 = 16+8 = 24； 由上可看出：片字數(shù)越少，片字長越長，引腳數(shù)越多。片字數(shù)、片位數(shù)均按2的冪變化。 結論：如果滿足地址線和數(shù)據(jù)線的總和為最小，這種芯片的引腳分配方案有兩種：地址線 = 19根，數(shù)據(jù)線 = 1根；或地址線 = 18根，數(shù)據(jù)線 = 2根。 14. 某某8位位微型機微型機地址碼為地址碼為18

32、位位，若使，若使用用4K4位位的的RAM芯片組成模塊板結構的存芯片組成模塊板結構的存儲器，試問：儲器，試問： （1）該機所允許的）該機所允許的最大主存空間最大主存空間是多是多少？少？ （2）若每個模塊板為）若每個模塊板為32K8位位，共，共需需幾個幾個模塊板？模塊板？ （3）每個模塊板內(nèi)共有）每個模塊板內(nèi)共有幾片幾片RAM芯片？芯片？ （4）共有）共有多少片多少片RAM？ （5）CPU如何如何選擇選擇各模塊板？各模塊板？ 解： （1）218 = 256K，則該機所允許的最大主存空間是256K8位（或256KB）； （2）模塊板總數(shù) = 256K8 / 32K8 = 8塊； （3）板內(nèi)片數(shù) =

33、32K8位 / 4K4位 = 8 2 = 16片； （4）總片數(shù) = 16片 8 = 128片； （5）CPU通過最高3位地址譯碼選板，次高3位地址譯碼選片。地址格式分配如下：17 15 14 12 11 0 15. 設CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ（低電平有效）作訪存控制信號，R/-W作讀/寫命令信號（高電平為讀，低電平為寫）?，F(xiàn)有這些存儲芯片：ROM（2K8位，4K4位，8K8位），RAM（1K4位，2K8位，4K8位），及74138譯碼器和其他門電路（門電路自定）。 試從上述規(guī)格中選用合適的芯片，畫出CPU和存儲芯片的連接圖。要求如下： （1）最小4K地址為系統(tǒng)程序區(qū)

34、，409616383地址范圍為用戶程序區(qū)； （2）指出選用的存儲芯片類型及數(shù)量； （3）詳細畫出片選邏輯。 解： （1）地址空間分配圖如下： （2）選片：ROM：4K 4位：2片； RAM：4K 8位：3片； （3）CPU和存儲器連接邏輯圖及片選邏輯：CBA -Y0-Y1-Y2-Y3討論： 1）選片：當采用字擴展和位擴展所用芯片一樣多時，選位擴展。 理由：字擴展需設計片選譯碼，較麻煩，而位擴展只需將數(shù)據(jù)線按位引出即可。 本題如選用2K8 ROM，則RAM也應選2K8的。否則片選要采用二級譯碼，實現(xiàn)較麻煩。 當需要RAM、ROM等多種芯片混用時，應盡量選容量等外特性較為一致的芯片，以便于簡化連線

35、。 2）應盡可能的避免使用二級譯碼，以使設計簡練。但要注意在需要二級譯碼時如果不使用，會使選片產(chǎn)生二意性。 3）片選譯碼器的各輸出所選的存儲區(qū)域是一樣大的，因此所選芯片的字容量應一致，如不一致時就要考慮二級譯碼。 4）其它常見錯誤： EPROM的PD端接地；（PD為功率下降控制端，當輸入為高時，進入功率下降狀態(tài)。因此PD端的合理接法是與片選端-CS并聯(lián)。） ROM連讀/寫控制線-WE；（ROM無讀/寫控制端） 注：該題缺少“系統(tǒng)程序工作區(qū)”條件。 16. CPU假設同上題，現(xiàn)有8片8K8位的RAM芯片與CPU相連。 （1）用74138譯碼器畫出CPU與存儲芯片的連接圖； （2）寫出每片RAM的

36、地址范圍； （3）如果運行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)，以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，分析故障原因。 （4）根據(jù)（1）的連接圖，若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？ 解： （1）CPU與存儲器芯片連接邏輯圖：R/-WD70A120-MREQA13A14A15 （2）地址空間分配圖： （3）如果運行時發(fā)現(xiàn)不論往哪片RAM寫入數(shù)據(jù)后，以A000H為起始地址的存儲芯片都有與其相同的數(shù)據(jù)，則根本的故障原因為：該存儲芯片的片選輸入端很可能總是處于低電平?？赡艿那闆r有：1）該片的-CS端與-WE端錯連或短路；2）該片的-CS端與CPU的-MREQ端錯連

37、或短路；3）該片的-CS端與地線錯連或短路； 在此，假設芯片與譯碼器本身都是好的。 （4）如果地址線A13與CPU斷線，并搭接到高電平上，將會出現(xiàn)A13恒為“1”的情況。此時存儲器只能尋址A13=1的地址空間，A13=0的另一半地址空間將永遠訪問不到。若對A13=0的地址空間進行訪問，只能錯誤地訪問到A13=1的對應空間中去。 22. 某機字長為16位，常規(guī)的存儲空間為64K字，若想不改用其他高速的存儲芯片，而使訪存速度提高到8倍，可采取什么措施？畫圖說明。 解：若想不改用高速存儲芯片，而使訪存速度提高到8倍，可采取多體交叉存取技術，圖示如下：8體交叉訪問時序： 23. 設CPU共有16根地址

38、線，8根數(shù)據(jù)線，并用M/-IO作為訪問存儲器或I/O的控制信號（高電平為訪存，低電平為訪I/O)，-WR（低電平有效）為寫命令，-RD（低電平有效）為讀命令。設計一個容量為64KB的采用低位交叉編址的8體并行結構存儲器?，F(xiàn)有右圖所示的存儲芯片及138譯碼器。 畫出CPU和存儲芯片（芯片容量自定）的連接圖，并寫出圖中每個存儲芯片的地址范圍（用十六進制數(shù)表示）。解：芯片容量=64KB/8=8KB 每個芯片（體）的地址范圍以8為模低位交叉分布如下：方案1：8體交叉編址的CPU和存儲芯片的連接圖：方案2：8體交叉并行存取系統(tǒng)體內(nèi)邏輯如下： CPU和各體的連接圖：由于存儲器單體的工作速率和總線速率不一致

39、，因此各體之間存在總線分配問題，存儲器不能簡單地和CPU直接相連，要在存儲管理部件的控制下連接。 24. 一個4體低位交叉的存儲器，假設存取周期為T，CPU每隔1/4存取周期啟動一個存儲體，試問依次訪問64個字需多少個存取周期？ 解：本題中，只有訪問第一個字需一個存取周期，從第二個字開始，每隔1/4存取周期即可訪問一個字，因此，依次訪問64個字需： 存取周期個數(shù) =(64-1)(1/4)T+T =（63/4+1）T =15.75+1 =16.75T 與常規(guī)存儲器的速度相比，加快了：（64-16.75）T =47.25T 注：4體交叉存取雖然從理論上講可將存取速度提高到4倍，但實現(xiàn)時由于并行存取

40、的分時啟動需要一定的時間，故實際上只能提高到接近4倍。 25. 什么是“程序訪問的局部性”？存儲系統(tǒng)中哪一級采用了程序訪問的局部性原理？ 解：程序運行的局部性原理指：在一小段時間內(nèi)，最近被訪問過的程序和數(shù)據(jù)很可能再次被訪問；在空間上，這些被訪問的程序和數(shù)據(jù)往往集中在一小片存儲區(qū)；在訪問順序上，指令順序執(zhí)行比轉移執(zhí)行的可能性大 (大約 5:1 )。存儲系統(tǒng)中Cache主存層次采用了程序訪問的局部性原理。 26. 計算機中設置Cache的作用是什么？能不能把Cache的容量擴大，最后取代主存，為什么？ 答：計算機中設置Cache主要是為了加速CPU訪存速度； 不能把Cache的容量擴大到最后取代主

41、存，主要因為Cache和主存的結構原理以及訪問機制不同（主存是按地址訪問，Cache是按內(nèi)容及地址訪問）。 27. Cache制作在CPU芯片內(nèi)有什么好處？將指令Cache和數(shù)據(jù)Cache分開又有什么好處？ 答：Cache做在CPU芯片內(nèi)主要有下面幾個好處： 1）可提高外部總線的利用率。因為Cache在CPU芯片內(nèi)，CPU訪問Cache時不必占用外部總線； 2）Cache不占用外部總線就意味著外部總線可更多地支持I/O設備與主存的信息傳輸，增強了系統(tǒng)的整體效率； 3）可提高存取速度。因為Cache與CPU之間的數(shù)據(jù)通路大大縮短,故存取速度得以提高； 將指令Cache和數(shù)據(jù)Cache分開有如下好

42、處： 1）可支持超前控制和流水線控制，有利于這類控制方式下指令預取操作的完成； 2）指令Cache可用ROM實現(xiàn)，以提高指令存取的可靠性； 3）數(shù)據(jù)Cache對不同數(shù)據(jù)類型的支持更為靈活，既可支持整數(shù)（例32位），也可支持浮點數(shù)據(jù)（如64位）。 補充討論： Cache結構改進的第三個措施是分級實現(xiàn)，如二級緩存結構，即在片內(nèi)Cache（L1）和主存之間再設一個片外Cache（L2），片外緩存既可以彌補片內(nèi)緩存容量不夠大的缺點，又可在主存與片內(nèi)緩存間起到平滑速度差的作用，加速片內(nèi)緩存的調(diào)入調(diào)出速度（主存L2L1）。 28. 設主存容量為256K字，Cache容量為2K字，塊長為4。（1）設計Cac

43、he地址格式，Cache中可裝入多少塊數(shù)據(jù)？（2）在直接映射方式下，設計主存地址格式。（3）在四路組相聯(lián)映射方式下，設計主存地址格式。（4）在全相聯(lián)映射方式下，設計主存地址格式。（5）若存儲字長為32位，存儲器按字節(jié)尋址，寫出上述三種映射方式下主存的地址格式。 29. 假設CPU執(zhí)行某段程序時共訪問Cache命中4800次，訪問主存200次，已知Cache的存取周期是30ns，主存的存取周期是150ns，求Cache的命中率以及Cache-主存系統(tǒng)的平均訪問時間和效率，試問該系統(tǒng)的性能提高了多少？ 30. 一個組相聯(lián)映射的Cache由64塊組成，每組內(nèi)包含4塊。主存包含4096塊，每塊由128

44、字組成，訪存地址為字地址。試問主存和Cache的地址各為幾位？畫出主存的地址格式。 31. 設主存容量為1MB，采用直接映射方式的Cache容量為16KB，塊長為4，每字32位。試問主存地址為ABCDEH的存儲單元在Cache中的什么位置？ 32. 設某機主存容量為4MB，Cache容量為16KB，每字塊有8個字，每字32位，設計一個四路組相聯(lián)映射（即Cache每組內(nèi)共有4個字塊）的Cache組織。（1）畫出主存地址字段中各段的位數(shù)；（2）設Cache的初態(tài)為空，CPU依次從主存第0、1、289號單元讀出90個字（主存一次讀出一個字），并重復按此次序讀8次，問命中率是多少？（3）若Cache的

45、速度是主存的6倍，試問有Cache和無Cache相比，速度約提高多少倍？ 答：（1）由于容量是按字節(jié)表示的，則主存地址字段格式劃分如下： 8 7 2 3 2 （2）由于題意中給出的字地址是連續(xù)的，故（1）中地址格式的最低2位不參加字的讀出操作。當主存讀0號字單元時，將主存0號字塊（07）調(diào)入Cache（0組0號塊），主存讀8號字單元時，將1號塊（815）調(diào)入Cache（1組0號塊） 主存讀89號單元時，將11號塊（8889）調(diào)入Cache（11組0號塊）。塊內(nèi)字地址塊內(nèi)字地址組內(nèi)塊號組內(nèi)塊號Cache組號組號主存字塊標記主存字塊標記字節(jié)地址字節(jié)地址 共需調(diào)90/8 12次，就把主存中的90個字

46、調(diào)入Cache。除讀第1遍時CPU需訪問主存12次外，以后重復讀時不需再訪問主存。則在908 =720個讀操作中： 訪Cache次數(shù) =（90-12）+630 =708次 Cache命中率 =708/720 0.98 98%（3）設無Cache時訪主存需時720T（T為主存周期），加入Cache后需時： 708T/6+12T =（118+12）T =130T 則：720T/130T 5.54倍 有Cache和無Cache相比，速度提高了4.54倍左右。 35. 畫出RZ、NRZ、NRZ1、PE、FM寫入數(shù)字串1011001的寫電流波形圖。 解：ttttt 36. 以寫入1001 0110為例，

47、比較調(diào)頻制和改進調(diào)頻制的寫電流波形圖。 解：寫電流波形圖如下：ttt 比較： 1）FM和MFM寫電流在位周期中心處的變化規(guī)則相同； 2）MFM制除連續(xù)一串“0”時兩個0周期交界處電流仍變化外，基本取消了位周期起始處的電流變化； 3）FM制記錄一位二進制代碼最多兩次磁翻轉，MFM制記錄一位二進制代碼最多一次磁翻轉，因此MFM制的記錄密度可提高一倍。上圖中示出了在MFM制時位周期時間縮短一倍的情況。由圖可知，當MFM制記錄密度提高一倍時，其寫電流頻率與FM制的寫電流頻率相當； 4）由于MFM制并不是每個位周期都有電流變化，故自同步脈沖的分離需依據(jù)相鄰兩個位周期的讀出信息產(chǎn)生，自同步技術比FM制復雜得多。 37. 畫出調(diào)相制記錄01100010的驅(qū)動電流、記錄磁通、感應電勢、同步脈沖及讀出代碼等幾種波形。 解：ttttt注意： 1）畫波形圖時應嚴格對準各種信號的時間關系。 2）讀出感應信號不是方波而是與磁翻轉邊沿對應的尖脈沖； 3）同步脈沖的出現(xiàn)時間應能“包裹”要選的讀出感應信號，才能保證選通有效的讀出數(shù)據(jù)信號，并屏蔽掉無用的感應信號。PE記錄方式的同步脈沖應安排對準代碼周期的中間。 4）最后讀出的數(shù)據(jù)代碼應與寫入代碼一