總復(fù)習(xí)湘潭大學(xué)期末復(fù)習(xí)數(shù)字電路

1、數(shù)字電子技術(shù)基礎(chǔ)李旭軍材料與光電物理學(xué)院Email：電話字電子技術(shù)的特點(diǎn)和內(nèi)容 課程特點(diǎn)課程特點(diǎn)：數(shù)字電路是一門技術(shù)基礎(chǔ)課程，：數(shù)字電路是一門技術(shù)基礎(chǔ)課程，它是學(xué)習(xí)微機(jī)原理、接口技術(shù)等計(jì)算機(jī)專它是學(xué)習(xí)微機(jī)原理、接口技術(shù)等計(jì)算機(jī)專業(yè)課程的基礎(chǔ)。既有豐富的理論體系，又業(yè)課程的基礎(chǔ)。既有豐富的理論體系，又有很強(qiáng)的實(shí)踐性。有很強(qiáng)的實(shí)踐性。 數(shù)字電路內(nèi)容數(shù)字電路內(nèi)容：基礎(chǔ)內(nèi)容；組合邏輯：基礎(chǔ)內(nèi)容；組合邏輯電路；時(shí)序邏輯電路；其他內(nèi)容。電路；時(shí)序邏輯電路；其他內(nèi)容。數(shù)字電子技術(shù)的學(xué)習(xí)重點(diǎn)學(xué)習(xí)重點(diǎn)學(xué)習(xí)重點(diǎn)：在具體的數(shù)字電路與分析和設(shè)：在具體的數(shù)字電路與分析和設(shè)計(jì)方法之間，以分析和設(shè)

2、計(jì)方法為主；計(jì)方法之間，以分析和設(shè)計(jì)方法為主；在具體的設(shè)計(jì)步驟與所依據(jù)的概念和原理在具體的設(shè)計(jì)步驟與所依據(jù)的概念和原理之間，以概念和原理為主；在集成電路之間，以概念和原理為主；在集成電路的內(nèi)部工作原理和外部特性之間，以外部的內(nèi)部工作原理和外部特性之間，以外部特性為主。特性為主?？荚囈髢?nèi)容：內(nèi)容：基本概念40，組合邏輯電路原理分析、設(shè)計(jì)20,時(shí)序邏輯電路分析、設(shè)計(jì)20，門電路和脈沖波形電路的計(jì)算與設(shè)計(jì)20%，觸發(fā)器波形10%。題型題型：選擇題20，填空10，電路原理與分析、設(shè)計(jì)、應(yīng)用70本次七大題：填空(10)；選擇(20)；6道電路分析設(shè)計(jì)題（60）；1道觸發(fā)器波形（10）一、基礎(chǔ)知識(shí)1、數(shù)

3、制2、碼制3、邏輯代數(shù)基礎(chǔ)4、門電路5、觸發(fā)器x進(jìn)制數(shù)的多項(xiàng)式展開(N)x= kn-1xn-1+kn-2xn-2+.+k0 x0+k-1x-1+k-2x -2+.+k-mx-m 整數(shù)部分整數(shù)部分 小數(shù)部分小數(shù)部分整數(shù)部分除以整數(shù)部分除以X: (kn-1xn-1+kn-2xn-2+. +k1x1 +k0 x0 ) /x =(kn-1xn-2+kn-2xn-3+.+k1x0 ) . k0 第一次商第一次商 余數(shù)余數(shù) 第一次第一次商商/ x =(kn-1xn-3+kn-2xn-4+.+k2x0 ) . k1 第二次商第二次商 余數(shù)余數(shù)小數(shù)部分乘以小數(shù)部分乘以X: (k-1x-1+k-2x-2+.+k

4、-mx-m ) x = k-1+ ( k-2x-1+.+k-mx-m+1 ) 整數(shù)整數(shù) 第一次小數(shù)第一次小數(shù)第一次第一次小數(shù)小數(shù)X = k-2+ ( k-3x-1+.+k-mx-m+2 ) 整數(shù)整數(shù) 小數(shù)小數(shù)1、數(shù)制例 (11.001)2 X=2整數(shù)部分k1=1,k0=1,小數(shù)部分k0=0,k1=0,k2=1(11.001)10 X=10整數(shù)部分k1=1,k0=1,小數(shù)部分k0=0,k1=0,k2=1(8F.FF)16X=16整數(shù)部分k1=8,k0=15,小數(shù)部分k0=15,k1=15不同數(shù)制之間的轉(zhuǎn)換不同數(shù)制之間的轉(zhuǎn)換十進(jìn)制轉(zhuǎn)換成二進(jìn)制的方法：整數(shù)部分除以2，取余數(shù)，讀數(shù)順序從下往上；小數(shù)部

5、分乘以2，取整數(shù)，讀數(shù)順序從上至下。例如：001.1101125127.210二進(jìn)制算術(shù)運(yùn)算 二進(jìn)制算術(shù)運(yùn)算的特點(diǎn) “逢二進(jìn)一”，有加、減、乘、除等算法兩個(gè)特點(diǎn)是：1.乘法運(yùn)算可以通過“被乘數(shù)（或0)左移1位”和“被乘數(shù)（或0）與部分積相加”兩種操作完成。2.除法運(yùn)算可以通過“除數(shù)右移1位”和“從被除數(shù)或余數(shù)中減去除數(shù)”兩種操作完成。注：“移位”和“相加”2、碼制用0和1組合表示信息的編碼形式編碼位數(shù)n和信息量N的關(guān)系：N2n一、無符號(hào)數(shù)的自然二進(jìn)制代碼 n位碼表示的數(shù)值范圍：02n-1編碼形式與二進(jìn)制數(shù)完全相同，每位數(shù)碼有位權(quán)的數(shù)值意義（有權(quán)碼）,但每組代碼的位數(shù)確定 。例：8位自然二進(jìn)制碼

6、（表示的數(shù)值范圍為0255）碼:00000000,00000101,01111111,10000000,11111111,數(shù)值: 0 , 5 , 127 , 128 , 255反碼、補(bǔ)碼和補(bǔ)碼運(yùn)算n位二進(jìn)制數(shù)值碼（真值）加一位符號(hào)位構(gòu)成機(jī)器數(shù)。常用的帶符號(hào)二進(jìn)制代碼：原碼（True Form）X原反碼（Ones Complement）X反補(bǔ)碼（Twos Complement）X補(bǔ)最高位為符號(hào)位：“0”表示正數(shù)，“1”表示負(fù)數(shù)。正數(shù)的三種代碼相同，都是數(shù)值碼最高位加符號(hào)位“0”。即X0時(shí),真值與碼值相等,且:X=X原= X反= X補(bǔ)例：4位二進(jìn)制數(shù)X=1101和Y=0.1101X原= X反= X

7、補(bǔ)= 01101, Y原= Y反= Y補(bǔ)= 0.11011、負(fù)數(shù)的二進(jìn)制原碼X原。原碼表示方式： n位數(shù)值碼加最高位符號(hào)位“1”。負(fù)整數(shù)的n+1位二進(jìn)制原碼值與真值X的關(guān)系： X原 = 2n - X = 2n + X ，- 2n X 0例: 4位二進(jìn)制整數(shù) X = -1101, X原= 11101 負(fù)小數(shù)的原碼值與真值X的關(guān)系： X原 = 1- X = 1 + X ，- 1X 0 +0原 = 0.0000 , -0原 =1.0000例: 4位二進(jìn)制小數(shù) Y= - 0.1101, X原= 1.1101負(fù)數(shù)的二進(jìn)制補(bǔ)碼負(fù)數(shù)的二進(jìn)制補(bǔ)碼X補(bǔ)補(bǔ)負(fù)整數(shù)補(bǔ)碼表示方式：（反碼加負(fù)整數(shù)補(bǔ)碼表示方式：（反碼加1

8、 1） n n位數(shù)值碼各位取反加位數(shù)值碼各位取反加1 1再加最高位符號(hào)位再加最高位符號(hào)位“1 1”。n+1n+1位二進(jìn)制補(bǔ)碼值與真值位二進(jìn)制補(bǔ)碼值與真值X的關(guān)系：的關(guān)系： X補(bǔ)補(bǔ) = = 2n+1 +X ，- - 2n X X 0 0例例: 4: 4位二進(jìn)制整數(shù)位二進(jìn)制整數(shù) X = -1101, XX = -1101, X反反= 10010,X= 10010,X補(bǔ)補(bǔ)= = 10011100118421碼碼 余余3碼碼 2421碼碼 5421碼碼 余余3循環(huán)碼循環(huán)碼編碼0123456789十進(jìn)種類制數(shù)幾種常見的幾種常見的BCD碼碼二十進(jìn)制碼（二十進(jìn)制碼（BCDBCD碼）碼）用用4 4位二進(jìn)制數(shù)位

9、二進(jìn)制數(shù)b3b2b1b0b3b2b1b0來表示十進(jìn)制數(shù)中的來表示十進(jìn)制數(shù)中的 0 9 0 9 十個(gè)數(shù)碼。十個(gè)數(shù)碼。簡稱簡稱BCDBCD碼。有多種編碼方式。碼。有多種編碼方式。常用的BCD碼有：8421碼、余3碼、 2421碼、 5211碼 、余3循環(huán)碼等等，如表所示： 邏輯代數(shù) 邏輯代數(shù)邏輯代數(shù)是英國數(shù)學(xué)家喬治.布爾（Geroge.Boole）于1847年首先進(jìn)行系統(tǒng)論述的，也稱布爾代數(shù)；由于被用在開關(guān)電路的分析和設(shè)計(jì)上，所以又稱開關(guān)代數(shù)。 邏輯代數(shù)中的變量稱為邏輯變量邏輯變量，用大寫字母表示。邏輯變量的取值只有兩種，即邏輯0和邏輯1。0 和 1并不表示數(shù)值的大小，而是表示兩種對(duì)立的邏輯狀態(tài)。

10、 邏輯運(yùn)算邏輯運(yùn)算：兩個(gè)表示不同邏輯狀態(tài)的二進(jìn)制數(shù)碼之間按照某種因果關(guān)系進(jìn)行的運(yùn)算。 功能描述方法有：1）真值表真值表：即將自變量和因變量（輸入變量和輸出變量）的所有組合對(duì)應(yīng)的值全部列出來形成的表格。2）邏輯符號(hào)邏輯符號(hào)：用規(guī)定的圖形符號(hào)來表示。與、或、非的真值表表2-1與的真值表表 表2-2 或的真值表表 表2-3非的真值表 與、或、非的邏輯運(yùn)算符號(hào)與： “ ” 或者省略。如：Z=AB或者Z=AB；或 ：“+” 。如： Z=A+B；非：變量上方的“”表示。如：z=A 。與、或、非的邏輯符號(hào)圖2-2 與、或、非的邏輯符號(hào) 或非的邏輯符號(hào) 與或非的邏輯符號(hào) 異或的邏輯符號(hào) 同或的邏輯符號(hào)1. 1

11、818個(gè)基本公式個(gè)基本公式變量和常量之間的運(yùn)算規(guī)則變量和常量之間的運(yùn)算規(guī)則: :重疊律：重疊律：互補(bǔ)律：互補(bǔ)律：交換律：交換律：結(jié)合律：結(jié)合律：分配律：分配律：反演律：反演律：還原律：還原律：求反運(yùn)算：求反運(yùn)算：AAAAAA011100AAAAAA10AAAAABBAABBACBACBACBACBA CABACBAACABCBABABABAAB )()(AA 0110代入定理：在任何一個(gè)含有變量A的邏輯等式中，若以一函數(shù)式取代該等式中所有A的位置，該等式仍然成立。反演定理：在一個(gè)邏輯式 中,若將其中所有的“+”變成“”，“”變成“+”，“ 0”變成“1”， “1”變成“0”，原變量變成反變量，

12、反變量變成原變量，所得函數(shù)式即為原函數(shù)式的反邏輯式，記作： 。注意：a）運(yùn)算的優(yōu)先順序。b）不是單個(gè)變量上的非號(hào)應(yīng)保留不變。YY邏輯代數(shù)的基本定理例1-1 試用反演定理求函數(shù)式 的反邏輯式。解：對(duì)偶式對(duì)偶式：在一個(gè)邏輯式Y(jié)中,若將其中所有的“+”變成“”，“”變成“+”，“ 0”變成“1”， “1”變成“0”，所得函數(shù)式即為原函數(shù)式的對(duì)偶式，記作： 。對(duì)偶定理對(duì)偶定理：若兩個(gè)函數(shù)式相等，那么它們的對(duì)偶式也相等。 例1- 2 試求函數(shù)式 的對(duì)偶式。解： EDCBAYEDCBAYDY EDCBAYDEDCBAY（1）最小項(xiàng)和的形式最小項(xiàng)：設(shè)m為包含n個(gè)因子的乘積項(xiàng)，且這n個(gè)因子以原變量形式或者反變

13、量形式在m中出現(xiàn)且只出現(xiàn)一次，稱m為n變量的一個(gè)最小項(xiàng)。n變量共有個(gè) 最小項(xiàng)。最小項(xiàng)的編號(hào)規(guī)則：使最小項(xiàng)m值為1 的輸入變量取值所對(duì)應(yīng)的十進(jìn)制數(shù)既為該最小項(xiàng)的編號(hào)，記作 。 2nmi 邏輯函數(shù)形式的變換 在電子器件組成實(shí)際的邏輯電路時(shí)，由于選用不同邏輯功能類型的器件，還必須將邏輯函數(shù)式變換成相應(yīng)的形式。 邏輯函數(shù)式的八種類型與-或式、與非-與非式、或-與非式、或非-或式、與或非式、與非-與式、或-與式、或非-或非式。與或式 與非-與非式：將與或式兩次求反，并用一次德摩根定理即可。邏輯函數(shù)的化簡邏輯函數(shù)的化簡化簡要求化簡要求 要求1、邏輯表達(dá)式最簡 (器件最少,速度最快) 要求2、邏輯運(yùn)算關(guān)系統(tǒng)

14、一(器件型號(hào)統(tǒng)一)化簡目標(biāo): 最簡與或表達(dá)式 乘積項(xiàng)最少且乘積項(xiàng)中變量因子最少。公式化簡法 邏輯函數(shù)的公式化簡法：邏輯函數(shù)的公式化簡法：是指熟練運(yùn)用所學(xué)基本公式和常用公式，將一個(gè)函數(shù)式化成最簡形式。 與或式最簡形式的標(biāo)準(zhǔn)是：與或式最簡形式的標(biāo)準(zhǔn)是：該與或式中包含的乘積項(xiàng)的個(gè)數(shù)不能再減少，且每個(gè)乘積項(xiàng)所包含的因子數(shù)也不能再減少。 化簡邏輯函數(shù)目的：化簡邏輯函數(shù)目的：消去多余的乘積項(xiàng)和每個(gè)乘積項(xiàng)多余的因子，以得到邏輯函數(shù)的最簡形式。 常用公式化簡法：常用公式化簡法：并項(xiàng)法、吸收法、消因子法、消項(xiàng)法、配項(xiàng)法。 并項(xiàng)法:吸收法： 消因子法:消項(xiàng)法:配項(xiàng)法AABAABAABBABAACAABBCCAAB

15、CAABBCDCAABAAA1 AA將n變量的全部最小項(xiàng)各用一個(gè)小方塊表示，并使具有邏輯相鄰性的最小項(xiàng)在幾何位置上也相鄰地排列起來，所得到的圖形叫做n變量的卡諾圖（Karnaugh Map）。1.卡諾圖的構(gòu)成A B0 00 11 01 1 m0 m1 m2 m3ABAB1010 m0 m1 m2 m3 miABAB1010 0 1 2 3二二變變量量K K圖圖 建立多于二變量的卡諾圖，則每增加一個(gè)邏輯變量就以原卡諾圖的右邊線（或底線）為對(duì)稱軸作一對(duì)稱圖形，對(duì)稱軸左面（或上面）原數(shù)字前增加一個(gè)0，對(duì)稱軸右面（或下面）原數(shù)字前增加一個(gè)1。邏輯函數(shù)的卡諾圖化簡法邏輯函數(shù)的卡諾圖化簡法BAABA BA

16、B卡諾圖是上下，左右閉合的圖形卡諾圖是上下，左右閉合的圖形。ABC0100011110 m0 m1 m2 m3 m4 m5 m6 m7000111100001 11 1001 2 34 5 6 7 12 13 14 15 8 9 10 11ABCDABC0100011110 0 1 2 3 456 7幾何相鄰幾何相鄰：一是相接，即緊挨著；一是相接，即緊挨著；二是相對(duì)，即任意一行或一列的兩端；二是相對(duì)，即任意一行或一列的兩端；三是相重，即對(duì)折起來位置重合。三是相重，即對(duì)折起來位置重合。三三變變量量K K圖圖四四變變量量K K圖圖2.2.卡諾圖描述邏輯函數(shù)卡諾圖描述邏輯函數(shù) 給出真值表給出真值表

17、將真值表的每一行的取值填入卡諾圖即可。填入將真值表的每一行的取值填入卡諾圖即可。填入Y Y1 1的的項(xiàng)即可。項(xiàng)即可。 A B CY0 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 100010101例：例：ABC0100011110 0 0 0 1 010 1ABC0100011110 1 1 1 給出邏輯函數(shù)的最小項(xiàng)之和式標(biāo)準(zhǔn)與或式給出邏輯函數(shù)的最小項(xiàng)之和式標(biāo)準(zhǔn)與或式將邏輯函數(shù)的將邏輯函數(shù)的最小項(xiàng)最小項(xiàng)在卡諾圖上相應(yīng)的方格中在卡諾圖上相應(yīng)的方格中填填1 1；其余的方格填其余的方格填0(0(或不填或不填) )。 任何一個(gè)邏輯函數(shù)都等于其卡諾圖上填任何一個(gè)邏輯函數(shù)都等

18、于其卡諾圖上填1 1的那些最小項(xiàng)之和。的那些最小項(xiàng)之和。 ),(),(76211mCBAY ),(),(151210974202mDCBAY例：用卡諾圖分別描述下列邏輯函數(shù)例：用卡諾圖分別描述下列邏輯函數(shù)ABC0100011110 1 1 1 1000111100001 11 101 1 1 1 1 1 1 1 ABCD解：解： 給出邏輯函數(shù)一般與或式給出邏輯函數(shù)一般與或式確定使每個(gè)確定使每個(gè)與項(xiàng)為與項(xiàng)為1 1的所有輸入變量取值，并在卡諾圖上對(duì)的所有輸入變量取值，并在卡諾圖上對(duì) 應(yīng)方格應(yīng)方格填填1 1；其余的方格填其余的方格填0(0(或不填或不填) )。也可化為也可化為標(biāo)準(zhǔn)與或式標(biāo)準(zhǔn)與或式，再

19、填入，再填入。 CBACBA),(Y1例：用卡諾圖分別描述下列邏輯函數(shù)例：用卡諾圖分別描述下列邏輯函數(shù)ABC0100011110 1 111 1解：解：A A：當(dāng)：當(dāng)ABCABC=1=1( (表示可以為表示可以為0 0，也可，也可以為以為1)1)時(shí)該與項(xiàng)為時(shí)該與項(xiàng)為1 1，在卡諾圖上對(duì)應(yīng)四，在卡諾圖上對(duì)應(yīng)四個(gè)方格個(gè)方格(m(m4 4，m m5 5，m m6 6，m m7 7) )處填處填1 1。 )7 , 6 , 5 , 4 , 2( )()(Y1mCBAACCBBACBACB ：當(dāng)當(dāng)ABCABC= =1010時(shí)該與項(xiàng)為時(shí)該與項(xiàng)為1 1，在卡諾，在卡諾圖上對(duì)應(yīng)兩個(gè)方格圖上對(duì)應(yīng)兩個(gè)方格(m(m2

20、 2，m m6 6) )處填處填1 1。 給出邏輯函數(shù)的最大項(xiàng)之積式標(biāo)準(zhǔn)或與式給出邏輯函數(shù)的最大項(xiàng)之積式標(biāo)準(zhǔn)或與式將邏輯函數(shù)的將邏輯函數(shù)的最大項(xiàng)最大項(xiàng)在卡諾圖上相應(yīng)的方格中在卡諾圖上相應(yīng)的方格中填填0 0（或不填）（或不填）；其余的方格填其余的方格填1 1。 任何一個(gè)邏輯函數(shù)都等于其卡諾圖上填任何一個(gè)邏輯函數(shù)都等于其卡諾圖上填1 1的那些最大項(xiàng)之積的那些最大項(xiàng)之積。 ),(),(520MCBAY例：用卡諾圖描述邏輯函數(shù)例：用卡諾圖描述邏輯函數(shù)ABC0100011110 0 1 0 1 101 1解解： 給出邏輯函數(shù)一般或與式給出邏輯函數(shù)一般或與式確定使每個(gè)確定使每個(gè)或項(xiàng)為或項(xiàng)為0 0的所有輸入

21、變量取值，并在卡諾圖上對(duì)的所有輸入變量取值，并在卡諾圖上對(duì) 應(yīng)方格應(yīng)方格填填0 0；其余的方格填其余的方格填1 1。也可化為也可化為標(biāo)準(zhǔn)或與式標(biāo)準(zhǔn)或與式，再填入。，再填入。 )(),(YCBACBA例：用卡諾圖分別描述邏輯函數(shù)例：用卡諾圖分別描述邏輯函數(shù)ABC0100011110 0 0 0 0 101 1解解：A A：當(dāng)：當(dāng)ABCABC=0=0( (表示可以為表示可以為0 0，也可，也可以為以為1)1)時(shí)該或項(xiàng)為時(shí)該或項(xiàng)為0 0，在卡諾圖上對(duì)應(yīng)四，在卡諾圖上對(duì)應(yīng)四個(gè)方格個(gè)方格(m(m0 0，m m1 1，m m2 2，m m3 3) )處填處填0 0。 )5 , 3 , 2 , 1 , 0(

22、)7 , 6 , 4()(YMmCBA ：當(dāng)當(dāng)ABCABC= =0101時(shí)該與項(xiàng)為時(shí)該與項(xiàng)為0 0，在卡，在卡諾圖上對(duì)應(yīng)兩個(gè)方格諾圖上對(duì)應(yīng)兩個(gè)方格(m(m1 1，m m5 5) )處填處填0 0。)B(C用卡諾圖化簡邏輯函數(shù)卡諾圖化簡步驟：1)將函數(shù)化為最小項(xiàng)之和的形式；2）畫出表示該邏輯函數(shù)的卡諾圖；3）找出可以合并的最小項(xiàng)；4）選取化簡后的乘積項(xiàng)，選擇原則選擇原則為：a)應(yīng)包含該邏輯函數(shù)的全部最小項(xiàng)。b)所選擇的可合并的最小項(xiàng)矩形組數(shù)目應(yīng)盡可能少。c)所選擇的可合并的最小項(xiàng)矩形組應(yīng)包含盡可能多的最小項(xiàng)。具有無關(guān)項(xiàng)的邏輯函數(shù)的卡諾圖化簡無關(guān)項(xiàng)無關(guān)項(xiàng)：約束項(xiàng)和任意項(xiàng)統(tǒng)稱為無關(guān)項(xiàng)。約束約束：指具

23、體的邏輯問題對(duì)輸入變量取值所加的限制。約束項(xiàng)約束項(xiàng)：不允許出現(xiàn)的輸入變量取值所對(duì)應(yīng)的最小項(xiàng)。例如：一臺(tái)電動(dòng)機(jī)，有三種工作狀態(tài)：正轉(zhuǎn)、反轉(zhuǎn)和停止。如果用表示正轉(zhuǎn)，則表示不正轉(zhuǎn)；如果用表示反轉(zhuǎn)，則表示不反轉(zhuǎn)；如果用表示停止，則表示不停止。當(dāng)A、B、C取值為100、010和001時(shí)，分別表示電動(dòng)機(jī)處于正轉(zhuǎn)、反轉(zhuǎn)和停止?fàn)顟B(tài)；而當(dāng)A、B、C取值為000、011、101、110和111對(duì)應(yīng)的最小項(xiàng)即為約束項(xiàng)。約束條件約束條件：可以用全部約束項(xiàng)之和等于0表示。任意項(xiàng)任意項(xiàng)：是指在某些輸入變量取值下，函數(shù)值是0還是1都不影響電路的邏輯功能，這些輸入變量取值所對(duì)應(yīng)的最小項(xiàng)稱為任意項(xiàng)。具有無關(guān)項(xiàng)的邏輯函數(shù)的卡諾圖

24、化簡步驟是：a) 用卡諾圖表示具有無關(guān)項(xiàng)的邏輯函數(shù)；b) 選擇化簡后的乘積項(xiàng)。用卡諾圖表示具有無關(guān)項(xiàng)的邏輯函數(shù)的方法是：將函數(shù)式中所包含的最小項(xiàng)在卡諾圖相應(yīng)位置處填1，無關(guān)項(xiàng)位置處填，其余位置處填0。選擇化簡后的乘積項(xiàng)的原則：有利于化簡的，當(dāng)作1處理；不利于化簡的，當(dāng)作0處理。4、門電路 在電子電路中，用高低電平分別表示二值邏輯的1和0兩種邏輯狀態(tài)，其原理如下圖所示。VISVccVo（a）單開關(guān)電路 （b）互補(bǔ)開關(guān)電路用來獲得高、低電平的基本開關(guān)電路R R減少功耗減少功耗邏輯電平 利用二極管的單向?qū)щ娎枚O管的單向?qū)щ娦裕喈?dāng)于一個(gè)受外加電壓性，相當(dāng)于一個(gè)受外加電壓極性控制的開關(guān)。極性控制的

25、開關(guān)。當(dāng)當(dāng)u uI I=U=UILIL時(shí)，時(shí)，D D導(dǎo)通，導(dǎo)通，u uO O=0.7=U=0.7=UOLOL 開關(guān)閉合開關(guān)閉合 uI 二極管開關(guān)電路二極管開關(guān)電路 Vcc uo D R 二極管開關(guān)特性二極管開關(guān)特性假定：假定：U UIHIH=V=VCC CC ，U UILIL=0=0當(dāng)當(dāng)u uI I=U=UIHIH時(shí)，時(shí)，D D截止，截止，u uo o=V=VCCCC=U=UOHOH 開關(guān)斷開開關(guān)斷開 N N增強(qiáng)型增強(qiáng)型MOSMOS管的結(jié)構(gòu)管的結(jié)構(gòu)P P型襯底型襯底SiOSiO2 2S SD DG GV VDSDS_ _+ +V VGSGS_ _+ +- - - -導(dǎo)電溝道導(dǎo)電溝道N N增強(qiáng)型

26、增強(qiáng)型MOSMOS管的符號(hào)管的符號(hào)1.MOS1.MOS管結(jié)構(gòu)和工作原理管結(jié)構(gòu)和工作原理i iD D- - - - - -導(dǎo)電溝道導(dǎo)電溝道i iDSDS=0=0當(dāng)當(dāng)V VGSGS=V=VGSGS（thth）時(shí)時(shí)S SD DG GB B標(biāo)準(zhǔn)符號(hào)標(biāo)準(zhǔn)符號(hào)S SD DG G簡化符號(hào)簡化符號(hào)3.MOS3.MOS管的基本開關(guān)電路管的基本開關(guān)電路NMOSNMOS管的基本開關(guān)電路管的基本開關(guān)電路V VCCCCR Rv vo oS Sv vI I輸輸入入信信號(hào)號(hào)輸輸出出信信號(hào)號(hào)獲得高低電平的單開關(guān)電路獲得高低電平的單開關(guān)電路S SthGSGSIVvvDDOHVV當(dāng)當(dāng) 時(shí)，工作在截止區(qū)，時(shí)，工作在截止區(qū)， ,MO

27、S,MOS管相當(dāng)于一個(gè)斷開的開關(guān)；管相當(dāng)于一個(gè)斷開的開關(guān)；當(dāng)當(dāng) 時(shí)，時(shí)，MOSMOS管工作在恒流區(qū)，只要到管工作在恒流區(qū)，只要到 , ,則則 , MOS, MOS管相當(dāng)于一個(gè)閉合的開關(guān)。管相當(dāng)于一個(gè)閉合的開關(guān)。thGSGSIVvvONDRR0OLVCMOS反相器的電路結(jié)構(gòu)CMOSCMOS反相器的結(jié)構(gòu)示意圖和電路圖反相器的結(jié)構(gòu)示意圖和電路圖互補(bǔ)對(duì)稱式金屬氧化物半導(dǎo)體電路互補(bǔ)對(duì)稱式金屬氧化物半導(dǎo)體電路(CMOS(CMOS電路）電路）（Complementar-Symmetery Metal-Oxide-Semiconductor Circuit)Complementar-Symmetery Met

28、al-Oxide-Semiconductor Circuit) CMOS反相器的基本電路結(jié)構(gòu)形式為圖所示的有源負(fù)載反相器。其中Tl是P溝道增強(qiáng)型MOS管，T2是N溝道增強(qiáng)型MOS管。N型襯底S1P阱S2G1G2D1D2ViVOVDDA AB BT3T3T1T1T2T2T4T4A AB BV VDDDDT3T3T1T1T4T4T2T2Y YCMOSCMOS或非門（或非門（P P串串N N并）并）CMOSCMOS與非門（與非門（P P并并N N串）串）特點(diǎn)：需外接上拉電阻。特點(diǎn)：需外接上拉電阻。應(yīng)用：滿足輸出電平轉(zhuǎn)換、吸收大負(fù)載電流應(yīng)用：滿足輸出電平轉(zhuǎn)換、吸收大負(fù)載電流以及輸出端可以并接，實(shí)現(xiàn)以及

29、輸出端可以并接，實(shí)現(xiàn)“線與線與”功能。功能。二、漏極開路的二、漏極開路的CMOSCMOS門電路（門電路（ODOD）)AB(YA AB BY YOD門的應(yīng)用：實(shí)現(xiàn)線與邏輯V VDDDDA AB BY Y2 2C CD DY Y2 2G G2 2G G1 1R RL LY Y線與符號(hào)線與符號(hào) 上拉電阻RL的計(jì)算： 如每個(gè)OD門輸出管截止時(shí)的漏電流為IOH，負(fù)載門每個(gè)輸入端的高電平輸入電流為IIH,要求輸出高電平不低于VOH,則可得到RL的最大容許值：其中n時(shí)并聯(lián)OD門的數(shù)目，m是負(fù)載門電路高電平輸入電流的數(shù)目。保證流過只有一個(gè)MOS管門輸出， 不超過其最大電流，RL的最小容許值：maxLIHOHO

30、HDDLOHLIHOHDDRmInIVVRVRmInIVminmaxminmaxmaxLLLLILOLOLDDLOLILLOLDDRRRmmCMOSmRImIVVRIImRVV路能夠正常工作，應(yīng)取為了保證線與連接后電相等。和門電路的情況下，為入電流的數(shù)目。在負(fù)載是負(fù)載門電路低電平輸 uI/uo uo/uI VDD C TN TP C TG uI/uo uo/uI C C C C0 0、 ，T TN N和和T TP P截止，相當(dāng)于截止，相當(dāng)于開關(guān)斷開開關(guān)斷開。C C1 1、 ，T TN N和和T TP P導(dǎo)通，相當(dāng)于導(dǎo)通，相當(dāng)于開關(guān)接通開關(guān)接通，u uo ou ui i。1C0C 由于由于T T

31、1 1、T T2 2管的結(jié)構(gòu)形式是對(duì)稱的，即漏極和源極管的結(jié)構(gòu)形式是對(duì)稱的，即漏極和源極可互易使用，因而可互易使用，因而CMOSCMOS傳輸門屬于雙向器件，它的輸入傳輸門屬于雙向器件，它的輸入端和輸出端也可互易使用端和輸出端也可互易使用。CMOS傳輸門四、三態(tài)輸出的四、三態(tài)輸出的CMOSCMOS門電路門電路電路的輸出有電路的輸出有高阻態(tài)、高電平和低電平高阻態(tài)、高電平和低電平3 3種狀態(tài)，是一種三態(tài)門。種狀態(tài)，是一種三態(tài)門。 時(shí)，時(shí)，T TP2P2、T TN2N2均均截止，截止，Y Y與地和電源都斷開與地和電源都斷開了，輸出端呈現(xiàn)為高阻態(tài)。了，輸出端呈現(xiàn)為高阻態(tài)。 時(shí)，時(shí)，T TP2P2、T T

32、N2N2均均導(dǎo)通，導(dǎo)通，T TP1P1、T TN1N1構(gòu)成反相器。構(gòu)成反相器。1)(EN0)(ENAY(a) CMOS三態(tài)門電路 (b) 邏輯符號(hào) A Y (EN) A (EN) TP2 TP1 Y TN1 TN2 +VDD 三、動(dòng)態(tài)功耗三、動(dòng)態(tài)功耗動(dòng)態(tài)功耗：CMOS反相器從一種穩(wěn)定的工作狀態(tài)轉(zhuǎn)變到另一種穩(wěn)定狀態(tài)的過程中，將產(chǎn)生的附加功耗。動(dòng)態(tài)功耗分為兩部分：PC對(duì)負(fù)載電容充、放電所消耗的功率；PT由于兩個(gè)MOS管T1和T2在短時(shí)間內(nèi)同時(shí)導(dǎo)通所消耗的瞬時(shí)導(dǎo)通功耗。CMOS反相器對(duì)負(fù)載電容的充、放電電流波形22202,1DDLDDLCoDDLoLpoLNTTToDDpoNcPNfVCTVCPdt

33、vVdCdtdvCidtdvCidtvVidtviTPii因而，而所產(chǎn)生的平均功耗為：和由圖知， 瞬時(shí)導(dǎo)通電流iT流過T1和T2,瞬時(shí)導(dǎo)通功耗PT和電源電壓VDD、輸入信號(hào)的重復(fù)頻率f以及電路內(nèi)部參數(shù)有關(guān)。2DDPDTfVCP CPD是功耗電容，具體數(shù)值由器件制造商給出。注意： CPD不是一個(gè)實(shí)際的電容，而僅僅是用來計(jì)算空載瞬時(shí)導(dǎo)通功耗的等效參數(shù)，而且只有輸入信號(hào)的上升時(shí)間和下降時(shí)間小于器件手冊(cè)中規(guī)定的最大值時(shí)，參數(shù)才有效。CMOS反相器的工作時(shí)的全部功耗PTOT等于動(dòng)態(tài)功耗PD和靜態(tài)功耗PS之和。靜態(tài)功耗PS隨溫度的改變而改變，通常時(shí)以指定電源電壓下的靜態(tài)漏電流的形式給出。例題例：計(jì)算CMO

34、S反相器的總功率PTOT。已知電源電壓VDD=5V,靜態(tài)電源電流IDD=1A,負(fù)載電容CL=100pF,功耗電容CPD=20pF。輸入信號(hào)近似于理想的矩形波，重復(fù)頻率f=100kHz。解：mWWfVCCPDDPDLD3 . 0510100102010023122mWWVIPDDDDS005. 05106mWPPPSDTOT305. 0 A R1 4kW W T1 T2 T4 T5 R4 R3 1KW W 130W W +Vcc R2 1.6KW W Y D1 D2 輸入級(jí)輸入級(jí)中間級(jí)中間級(jí)輸出級(jí)輸出級(jí)TTLTTL非門典型電路非門典型電路 b T1等等效效電電路路 c e AY0110AY推拉式

35、輸出級(jí)作用：推拉式輸出級(jí)作用：降低功耗，提高帶降低功耗，提高帶負(fù)載能力負(fù)載能力3.5.2 TTL反相器的電路結(jié)構(gòu)和工作原理一、電路結(jié)構(gòu)鉗位二極管鉗位二極管二、集電極開路輸出的門電路（二、集電極開路輸出的門電路（OCOC門）門） CDABY“線與線與”推拉式輸出級(jí)并聯(lián)推拉式輸出級(jí)并聯(lián)1.1.“線與線與”的概念的概念YABCDYABCD3.OC3.OC門的門的“線與線與”功能功能 CDABYY21Y當(dāng)當(dāng)n n個(gè)前級(jí)門輸出均為個(gè)前級(jí)門輸出均為高電平，即所有高電平，即所有OCOC門同門同時(shí)截止時(shí)，為保證輸出時(shí)截止時(shí)，為保證輸出的高電平不低于規(guī)定的的高電平不低于規(guī)定的U UOHOH，minmin值，上拉

36、電阻不能值，上拉電阻不能過大，其最大值計(jì)算公過大，其最大值計(jì)算公式：式：HIOHminOHCCUmInIUVR ，(max)4. 4.外接上拉電阻外接上拉電阻R RU U的計(jì)算方法的計(jì)算方法當(dāng)n個(gè)前級(jí)門中有一個(gè)輸出為低電平，即所有OC門中只有一個(gè)導(dǎo)通時(shí)，全部負(fù)載電流都流入導(dǎo)通的那個(gè) OC門，為確保流入導(dǎo)通OC門的電流不至于超過最大允許的IOL，max值，RU值不可太小，其最小值計(jì)算公式：ILmaxOLmaxOLCCUImIUVR ，(min)(min)maxUUURRR 三、三態(tài)輸出門電路（三、三態(tài)輸出門電路（TSTS門）門） 國標(biāo)符號(hào) T4 A R1 3k T3 T2 T1 Y R4 100

37、 +VCC(+5V) T5 R2 750 R3 360 R5 3k A EN 1 EN Y EN D 三三態(tài)態(tài)輸輸出出非非門門（高高電電平平有有效效）電電路路結(jié)結(jié)構(gòu)構(gòu) 1.1.三態(tài)門的電路結(jié)構(gòu)和邏輯符號(hào)三態(tài)門的電路結(jié)構(gòu)和邏輯符號(hào)功能表功能表EN=0EN=0EN=1EN=1AYY高阻態(tài)輸出有三種狀態(tài)：輸出有三種狀態(tài)： 高電平、低電平、高阻態(tài)。高電平、低電平、高阻態(tài)。控制端或控制端或使能端使能端0 0 0 00 0 1 1一、觸發(fā)器按邏輯功能的分類一、觸發(fā)器按邏輯功能的分類1 1、RSRS觸發(fā)器觸發(fā)器1 0 0 01 0 1 00 1 0 10 1 1 1RSRS觸發(fā)器的特性表觸發(fā)器的特性表R S

38、 Q Q *1 1 0 X1 1 1 X特性方程特性方程0*SRQRSQ狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖5.6 5.6 觸發(fā)器的邏輯功能及其描述方法觸發(fā)器的邏輯功能及其描述方法 2 2、JKJK觸發(fā)器觸發(fā)器JKJK觸發(fā)器的特性表觸發(fā)器的特性表特性方程特性方程QKQJQ*狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖0 1 0 00 1 1 00 0 0 00 0 1 11 1 0 11 1 1 01 0 0 11 0 1 1 J K Q Q *3 3、T T 觸發(fā)器觸發(fā)器T 觸發(fā)器的特性表觸發(fā)器的特性表1 0 11 1 00 0 00 1 1 T Q Q *特性方程特性方程QTQTQ*狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖T觸發(fā)器：當(dāng)觸發(fā)器：當(dāng)T=

39、1時(shí)，時(shí)，QQ*4 4、D D觸發(fā)器觸發(fā)器1 0 11 1 10 0 00 1 0D D 觸發(fā)器的特性表觸發(fā)器的特性表 D Q Q *特性方程特性方程DQ *狀態(tài)轉(zhuǎn)換圖狀態(tài)轉(zhuǎn)換圖應(yīng)用舉例：畫出主從應(yīng)用舉例：畫出主從 JK JK 觸發(fā)器輸出端波形圖。觸發(fā)器輸出端波形圖。J K Q * 0 0 Q1 1 Q 0 1 0 1 0 1 CLKJKQQQ KJCLKSD RD 畫出下圖所示各電路中輸出端的波形圖畫出下圖所示各電路中輸出端的波形圖 ：JKQ1ACLKCLK123456ACLK123456ABQ1JQ2輸出沒有回送到輸入端，輸出沒有回送到輸入端，也稱其為也稱其為 “ 開環(huán)開環(huán) ” 。JKQ2

40、CLKAB任務(wù)任務(wù)分析：分析：設(shè)計(jì)：設(shè)計(jì)： 給定給定 邏輯圖邏輯圖 得到得到 邏輯功能邏輯功能分析分析 給定給定 邏輯功能邏輯功能 畫出畫出 邏輯圖邏輯圖設(shè)計(jì)設(shè)計(jì)二、組合邏輯電路的分析和設(shè)計(jì)方法4.2 組合邏輯電路的分析和設(shè)計(jì)方法4.2.1組合邏輯電路的分析方法4.2.2組合邏輯電路的設(shè)計(jì)方法任務(wù)任務(wù)分析：分析：設(shè)計(jì)：設(shè)計(jì)： 給定給定 邏輯圖邏輯圖 得到得到 邏輯功能邏輯功能分析分析 給定給定 邏輯功能邏輯功能 畫出畫出 邏輯圖邏輯圖設(shè)計(jì)設(shè)計(jì)4.2.1組合邏輯電路的分析方法 所謂邏輯電路的分析，就是找出給定邏輯電路所謂邏輯電路的分析，就是找出給定邏輯電路輸出和輸入之間的邏輯關(guān)系輸出和輸入之間的

41、邏輯關(guān)系，并確定電路的邏輯，并確定電路的邏輯功能。分析過程一般按下列步驟進(jìn)行：功能。分析過程一般按下列步驟進(jìn)行： 根據(jù)給定的邏輯電路，從輸入端開始，逐級(jí)根據(jù)給定的邏輯電路，從輸入端開始，逐級(jí)推導(dǎo)出輸出端的推導(dǎo)出輸出端的邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式。 根據(jù)輸出函數(shù)表達(dá)式列出根據(jù)輸出函數(shù)表達(dá)式列出真值表真值表。 用文字概括出電路的用文字概括出電路的邏輯功能邏輯功能。邏輯圖邏輯表達(dá)式邏輯圖邏輯表達(dá)式 最簡表達(dá)式真值表確定功能最簡表達(dá)式真值表確定功能 邏輯抽象邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏輯抽象。將文字描述的邏輯命題轉(zhuǎn)換成真值表叫邏輯抽象。首先要分析邏輯命題，確定輸入、輸出變量；然后用

42、二值邏輯的首先要分析邏輯命題，確定輸入、輸出變量；然后用二值邏輯的0 0、1 1兩種狀態(tài)分別對(duì)輸入、輸出變量進(jìn)行邏輯賦值，即確定兩種狀態(tài)分別對(duì)輸入、輸出變量進(jìn)行邏輯賦值，即確定0 0、1 1 的具的具體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系體含義；最后根據(jù)輸出與輸入之間的邏輯關(guān)系列出真值表列出真值表。選定器件類型選定器件類型根據(jù)真值表，寫出相應(yīng)的根據(jù)真值表，寫出相應(yīng)的邏輯函數(shù)表達(dá)式邏輯函數(shù)表達(dá)式。 將邏輯函數(shù)表達(dá)式將邏輯函數(shù)表達(dá)式化簡化簡, ,并變換為與門電路相對(duì)應(yīng)的最簡式。并變換為與門電路相對(duì)應(yīng)的最簡式。 根據(jù)化簡的邏輯函數(shù)表達(dá)式畫出根據(jù)化簡的邏輯函數(shù)表達(dá)式畫出邏輯電路圖邏輯電路圖。工藝設(shè)計(jì)

43、。包括設(shè)計(jì)機(jī)箱、面板、電源、顯示電路、控制開關(guān)等工藝設(shè)計(jì)。包括設(shè)計(jì)機(jī)箱、面板、電源、顯示電路、控制開關(guān)等等。最后還必須完成組裝、測(cè)試。等。最后還必須完成組裝、測(cè)試。 組合邏輯電路的設(shè)計(jì)一般可按以下步驟進(jìn)行：組合邏輯電路的設(shè)計(jì)一般可按以下步驟進(jìn)行：邏輯圖邏輯圖實(shí)際邏實(shí)際邏輯問題輯問題真值真值表表邏輯表達(dá)式邏輯表達(dá)式最簡（或最最簡（或最合理）表達(dá)式合理）表達(dá)式4.2.24.2.2組合電路的設(shè)計(jì)方法組合電路的設(shè)計(jì)方法邏 輯邏 輯問問 題題邏輯邏輯真值表真值表邏輯邏輯函數(shù)式函數(shù)式選定器選定器件類型件類型將函數(shù)將函數(shù)式變換式變換邏輯邏輯電路圖電路圖轉(zhuǎn)換轉(zhuǎn)換將函數(shù)將函數(shù)式化簡式化簡邏輯邏輯電路圖電路圖用門

44、電路用門電路用用MSI組合組合電路或電路或PLD邏輯邏輯抽象抽象例：某工廠有三條生產(chǎn)線，耗電分別為例：某工廠有三條生產(chǎn)線，耗電分別為1 1號(hào)線號(hào)線10kW10kW，2 2號(hào)線號(hào)線20kW20kW，3 3號(hào)線號(hào)線30kW30kW，生產(chǎn)線的電力由兩臺(tái)發(fā)電機(jī)提供，其，生產(chǎn)線的電力由兩臺(tái)發(fā)電機(jī)提供，其中中1 1號(hào)機(jī)號(hào)機(jī)20kW20kW，2 2號(hào)機(jī)號(hào)機(jī)40kW40kW。試設(shè)計(jì)一個(gè)供電控制電路，根。試設(shè)計(jì)一個(gè)供電控制電路，根據(jù)生產(chǎn)線的開工情況啟動(dòng)發(fā)電機(jī)，使電力負(fù)荷達(dá)到最佳配據(jù)生產(chǎn)線的開工情況啟動(dòng)發(fā)電機(jī)，使電力負(fù)荷達(dá)到最佳配置。置。 解：邏輯抽象解：邏輯抽象輸入變量：輸入變量：1 13 3號(hào)生產(chǎn)線以號(hào)生產(chǎn)線

45、以A A、B B、C C表示，表示， 生產(chǎn)線開工為生產(chǎn)線開工為1 1，停工為，停工為0 0；輸出變量：輸出變量：1 12 2號(hào)發(fā)電機(jī)以號(hào)發(fā)電機(jī)以Y1Y1、Y2Y2表示，表示，發(fā)電機(jī)啟動(dòng)為發(fā)電機(jī)啟動(dòng)為1 1，關(guān)機(jī)為，關(guān)機(jī)為0 0；邏輯真值表邏輯真值表邏輯函數(shù)式邏輯函數(shù)式ABCCBABCACBAY1ABCCABCBABCACBAY2卡諾圖化簡卡諾圖化簡 1 1 1 1ABC0100011110Y Y1 1 ABC0100011110Y Y2 2 1 1 1 1 1 ABCY 2ABCY2CBABCBAY1與或式：與或式： CBABCBAY1與非與非式：與非與非式：邏輯電路圖邏輯電路圖 AB 與或式

46、與或式 1 C Y1 Y2 A B C Y1 Y2 與非與非式與非與非式例例4.3.34.3.3 試用試用3 3線線8 8線譯碼器線譯碼器74HC13874HC138設(shè)計(jì)設(shè)計(jì)一個(gè)多輸出的組合邏輯電路。輸出的邏輯函一個(gè)多輸出的組合邏輯電路。輸出的邏輯函數(shù)式為：數(shù)式為：ABCCBCBAZCBABAZCBABCZCBABCACAZ4321解：將函數(shù)式化成最小項(xiàng)之和解：將函數(shù)式化成最小項(xiàng)之和 74207420453253237317312654365431mmmmmmmmZmmmmmmZmmmmmmZmmmmmmmmZ作出邏輯圖如右上圖所示。作出邏輯圖如右上圖所示。例例4.3.44.3.4 試用兩個(gè)帶

47、附加控制端的試用兩個(gè)帶附加控制端的4 4選選1 1數(shù)據(jù)選擇器組成數(shù)據(jù)選擇器組成8 8選選1 1數(shù)據(jù)選擇器。數(shù)據(jù)選擇器。解：用一片解：用一片74HC15374HC153雙雙4 4選選1 1數(shù)據(jù)數(shù)據(jù)選擇器來構(gòu)成。選擇器來構(gòu)成。三位地址代碼三位地址代碼A A2 2A A1 1A A0 0中的高位中的高位A A2 2接接至至 ，而，而將將 接至接至 ，同，同時(shí)將兩個(gè)數(shù)據(jù)選擇器的輸出相加，時(shí)將兩個(gè)數(shù)據(jù)選擇器的輸出相加，就能得到就能得到8 8選選1 1數(shù)據(jù)選擇器。數(shù)據(jù)選擇器。1S2A2S10120012)()(DAAADAAAY7112601250124012)()()()(DAAADAAADAAADAA

48、A30122012)()(DAAADAAA例例4.3.54.3.5 試用試用4 4選選1 1數(shù)據(jù)選擇器實(shí)現(xiàn)例數(shù)據(jù)選擇器實(shí)現(xiàn)例4.2.24.2.2（P165P165）解：已知例解：已知例4.2.24.2.2的邏輯函數(shù)式為：的邏輯函數(shù)式為：兩式比較后，將兩式比較后，將(1)(1)式變換為式變換為: :(1)(1)()()(AGGARGARGARZ 1321001DRDDRDGAAARAGGRAGARAGRGARZ)()()()(013012011010AADAADAADAADY例例3.3.53.3.5 試用試用8 8選選1 1數(shù)據(jù)選擇器產(chǎn)生三變數(shù)據(jù)選擇器產(chǎn)生三變量邏輯函數(shù)。量邏輯函數(shù)。) 1 (B

49、CAACCBAZ解：選用解：選用74HC15174HC151，其邏輯，其邏輯圖見右圖虛線部分；圖見右圖虛線部分； YWDAAADAAADAAADAAADAAADAAADAAADAAAY70126012501240123012201210120012將將(1)(1)式化成上式形式式化成上式形式ABCCABCBACBABCACBACBACBABCAACCBAZ10101001門電路兩個(gè)輸入信號(hào)門電路兩個(gè)輸入信號(hào)同時(shí)同時(shí)向向相反的邏輯電平跳變相反的邏輯電平跳變（一個(gè)從（一個(gè)從1 1變變?yōu)闉? 0，另一個(gè)從，另一個(gè)從0 0變?yōu)樽優(yōu)? 1）的現(xiàn)象叫的現(xiàn)象叫做做競(jìng)爭競(jìng)爭。由于由于競(jìng)爭競(jìng)爭而在電路而在電路輸

50、出端可輸出端可能產(chǎn)生能產(chǎn)生尖峰脈沖尖峰脈沖的現(xiàn)象的現(xiàn)象叫做叫做競(jìng)競(jìng)爭爭冒險(xiǎn)。冒險(xiǎn)。4.4.14.4.1競(jìng)爭競(jìng)爭冒險(xiǎn)現(xiàn)象及其成因冒險(xiǎn)現(xiàn)象及其成因4.4 4.4 組合邏輯電路中的競(jìng)爭組合邏輯電路中的競(jìng)爭冒險(xiǎn)現(xiàn)象冒險(xiǎn)現(xiàn)象AAY只要只要輸出端的邏輯函數(shù)在輸出端的邏輯函數(shù)在一定條件下一定條件下能簡化成能簡化成AAY或或則可判定存在則可判定存在競(jìng)爭競(jìng)爭冒險(xiǎn)。冒險(xiǎn)。輸入端門電路的兩個(gè)輸入輸入端門電路的兩個(gè)輸入信號(hào)信號(hào)A A 和和 是從是從輸入變量輸入變量A A經(jīng)過不同的傳輸途徑而來的經(jīng)過不同的傳輸途徑而來的，那么輸入變量那么輸入變量A A的狀態(tài)發(fā)生突的狀態(tài)發(fā)生突變時(shí)輸出端很有可能產(chǎn)生變時(shí)輸出端很有可能產(chǎn)生尖

51、峰尖峰脈沖脈沖。由此可。由此可這樣檢查這樣檢查：A4.4.24.4.2檢查競(jìng)爭檢查競(jìng)爭冒險(xiǎn)的方法冒險(xiǎn)的方法例例4.4.14.4.1試判斷下列電路是否存在競(jìng)爭試判斷下列電路是否存在競(jìng)爭冒險(xiǎn)。已知冒險(xiǎn)。已知任何瞬間輸入變量只可能有一個(gè)改變狀態(tài)。任何瞬間輸入變量只可能有一個(gè)改變狀態(tài)。解：對(duì)（解：對(duì)（a a）：）：CAABY)(CBBAY當(dāng)當(dāng)B=C=1B=C=1時(shí)，上式為：時(shí)，上式為：AAY所以存在競(jìng)爭所以存在競(jìng)爭冒險(xiǎn)冒險(xiǎn)對(duì)（對(duì)（b b）：）：當(dāng)當(dāng)A=C=1A=C=1時(shí)，上式為：時(shí)，上式為：BBY所以也存在競(jìng)爭所以也存在競(jìng)爭冒險(xiǎn)冒險(xiǎn)a a、接入濾波電容、接入濾波電容b b、引入選通脈沖、引入選通脈沖c

52、 c、修改邏輯設(shè)計(jì)、修改邏輯設(shè)計(jì)增加冗余項(xiàng)增加冗余項(xiàng)4.4.3 4.4.3 消除競(jìng)爭消除競(jìng)爭冒險(xiǎn)的方法冒險(xiǎn)的方法時(shí)序邏輯電路 時(shí)序電路任一時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，時(shí)序電路任一時(shí)刻的輸出信號(hào)不僅取決于當(dāng)時(shí)的輸入信號(hào)，而且還取決于電路原來的狀態(tài)，或者說還與以前的輸入有而且還取決于電路原來的狀態(tài)，或者說還與以前的輸入有關(guān)。關(guān)。 時(shí)序電路的特點(diǎn)：時(shí)序電路的特點(diǎn)： 時(shí)序電路通常包括時(shí)序電路通常包括組合電路組合電路和和存儲(chǔ)電路存儲(chǔ)電路，而，而存儲(chǔ)電路存儲(chǔ)電路是是必不可少必不可少的的。 存儲(chǔ)電路存儲(chǔ)電路的的輸出狀態(tài)輸出狀態(tài)必須必須反饋反饋到到組合電路組合電路的的輸入端輸入端，與，與輸入信號(hào)一

53、起，共同決定組合邏輯電路的輸出輸入信號(hào)一起，共同決定組合邏輯電路的輸出。給給 定定 電電 路路時(shí)鐘方程時(shí)鐘方程輸出方程輸出方程驅(qū)動(dòng)方程驅(qū)動(dòng)方程狀態(tài)方程狀態(tài)方程計(jì)計(jì) 算算狀態(tài)表狀態(tài)表狀態(tài)圖狀態(tài)圖時(shí)序圖時(shí)序圖特性方程特性方程CLK CLK 觸發(fā)沿觸發(fā)沿時(shí)序邏輯電路的分析方法例例6.2.3解解：（：（1 1）從電路圖寫出從電路圖寫出驅(qū)動(dòng)方程驅(qū)動(dòng)方程：21211QQADQD（2 2）代入）代入D D觸發(fā)器的特性方程得到觸發(fā)器的特性方程得到狀態(tài)方程：狀態(tài)方程：212*211*1QQADQQDQ（3 3）從電路圖寫出）從電路圖寫出輸出方程：輸出方程： 2121QQAQQAY2121QQAQQA A0001

54、1110001/010/000/111/0111/100/010/001/0YQQ*1*212QQ （4 4）列出）列出狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表010010111/00/00/11/11/00/00/01/0Q2Q1A/Y（5 5）畫出狀態(tài)轉(zhuǎn)換圖如右：）畫出狀態(tài)轉(zhuǎn)換圖如右：A=0A=0時(shí)，為加法計(jì)數(shù)器。時(shí)，為加法計(jì)數(shù)器。Y Y為進(jìn)位。為進(jìn)位。A=1A=1時(shí)，為減法計(jì)數(shù)器。時(shí)，為減法計(jì)數(shù)器。Y Y為借位。為借位。從狀態(tài)表可得：從狀態(tài)表可得：21*21*1QQAQQQ2121QQAQQAY（7）時(shí)序圖 為便于用實(shí)驗(yàn)觀察的方法檢查時(shí)序電路的邏輯功能，可以將狀態(tài)轉(zhuǎn)換表的內(nèi)容畫為時(shí)間波形的形式。 例6.2.

55、3時(shí)序圖10010000010000100111000010101001CLK1 2 3 4 5 6 7 8AQ2YQ101101100一、同步時(shí)序電路的設(shè)計(jì)方法一、同步時(shí)序電路的設(shè)計(jì)方法 設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟：設(shè)計(jì)同步時(shí)序邏輯電路的一般步驟：1 1、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表 把要求實(shí)現(xiàn)的時(shí)序邏輯功能表示為時(shí)序邏輯函數(shù)，可把要求實(shí)現(xiàn)的時(shí)序邏輯功能表示為時(shí)序邏輯函數(shù)，可以用狀態(tài)轉(zhuǎn)換表的形式，也可以用狀態(tài)轉(zhuǎn)換圖的形式。以用狀態(tài)轉(zhuǎn)換表的形式，也可以用狀態(tài)轉(zhuǎn)換圖的形式。2 2、狀態(tài)化簡、狀態(tài)化簡 合并等價(jià)狀態(tài)。合并等價(jià)狀態(tài)。等價(jià)狀

56、態(tài)：等價(jià)狀態(tài)：若兩個(gè)電路狀態(tài)在相同的輸入條件有相同的輸若兩個(gè)電路狀態(tài)在相同的輸入條件有相同的輸出，并且轉(zhuǎn)換到同樣的一個(gè)次態(tài)，則稱這兩個(gè)狀態(tài)為等價(jià)狀態(tài)。出，并且轉(zhuǎn)換到同樣的一個(gè)次態(tài)，則稱這兩個(gè)狀態(tài)為等價(jià)狀態(tài)。 6.4 6.4 時(shí)序邏輯電路的設(shè)計(jì)方法時(shí)序邏輯電路的設(shè)計(jì)方法3 3、狀態(tài)分配、狀態(tài)分配狀態(tài)分配又稱狀態(tài)編碼。狀態(tài)分配又稱狀態(tài)編碼。首先首先要根據(jù)邏輯狀態(tài)要根據(jù)邏輯狀態(tài)M M 確定觸發(fā)器的數(shù)目確定觸發(fā)器的數(shù)目N N；2 2N-1N-1M2M2N N其次其次要給每個(gè)電路狀態(tài)規(guī)定對(duì)應(yīng)觸發(fā)器狀態(tài)組合。要給每個(gè)電路狀態(tài)規(guī)定對(duì)應(yīng)觸發(fā)器狀態(tài)組合。每組觸發(fā)器的狀態(tài)組合都是一組二值代碼，因而每組觸發(fā)器的狀態(tài)

57、組合都是一組二值代碼，因而又將這項(xiàng)工作稱為狀態(tài)編碼。又將這項(xiàng)工作稱為狀態(tài)編碼。狀態(tài)編碼一般要遵循一狀態(tài)編碼一般要遵循一定的規(guī)定。定的規(guī)定。 4 4、選定觸發(fā)器類型、選定觸發(fā)器類型5 5、根據(jù)得到的方程式畫出邏輯圖、根據(jù)得到的方程式畫出邏輯圖6 6、檢查設(shè)計(jì)的電路能否自啟動(dòng)、檢查設(shè)計(jì)的電路能否自啟動(dòng)求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程求出電路的狀態(tài)方程、驅(qū)動(dòng)方程和輸出方程如果電路不能自啟動(dòng)，則需要采取措施加以解決。一種如果電路不能自啟動(dòng)，則需要采取措施加以解決。一種解決辦法是在電路開始工作時(shí)通過預(yù)置數(shù)將電路置成有效循解決辦法是在電路開始工作時(shí)通過預(yù)置數(shù)將電路置成有效循環(huán)中的某一個(gè)狀態(tài)。另一種解

58、決方法是通過修改邏輯設(shè)計(jì)加環(huán)中的某一個(gè)狀態(tài)。另一種解決方法是通過修改邏輯設(shè)計(jì)加以解決。以解決。例例6.4.16.4.1 設(shè)計(jì)一個(gè)帶有進(jìn)位輸出端的十三進(jìn)制計(jì)數(shù)器。設(shè)計(jì)一個(gè)帶有進(jìn)位輸出端的十三進(jìn)制計(jì)數(shù)器。 解：根據(jù)題意作出邏輯抽解：根據(jù)題意作出邏輯抽象，設(shè)十三個(gè)狀態(tài)為象，設(shè)十三個(gè)狀態(tài)為S S0 0SS1212，進(jìn)位為進(jìn)位為C C，列出狀態(tài)轉(zhuǎn)換圖如，列出狀態(tài)轉(zhuǎn)換圖如右：現(xiàn)要求右：現(xiàn)要求M=13M=13，而，而8(28(23 3)M16(2)M010導(dǎo)通導(dǎo)通0111保持保持 保持保持 保持保持1001截止截止1DRCCV32CCV31CCV32CCV31CCV32CCV31CCV32CCV31第一，輸

59、入觸發(fā)信號(hào)從低電平上升的過程中，電路狀態(tài)轉(zhuǎn)換時(shí)對(duì)第一，輸入觸發(fā)信號(hào)從低電平上升的過程中，電路狀態(tài)轉(zhuǎn)換時(shí)對(duì)應(yīng)的輸入電平，與輸入信號(hào)下降時(shí)對(duì)應(yīng)的輸入電平轉(zhuǎn)換不同。應(yīng)的輸入電平，與輸入信號(hào)下降時(shí)對(duì)應(yīng)的輸入電平轉(zhuǎn)換不同。第二，在電路狀態(tài)轉(zhuǎn)換時(shí)，通過內(nèi)部的正反饋過程使輸出電壓的第二，在電路狀態(tài)轉(zhuǎn)換時(shí)，通過內(nèi)部的正反饋過程使輸出電壓的波形變得很陡。波形變得很陡。 施密特觸發(fā)器是脈沖波形變換中經(jīng)常使用的一種電路。它施密特觸發(fā)器是脈沖波形變換中經(jīng)常使用的一種電路。它在性能上有兩個(gè)重要的在性能上有兩個(gè)重要的特點(diǎn)特點(diǎn)：施密特觸發(fā)器施密特觸發(fā)器OvG1G2vOvIAvR1R2vO1OVTHVDDvIvOTHVRR2125KW W5KW W5KW WC1C2G2G1vC1vC2vI1VCCDRQQG3G4vOVR1VR212756843TD0.01 FvI2vOvIOCCV31CCV32單穩(wěn)態(tài)觸發(fā)器的特點(diǎn)單穩(wěn)態(tài)觸發(fā)器的特點(diǎn): : 1.它有它有穩(wěn)態(tài)穩(wěn)態(tài)和和暫穩(wěn)態(tài)暫穩(wěn)態(tài)兩個(gè)不同的狀態(tài)，暫穩(wěn)態(tài)通常是靠兩個(gè)不同的狀態(tài)，暫穩(wěn)態(tài)通常是靠RCRC電路的電路的充、放電過程來維持的；根據(jù)充、放電過程來維持的；根據(jù)RCRC電路的不同接法（即接成微電路的不同接法（即接成微分電路形式或積分電路形式），又把分電路形式或積分電路形式