數(shù)字電路復(fù)習(xí)題

1、2013年數(shù)字電路復(fù)習(xí)題一、填空題1、有一數(shù)碼10010011,作為自然二進(jìn)制數(shù)時(shí)，它相當(dāng)于十進(jìn)制數(shù) 作為8421BC則時(shí)，它相當(dāng)于十進(jìn)制數(shù) 。2、(10110101)2 = () 10= () 163、 二態(tài)門(mén)的輸出端有 、 和 二種狀態(tài)4、(101011.1101) 2= ( 53.64) 8=2B.D 116=43.8125)10。5、將2004個(gè)“1”異或起來(lái)得到的結(jié)果是 0 oBA(C D) (A B)C D6、已知某函數(shù)f =B+a+cDab +cD,該函數(shù)的反函數(shù)F =o 7、74LS138是3線一8線譯碼器，譯碼為輸出低電平有效，若輸入為:？可二丁 二110 時(shí)，輸出二字.呂二

2、:告一應(yīng)為。8、兩片中規(guī)模集成電路10進(jìn)制計(jì)數(shù)器串聯(lián)后，最大計(jì)數(shù)容量為100制。9、某計(jì)數(shù)器的輸出波形如下圖所示，該計(jì)數(shù)器是六 進(jìn)制計(jì)數(shù)器。10、驅(qū)動(dòng)共陽(yáng)極七段數(shù)碼管的譯碼器的輸出電平為彳氐有效。11、將一個(gè)包含有32768個(gè)基本存儲(chǔ)單元的存儲(chǔ)電路設(shè)計(jì) 16位為一個(gè)字節(jié)的ROM i% ROMt15根地址線,有 16根數(shù)據(jù)讀出線。12、為構(gòu)成4096X 8的RAM ,需要 4 片1024X 8的RAM ,擴(kuò)展方式為字?jǐn)U 展時(shí)，需要增加 2 根地址線。13、在決定一事件結(jié)果的所有條件中只要有一個(gè)或一個(gè)以上滿足時(shí)結(jié)果就發(fā)生，9、這種條件和結(jié)果的邏輯關(guān)系是或邏輯。14、由與非門(mén)構(gòu)成的基本RS觸發(fā)器中，

3、當(dāng)Rd =0, Sd =1時(shí)，其輸出狀態(tài)為 015、當(dāng)七段數(shù)碼顯示器各發(fā)光二極管的公共端接正電源Vcc時(shí)，這種接法稱(chēng)為共極接法。此時(shí)，若要顯示5字,則字中，各段驅(qū)動(dòng)電平如下:為高電平,為低電平16、由555定時(shí)器構(gòu)成的三種電路中， 和單穩(wěn)態(tài)觸發(fā)器是脈 沖的整形電路。17、74LS138是3線一8線譯碼器，譯碼為輸出低電平有效，若輸入為a2AA0=110時(shí)，輸出 Y7Y6Y5Y4Y3Y2YY）應(yīng)為。18. 按照電路結(jié)構(gòu)和工作特點(diǎn)不同，觸發(fā)器有 基本觸發(fā)器_、同步觸發(fā)器_、_邊沿觸發(fā)器之分。19、由D觸發(fā)器組成的四位數(shù)碼寄存器，清零后，輸出端 Q3Q2Q1 Q0= 0000若輸入端D3D2D1Do

4、=1001,當(dāng)CP有效沿出現(xiàn)時(shí)，輸出端 Q3Q2Q1 Q0= 100120、JK觸發(fā)器的特征方程是, D觸發(fā)器的特征方程是21下圖所示的電路中各輸出端的邏輯表達(dá)式為 =2A二、選擇題：1、為實(shí)現(xiàn)線與”邏輯功能，應(yīng)選用。(A)與非門(mén)(B)與門(mén)(C)集電極開(kāi)路(OC)門(mén) (D)三態(tài)門(mén)2、下圖所示邏輯電路為 。(A)與非”門(mén) (B) 與”門(mén)(C)或”門(mén) (D) 或非”門(mén)3、在下列邏輯部件中，屬于組合邏輯電路的是 b。(A)計(jì)數(shù)器(B)數(shù)據(jù)選擇器(C)寄存器(D)觸發(fā)器?4、函數(shù)F(A,B,C尸AB+BC+AC勺最小項(xiàng)表達(dá)式為_(kāi)b。(A)F(A,B,C)= Emi (0,2,4)(B)F(A,B,C)

5、= !2m(3,5,6, 7)(C)F(A,B,C)= Em (0,2,3, 4)(D)F(A,B,C)= Emi(2,4,6, 7)5、邏輯函數(shù)F=AB+BC的最小項(xiàng)表達(dá)式為c(A) F=m2+m3+m6(B) F=m2+m3+m7(C) F=m3+m6+m7(D) F=m3+m4+m76、有一個(gè)左移移位寄存器，當(dāng)預(yù)先置入 1011后，其串行輸入固定接0,在4個(gè)移位脈沖CP作用下，四位數(shù)據(jù)的移位過(guò)程是 a o(A) 1011-0110-1100-1000 0000 (B) 10110101001000010000(Q 1011-1100-1101-1110-1111(D) 1011-1010

6、-1001-1000 01117、8線一3線優(yōu)先編碼器的輸入為1。17,當(dāng)優(yōu)先級(jí)別最高的I7有效時(shí)，且輸出低電平有效，其輸出Y2，MY0的值是 c 。(A) 111(B) 10(C) 000(D) 1018、某計(jì)數(shù)器的狀態(tài)轉(zhuǎn)換圖如下，其計(jì)數(shù)的容量為 b(A)八(B)五(C)四(D)三9、已知某觸發(fā)的特性表如下(A、B為觸發(fā)器的輸入)其輸出信號(hào)的邏輯表達(dá)式為 C oABQn書(shū)說(shuō)明00Qn保持010置0101置111飛翻轉(zhuǎn)(A) Q+1 =A (B) Qn+=AQn +AQn (0 Qn+=AQn+BQn( D) Qn= B10、某電路的輸入波形 Ui和輸出波形Uo如下圖所示，則該電路為 c5 n

7、 iUo(A)施密特觸發(fā)器 (B)反相器(C)單穩(wěn)態(tài)觸發(fā)器 (D) JK觸發(fā)器11、只能按地址讀出信息，而不能寫(xiě)入信息的存儲(chǔ)器為 b o(A) RAM (B) ROM (C) PROM (D) EPROM構(gòu)成4位寄存器應(yīng)選用b 個(gè)觸發(fā)器。(A) 2(B) 4 (C) 6 (D) 812、有八個(gè)觸發(fā)器的二進(jìn)制計(jì)數(shù)器，它們最多有 種計(jì)數(shù)狀態(tài)。(A) 8;(B) 16;(C) 256;(D) 6413、如下圖所示是集成異步二-五-十進(jìn)制計(jì)數(shù)器，用它構(gòu)成 8421碼十進(jìn)制計(jì) 數(shù)器時(shí)，需使aCP0Ssa Ssb Rm Rob 上(A) CP。=CP, CPi=Qo；排序：Q3, Q2, Qi, Q。(B

8、) CP。=Q。, CR=CP;排序:Q3, Q2, Qi,選。(C) -；排序：Q。，Q3, Q2, Qi。(D) CPi =CP, CP=Q2；排序：步，Q3, Q。，Qi。14、相同計(jì)數(shù)模的異步計(jì)數(shù)器和同步計(jì)數(shù)器相比，一般情況下 a(A)驅(qū)動(dòng)方程簡(jiǎn)單(B)使用觸發(fā)器的個(gè)數(shù)少(C)工作速度快(D) 以上說(shuō)法都不對(duì)15、測(cè)得某邏輯門(mén)輸入 A、B和輸出F的波形如下圖，則F(A, B)的表達(dá)式是(A)F=AB (B)F=A+B (C) F = A 二 B (D) F - ABA B?16、Moore和Mealy型時(shí)序電路的本質(zhì)區(qū)別是 a(A)沒(méi)有輸入變量(B)當(dāng)時(shí)的輸出只和當(dāng)時(shí)電路的狀態(tài)有關(guān)，和

9、當(dāng)時(shí)的輸入無(wú)關(guān)(C)沒(méi)有輸出變量(D)當(dāng)時(shí)的輸出只和當(dāng)時(shí)的輸入有關(guān)，和當(dāng)時(shí)的電路狀態(tài)無(wú)關(guān)?17、n級(jí)觸發(fā)器構(gòu)成的環(huán)形計(jì)數(shù)器，其有效循環(huán)的狀態(tài)數(shù)為a(A)n 個(gè)(B)2n個(gè)(C)2 n-1 個(gè)(D) 2n個(gè) 18、已知某電路的真值表如下表所示，該電路的邏輯關(guān)系是 cA B CFA B CF0 0 00 0 10 1 00 1 101 011 0 01 0 11 1 01 1 10111(A)F=C (B)F=ABC (C)F=AB+C (D)F = BC19、函數(shù)F = A(B +C D E)的反函數(shù)F是 b。(A) A(B C D E)(B) A B (C D E)(C) A B (C D E

10、)(D) A B C D E20、具有“置0” 、“置1” 、“保持原狀”、“狀態(tài)翻新”，被稱(chēng)為全功能的 觸發(fā)器的是 c。A、D觸發(fā)器B T觸發(fā)器 G JK觸發(fā)器 D同步RS觸發(fā)器21、下列幾種TTL電路中，輸出端可實(shí)現(xiàn)線與功能的電路是 d_?16、計(jì)數(shù)模為2n的扭環(huán)形計(jì)數(shù)器所需的觸發(fā)器為 n個(gè)。（1 ）17、Mealy型時(shí)序電路的輸出只與當(dāng)前的外部輸入有關(guān)。（0 ）18、組合邏輯電路其特點(diǎn)是功能上無(wú)記憶，結(jié)構(gòu)上無(wú)反饋。（1 ）19、用數(shù)據(jù)選擇器可實(shí)現(xiàn)時(shí)序邏輯電路。（0 ）20、RS觸發(fā)器的約束條件RS=0g示不允許出現(xiàn)R=S=1的輸入。（1 ）21、主從JK觸發(fā)器、邊沿JK觸發(fā)器和同步JK觸

11、發(fā)器的邏輯功能完全相同。（1 ）22、由兩個(gè)TTL或非門(mén)構(gòu)成的基本RS觸發(fā)器，當(dāng)R=S=0時(shí)，觸發(fā)器的狀態(tài)為不定。（0 ）23、卡諾圖方格中1所對(duì)應(yīng)的最小項(xiàng)之和組成原函數(shù)。（1 ）24、當(dāng)時(shí)序邏輯電路存在無(wú)效循環(huán)時(shí)，該電路不能自啟動(dòng)。（1 ）25、雙向移位寄存器電路中沒(méi)有組合邏輯電路。（0 ）26、集電極開(kāi)路門(mén)有高電平、低電平、高阻等狀態(tài)。 （0 ）27、鎖存器是克服了空翻的寄存器。（0 ）28、或非門(mén)組成的RS觸發(fā)器的約束條件是RS=0。（ 1 ）29、單穩(wěn)態(tài)觸發(fā)器的暫穩(wěn)態(tài)維持時(shí)間的長(zhǎng)短取決于外界觸發(fā)脈沖的頻率和幅度。（0 ）30、D/A轉(zhuǎn)換器的位數(shù)越多，能夠分辨的最小輸出電壓變化量就越小。

12、（1 ）四、計(jì)算與分析1、化簡(jiǎn)下列邏輯函數(shù)為最簡(jiǎn)與或表達(dá)式：（1） F1 =（A+B）D +（A B + BD）C +A B C D（2） F2（A, B,C, D）= m m（0,4,6,9,10,11,14）+ Z d（1,3,5,7）2、對(duì)下列Z函數(shù)要求：(1)列出真值表；(2)用卡諾圖化簡(jiǎn)；(3)畫(huà)出化簡(jiǎn)后 的邏輯圖。z=aB A .B .c A .b .CBC=0(1)真值表卡諾圖化簡(jiǎn)(3)邏輯圖3、用卡諾圖化簡(jiǎn)下面函數(shù)，求出它的最簡(jiǎn)與或表達(dá)式：F(A,B,C,D)八(0,2,8,9,10,11,12,14)八 d(5,7,13,15)4、在CMOSI路中有時(shí)采用圖（a）（b）所示的

13、擴(kuò)展功能用法，試分析各圖的邏輯功能，寫(xiě)出Y1Y2的邏輯式。已知電源電壓 VDD=10V二極管的正向?qū)▔航禐?.7VqBcDElookn5、圖（2）和圖（3）都是CMOS電路，寫(xiě)出Yi, 丫2的表達(dá)式E 12)Vpp-10VA冉1卜 . ri I,一 ：圖(3)6、如下圖所示的電路，其中74151是 邏輯電路分析?！?選1”數(shù)據(jù)選擇器；試進(jìn)行如下的組合設(shè)：根據(jù)應(yīng)用的情況，還存在著無(wú)關(guān)項(xiàng)集合 d(A, B,C, D) =m0, m5, m6, m7,利用這些無(wú)關(guān)項(xiàng)對(duì)邏輯函數(shù)進(jìn)行化簡(jiǎn)，請(qǐng)以“與非一一與非”形式寫(xiě)出化簡(jiǎn)后的結(jié)果Y2(A,B,C, D)。7、分析下圖所示電路：1)試寫(xiě)出8選1數(shù)據(jù)選擇器

14、的輸出函數(shù)式;2)畫(huà)出A2、A1、A0從000111連續(xù)變化時(shí)，Y的波形圖;8、分析圖時(shí)序電路的邏輯功能，寫(xiě)出電路的驅(qū)動(dòng)方程、狀態(tài)方程和輸出方程, 畫(huà)出電路的狀態(tài)轉(zhuǎn)換圖，說(shuō)明電路能否自啟動(dòng)。CP9、分析如下圖所示電路的功能，寫(xiě)出驅(qū)動(dòng)方程、時(shí)鐘方程、狀態(tài)方程，畫(huà)出狀 態(tài)轉(zhuǎn)換圖，并判別是同步還是異步電路？10、74LS161是4位二進(jìn)制加法計(jì)數(shù)器，其邏輯功能表如下，試分析下列電路是 幾進(jìn)制計(jì)數(shù)器，并畫(huà)出其狀態(tài)圖。（74LS161采用異步清零，同步置數(shù)）74LS161邏輯功能表CRlDCTpCTtCPQ3 Q2 Q1 Q00XXXX0 0 0 010XXTD3 D2 D1 D0110XxQ3 Q2

15、Q1 Q011X0XQ3 Q2 Q1 Q01111T加法計(jì)數(shù)CP1、已知D觸發(fā)器各輸入端的波形如圖所示，試畫(huà)出 D、Q、Q端的波形。2、圖（1）中的電路由CMOS1電路構(gòu)成，寫(xiě)出P的表達(dá)式，并畫(huà)出對(duì)應(yīng)A、B、C的P波形。3、如下圖所示為由邊沿D觸發(fā)器構(gòu)成的電路圖，設(shè)觸發(fā)器的初始狀態(tài) Q1Q0=00,確定Q0及Q1在時(shí)鐘脈沖CP作用下的波形。CP4、時(shí)序邏輯電路如下圖所示 判斷電路是同步電路還是異步電路;(2)寫(xiě)出驅(qū)動(dòng)方程；(3)寫(xiě)出狀態(tài)方程;(4)觸發(fā)器的初始狀態(tài)為0,已知CP和X的波形，畫(huà)出Qi和Q2的波形。(4 分)cp7、由555定時(shí)器構(gòu)成的電路如下圖所示， 其中Vcc=5V、Us =

16、4V?；卮鹣麓鯁?wèn)5、圖（a）中CP的波形如圖（b）所示。要求：Qn 1 ,（1）寫(xiě)出觸發(fā)器次態(tài)Q 的最簡(jiǎn)函數(shù)表達(dá)式和Y1、Y2的輸出方程。（4分）（2）在圖（b）中畫(huà)出Q Y1和Y2的波形（設(shè)Qn=0） （6分）6、已知D觸發(fā)器各輸入端的波形如圖所示，試畫(huà)出 D、Q、Q端的波形。說(shuō)明由555定時(shí)器構(gòu)成的電路名稱(chēng)。（3分）如果輸入信號(hào)ui如圖（b）所示，畫(huà)出電路輸出Uo的波形。（7分）(a)87555 36521六、電路設(shè)計(jì)+U*Us上(b)1、試用3線一8線譯碼器74LS138和門(mén)電路實(shí)現(xiàn)下列函數(shù)Z （A、B、C） =AB+ ACA2AiAo74LS138STaSTb STc-0-1 2r3ur5一上r7 丫一 丫一丫丫 上 丫一上 Y二二二2、設(shè)計(jì)一個(gè)可控多數(shù)信號(hào)的判斷電路：該電路有一個(gè)控制信號(hào)M,三個(gè)輸入信號(hào)A、B、C, 一個(gè)輸出信號(hào)