帶隙基準學習筆記

1、帶隙基準設計A.指標設定該帶隙基準將用于給LDO是供基準電壓,LDO的電源電壓變化范圍為到,所以帶隙基準的電源電壓變化范圍與LDO的相同.LDO勺PS裱受到帶隙基準PSR勺影響,故設計的帶隙基準要有高的PSR由于LDO是用于給數(shù)字電路提供電源,所以對噪聲要求不是很高.F表該帶隙基準的指標電源電壓輸出電壓溫度系數(shù)35ppm/CPSRDC1MHz-80dB,-20dB積分噪聲電壓(1Hz100kHz<1mV功耗<25uA線性調(diào)整率<%B.拓撲結(jié)構的選擇上圖是傳統(tǒng)結(jié)構的帶隙基準,假設MiM3尺寸相同,那么輸出電壓為Vbe是負溫度系數(shù),對溫度求導數(shù),得到公式(Razavi,Page3

2、13):其中,m-o如果輸出電壓為零溫度系數(shù),那么：2得至上帶入:得到：在27°溫度下,輸出電壓等于,小于電源電壓,可這個電路并不能工作在電源電壓下,由于對于帶隙基準里的運放來說,共模輸入范圍會受到電源電壓限制,電源電壓的最小值為：其中,VBE2是三極管Q2的導通電壓,VgS_input_differential_pair是運放差分輸入管對的柵源電壓,Vover_drive_of_currentsource是運放差分輸入管對尾電流源的過驅(qū)動電壓.對于微安級別的電流,可以認為：這里將差分輸入對的體和源級短接以減小失配,同時閾值電壓不會受到體效應的影響.假設差分對尾電流源的過驅(qū)動電壓為1

3、00mV那么,電源電壓的最小值為：下表列出了工藝P33晶體管閾值電壓和三極管的導通電壓隨Corner角和溫度變化的情況：-402780slow-826mV-755mV-699mVtypical-730mV-660mV-604mVfast-637mV-567mV-510mVBJT的Vbe-402780slow830mV720mV630mVtypical840mV730mV640mVfast860mV750mV660mV可以計算出在不同溫度的Corner角下電源電壓的最小值:-402780slowtypicalfast可以看出,對于大局部情況,電源電壓無法保證帶隙基準中運放的正常工作,所以必須改良

4、電路結(jié)構,使其可以工作在電源電壓下.上圖是一種實用的低壓帶隙基準的結(jié)構,假設MiM3尺寸相同,同樣假設：那么,輸出電壓為：如果輸出電壓為零溫度系數(shù),那么：得到：帶入：得到：可以通過設置R3與0的比值,將輸出電壓設定在任意值.誤差放大器輸入端在Ni和N2處,通過將R2A1/R2A2設置為1,將這兩點電壓設定為BJT導通電壓的二分之一,計算出在不同溫度和Corner角下電源電壓的最小值：-402780slowtypicalfast可以看到,最壞情況出現(xiàn)在SlowCorner角低溫下,電源電壓最小值仍然小于,意味著這種結(jié)構可以滿足本次低壓設計的要求.R2A1/R2A2越大,電源電壓的最小值越低,不過

5、帶隙基準環(huán)路增益也變低了.將R3/R2設置為1,輸出電壓可以為,但是這時候帶隙基準的低頻PSR會變差,為了提上下頻PSR運放的增益要很高,但是在這種電路中,PSR不僅與運放增益有關,還與輸出級PMOS1體管的輸出電阻有關,如下列圖所示：當PMOS1體管M3輸出電阻足夠小的時候,M3的柵源電壓微小變化引起的電流變化與流過M3小信號輸出阻抗的電流相比可以忽略不計,那么此時可以近似認為M3的柵源電壓交流短路,那么,有：其中ro為PMOS1體管M3的小信號輸出阻抗,這個輸出阻抗與漏源電壓有關系,將PMOS1體管偏置電流設為5uA,寬長比分三組,各為10um/1um20um/2um40um/4um電源電

6、壓設為,漏端加一可變電壓V1,V1從0V掃描到,如下列圖所示：測量PMOS1體管M0、Mi、M4的小信號輸出阻抗隨V1的變化關系,得到如下數(shù)據(jù)：可以看到,晶體管的輸出阻抗隨漏源電壓的增加而增加,隨溝道長度的增加也變大,當V1升高到時,三種溝道長度的晶體管的輸出阻抗減小到大約660k的數(shù)值,一般來說,R3的數(shù)量級在100k左右,如果在電源電壓為時,帶隙基準輸出,那么,此時的PSRM:為了提上下頻PSR就必須在盡可能提升運放增益的情況下,增加PMO系體管的小信號輸出阻抗ro,這一舉措首先是通過減小帶隙基準輸出電壓來實現(xiàn),帶隙基準輸出電壓要接在LDO的誤差放大器輸入端,如果誤差放大器使用NMOST作

7、為輸入差分對,那么其共模輸入電壓至少為NMOST的柵源電壓加上尾電流源的過驅(qū)動電壓：用下列圖可以仿真出誤差放大器最低共模輸入電壓的數(shù)值：用5uA的電流偏置二極管連接的寬長比為20um/1um的NMOST,將其源級用100mV的電壓偏置,模擬尾電流源的過驅(qū)動電壓,將體接到地上,測量晶體管柵極電壓,這個電壓大致等于誤差放大器的最低共模輸入電壓,結(jié)果如下表：-402780slow945mV876mV830mVtypical822mV753mV704mVfast700mV630mV580mV最壞情況發(fā)生在SlowCorner角低溫情況,此時誤差放大器共模輸入電壓為,這就意味著如果用NMOST作為誤差放

8、大器輸入管,那么帶隙基準輸出電壓不能低于.但是這時候輸出級PMO系體管的小信號輸出阻抗已經(jīng)變的很小,比方當L=2um時,由上面的圖可以看到,輸出阻抗為大約為7M歐姆,此時PSR不是很高.所以誤差放大器的輸入管采用PMOS匕較適宜,為了提升匹配,降低噪聲,PMOST的體和源級可以短接,進一步提升了最高共模輸入電壓.共模輸入電壓最多為電源電壓減去PMO甯的柵源電壓再減去尾電流源的過驅(qū)動電壓:假設過驅(qū)動電壓為100mV用同樣的手段寬長比20um/1um偏置電流5uA可以得到最高共模輸入電壓值：-402780slow383mV445mV492mVtypical484mV548mV595mVfast58

9、5mV650mV699mV可以看到,最壞情況發(fā)生在SlowCorner角低溫下,帶隙基準輸出電壓必須低于383mVt能使所有Corner角都能滿足誤差放大器共模輸入范圍的要求.但是帶隙基準輸出電壓越低,LDO的噪聲性能越差,故將帶隙基準輸出電壓設置在400mV實際上,可以增加PMOS1體管的寬長比,使在SlowCorner角低溫下,最高共模輸入電壓大于400mVW可.把帶隙基準輸出電壓降低到左右,使PMOS1體管漏源電壓有較大的提升,提升了輸出阻抗,如當L=2um時,由上面的圖可以看到,輸出阻抗為大約為23M歐姆,從而提升了PSR這個數(shù)值還是不夠高,必須尋找其它結(jié)構來提升PSR實際上,低頻時,

10、PMOSI1體管柵極電壓并不是與電源電壓同步變化的,如果運放低頻增益很高,那么,在低頻時,可以認為晶體管Mi、M2的漏端電壓不隨電源電壓變化,等效為接地,如下列圖所示：假設Mi、M2、M3尺寸一樣,當電源電壓變化V時,PMOS1體管Ml、M2、M3柵極電壓變化了V1,對于M2,由基爾霍夫電流定律,可以得到：那么,如果輸出級PMO漏體管的ro1等于Mi和M2的輸出阻抗r.,那么流過Rl的電流將約等于零,PSR會有很大的提升,但是對于M1、M2,它們的漏極電壓為BJT導通電壓,大約為,對于M3,由于輸出電壓為,它的漏極電壓與M1、M2顯然不同,所以：為了使它們相等,在晶體管Mi、M2、M3漏極參加

11、一層cascode管,如下列圖所示：這層cascode管強制使晶體管Mi、M2、M3的漏極電壓相等,從而保證roi與r.相等,提升了PSR由于輸出電壓為,Cascode管的柵極電壓直接接地即可,省去了偏置電路,降低了額外的功耗.當然,這個結(jié)論是在運放增益足夠大保證運放輸入端電壓的變化足夠小,可以近似認為接地的條件下得出的,那么運放的設計要保證這個條件的成立.為了使運放輸入端對地電壓根本不變,必須提升環(huán)路增益,由于電源電壓變化范圍在到內(nèi),當電源電壓降至時,折疊式共源共柵放大器將不適用,可以采用兩級運放,加Miller電容補償,也可以采用如下形式的誤差放大器結(jié)構：這種結(jié)構中,在Vbias處有一個二

12、極管連接形式的晶體管,它為帶隙基準主電路和運放尾電流源提供偏置電壓,當電源電壓變化時,這個二極管柵極電壓和電源電壓同時變化,這樣一來低頻PSR會減小很多,該運放為單級運放,主級點在第一級輸出端,非主級點在Vbias處而且在高頻,只需在主級點處加電容即可保證穩(wěn)定性.帶隙基準結(jié)構不包括啟動電路如下列圖所示：C.零溫度系數(shù)設計假設M9、Mi.、M11尺寸相同,且：那么,輸出電壓的表達式為：假設要得到零溫度系數(shù),那么根據(jù)前面推導過公式,有：帶入輸出電壓的表達式,得到：要得到400mV勺輸出電壓,那么,得到：考慮幅員布局的對稱性,將N設為8.現(xiàn)在仿真正溫度系數(shù)電壓特性,理論值為：用的PNP33I,發(fā)射2

13、面積用5X5的,Q2和Q4的N=8,Q1和Q2的N=1,Q1和Q2的偏置電流設在1uA,Q3和Q4的偏置電流設在10uA,如下列圖所示：溫度從-40°掃描到80°,測量VQ1-VQ2WVQ3-VQ砸溫度變化的曲線,得到下列圖：實測值為：附上兩個Corner角的數(shù)據(jù)：Cornerslpoefastslow可以看出,正溫度系數(shù)斜率幾乎與偏置電流無關,與Corner角也無關,實測值與理論值根本吻合.現(xiàn)在仿真Vbe的負溫度系數(shù),理論值為：其中,m3,假設Vbe為,在300K時,可以計算出斜率為21.6mV/K.在所關心溫度范圍(-40°80)內(nèi)求平均值,用的PNP33I,

14、發(fā)射2面積用5X5的,Q1和Q2的N=1,偏置電流分別為1uA和10uA,如下列圖所示：測量VQ1和VQ2隨溫度變化的曲線,結(jié)果如下：得到負溫度系數(shù)為：附上兩個Corner角的數(shù)據(jù)：Corner1uA10uAslowtypicalfast可以看出,BJT的負溫度系數(shù)電壓幾乎不隨Corner角變化,會隨偏置電流變化,將帶隙基準BJT的靜態(tài)電流設在10uA以內(nèi),那么近似認為負溫度系數(shù)為：由公式：得到：可以得到：至此,我們得到了產(chǎn)生輸出400mV具有零溫度系數(shù)電壓的帶隙基準的電阻比例:電阻比例確定后,下一步是確定電阻的絕對數(shù)值,這涉及到功耗,噪聲,面積的折衷,下面附上帶隙基準電路圖.從上圖中看出,帶

15、隙基準的偏置電流正比于流過晶體管M9、M10的電流,而流過它們的電流等于：減小Ri,可以減小帶隙基準的面積,帶來的害處是功耗的增加,然而高的功耗可以減小帶隙基準的噪聲.的設計上圖是小信號電路圖,在分析PSRR時,假設電源電壓變化了V,可以計算出M6柵極電壓的變化量V1和輸出電壓變化量VREF,那么:由于晶體管M12、M13、M14不決定各支路電流大小,故在計算PSRR寸忽略這三個晶體管,同時另：當電源電壓變化后,晶體管M5柵極電壓將發(fā)生變化,這個變化是由兩條信號通路同時疊加引起,一條通路是：電源電壓變化后,有小信號電流流入Vin和Vin節(jié)點,信號被運放放大后在M5柵極產(chǎn)生一個電壓VM5a,這個

16、電壓為：另一條通路是：電源電壓變化后,有小信號電流通過M7流入Mi和M2源級,流入大小為1/gm4的電阻后,在M5柵極產(chǎn)生一個電壓VM5b,這個電壓為：在M5漏端,根據(jù)基爾霍夫電流定律,有：聯(lián)立上面三個方程組,得到下面公式：得出：由于：所以上面公式簡化為：從某種意義上說：1越接近1,PSR越大.由簡化后的公式可V以看到,除了增大運放開環(huán)增益gm2r0211ro4之外,還可以提升M5的本征增益gm5ro5和M9的本征增益gm9ro9.當：和：日寸,表達式化簡為：如果：我們得到：也就是說即使gmJRBJgmzg11r04gm5ro5無窮大,V還是會變化,直觀上可以這樣理解：當gm9皿#gm2.2|

17、04gm5ro5無窮大的時候,M9漏端可以認為接地,那么流過M9的電流一定會流入ro9：所以：現(xiàn)在分析輸出端,如下列圖所示：假設輸出晶體管Mii的跨導為gw,輸出阻抗為ron,假設Rlroll,那么我們可以得到公式：可以得到PSRRg達式：這個表達式告訴我們一個重要結(jié)論：當：足夠大的時候,PSR也要由M9還有MJ和Mii的匹配程度決定,這也就是為什么要加一層cascode管下列圖黑色圈內(nèi)局部的原參加cascode管以后,晶體管m9、M10、M11漏端電壓近似相等,那么它們的小信號輸出阻抗的差距就不是很大,跨導也近似相等,所以PSR總升高.綜合以上分析,可以看到,提升PSRR勺手段主要由三個,一

18、是帶隙基準要具有足夠大gm91R*gm2(ro211r04)gm5ro5,這主要是通過提升運放增益和M5的本征增益來實現(xiàn),二是提升M9和M10的本征增益,三是提升晶體管m9、m10、M11的匹配,可以通過參加cascode管使其漏源電壓相等和增加M9、M10、M11的面積減小隨機失配兩種途徑來實現(xiàn).E.噪聲的考慮帶隙基準的噪聲主要是指中低頻(1Hz100kHz)的噪聲,高于這個頻段的噪聲會被電容濾掉,實際上如果帶隙基準外接uF量級的片外電容,那么只需考慮1kHz一下的低頻噪聲.上圖中,由于晶體管Ms、M6、M7產(chǎn)生的噪聲電流在M5漏端產(chǎn)生的噪聲電壓要比晶體管MiM4的噪聲電壓在Ms漏端產(chǎn)生的噪

19、聲電壓小gm5(r0211r04)倍,所以晶體管M5、M6、M7的噪聲可以忽略不計；此外,晶體管Mi2、Mi3、M14產(chǎn)生的噪聲電壓在中低頻范圍內(nèi)被強源級負反應抑制掉,所以也可以忽略不計下面計算帶隙基準的噪聲.most的噪聲可以用一個與其并聯(lián)的電流源來表示,如下列圖：單位Hz的平均功率電流為：第一項為熱噪聲,第二項為1/f噪聲,其中和K是與工藝有關的常數(shù).運放產(chǎn)生的等效輸入噪聲電壓實際為電壓的平方,表示在1歐姆電阻上產(chǎn)生的噪聲功率為:gm3C0XW3L3f心(4kT2嬴f(4kT*dkf(4kT現(xiàn)在求這個噪聲電壓到輸出端的增益,如下列圖所示:假設gm9等于gm10,另:由基爾霍夫電流定律:得至

20、上又由于：所以運放噪聲在輸出端產(chǎn)生的電壓為：M9的在輸出端產(chǎn)生的噪聲電壓可以用下列圖計算出：假設gm9等于gm10,由基爾霍夫電流定律：得到：又由于：所以M9的噪聲電流在輸出端產(chǎn)生的噪聲電壓為：同理可得M10的噪聲電流在輸出端產(chǎn)生的噪聲電壓為：M11的噪聲電流在輸出端產(chǎn)生的噪聲電壓為：兩個電阻R2在輸出產(chǎn)生的噪聲電壓為：電阻R在輸出產(chǎn)生的噪聲電壓為：現(xiàn)在計算電阻R在輸出產(chǎn)生的噪聲電壓,如下列圖所示：設三極管Q1和Q2的小信號電阻分別為Rq1和Rq2,由于流過三極管的電流相等,所以這兩個電阻相等,由基爾霍夫定律:得到：得出電阻Ri在輸出產(chǎn)生的噪聲電壓為：可以得到總的輸出噪聲電壓為：一般來說,有：

21、那么,可以得到：假設：將噪聲簡化,得到：其中：現(xiàn)在計算RQ1和RQ2：其中：之前設計的電阻比例為：所以有：所以：所以：將噪聲表達式簡化,得到：之利用前得到的產(chǎn)生400me出電壓的電阻表達式：將N=8帶入,繼續(xù)簡化,得到：假設流過M9、M10、M11的電流較大,將它們工作在強反型區(qū),為了降低功耗,減小了流過M1M4的電流,將它們工作在亞閾區(qū),利用跨導公式：得到：之前推導得到,在輸出帶隙基準電壓為零溫度系數(shù)的條件下,R1與IDM9的關系為：帶入噪聲表達式,得：繼續(xù)化簡,得到表達式：由上面的噪聲表達式可以看出,一但電阻R1、旦、R3比例確定后,運放在輸出端產(chǎn)生的噪聲電壓就與R1的大小無關了.要減小運

22、放的等效輸入熱噪聲電壓,只有一種選擇,就是是增加運放的偏置電流.要減小運放的等效輸入1/f噪聲電壓,可以增加W或Li,也可以增加WA或L4.由晶體管M9、M10、M11產(chǎn)生的熱噪聲電壓與R1有關,可以看到,減小R1不但減小了電阻本身產(chǎn)生的熱噪聲電壓,而且減小了晶體管M9、M10、M11產(chǎn)生的熱噪聲電壓,付出的代價是流過晶體管M9、M10、M11的電流增加,功耗變大.由上面公式還可以看出,晶體管M9、Mi.、M11產(chǎn)生的1/f噪聲電壓也與R有關,要減小1/f噪聲電壓,可以增加L9,或者減小R1o通過上面的討論可知：要減小帶隙基準的噪聲,一是要減小運放的等效輸入噪聲電壓,可以通過增加電流和晶體管的

23、尺寸來實現(xiàn).二是要減小電阻和M9、M10、M11的噪聲,不僅可以通過增加尺寸來實現(xiàn),還可以通過在保持R、q、&比例不變的情況下減小R來實現(xiàn),代價是電流增加,導致功耗增加.所以,帶隙基準的噪聲與功耗和面積是一對矛盾的東西,只能在三者之間折衷.F.電路參數(shù)設計上圖為帶隙基準電路結(jié)構,在前面表達中,我們得到了產(chǎn)生輸出400mVB溫度系數(shù)電壓的電阻比例：由流過M9電流的公式：可以選擇電阻Ri進而確定其他電阻,將Im9設為4.5uA,得到Ri的值：進而得到：加大M9>Mi.、M11的尺寸既可以提升它們的匹配從而提上下頻PSRR又可以降低噪聲,所以其溝道長度應該取得較大,這里取2um,溝道寬

24、度選擇8um,finger數(shù)等于4,如果finger數(shù)取太大,會導致運放反應環(huán)路穩(wěn)定性下降.由于m6、m7與m9、M10、M11是電流鏡關系,所以其寬長比與m9、M10、M11相同,不過finger數(shù)可以不相同,由于運放反應環(huán)路中非主級點在M6柵極,所以流過M6的電流可以大一點將非主級點外推,finger數(shù)取4.對于m7,原那么上加大finger數(shù)可以增加流過它的電流,減小MiM4的熱噪聲,但是由于i/f噪聲在低頻時占更大的比重,它與電流無關,故加太多電流不會減小太多的熱噪聲,而且浪費功耗,所以將M7的finger數(shù)取2即可,電流為流過M6的一半.對于M12、M13、M14,大的溝道長度使它們

25、的源極電壓趨于相等,有利于改善M9、Mio、M11小信號輸出阻抗的匹配,提上下頻PSRR在這里,Mi2、Mi3、Mi4的尺寸和M9、Mi0、Mii設為相同.對于Mi到M4,必須增加尺寸,以減小噪聲.MiM2的尺寸設為8um/2um,finger數(shù)等于8,M3M4的尺寸設為8um/2um,finger數(shù)等于2,為了減小失調(diào),M5的尺寸設為8um/2um,finger數(shù)等于8.為了提升負反應環(huán)路的穩(wěn)定性,使用NMOS電容,大小為20um/10um,finger數(shù)等于4.三極管選發(fā)射結(jié)面積為55的PNP管,較大的發(fā)射結(jié)面積可以減小正向?qū)▔航?從而降低了電源電壓.在推導帶隙基準溫度系數(shù)表達式中,默認

26、電阻的溫度系數(shù)為零,實際上電阻也是有溫度系數(shù)的,那么,在選擇電阻材料時要盡可能選擇溫度系數(shù)低的材料.smic13工藝有以下幾種電阻,它們的溫度系數(shù)和方塊電阻列表如下：電阻種類器件名TC1R-sheetSiliciden+diffusionrndifSilicidep+diffusionrpdifSiliciden+polyrnpoSilicidep+polyrppoNwellunderstirnwsti1120ohmNwellunderaarnwaa453ohmNon-siliciden+diffusionrndifsab70ohmNon-silicidep+diffusionrpdifsab

27、147ohmNon-siliciden+polyrnposab267ohmNon-silicidep+polyrpposab317ohm從上圖可以看到,非硅化p+多晶硅電阻具有遠小于其他種類電阻的溫度系數(shù)和較大的方塊電阻,所以選擇非硅化p+多晶硅電阻.尺寸如下表列出：電阻名稱尺寸Finger數(shù)阻值8R2A1、R2A2、R2B1、R2B23926G.啟動電路該帶隙基準有三個簡并點,第一個簡并點為正常狀態(tài),輸出400mV基準電壓,第二個簡并點為所有晶體管都關斷、三極管截止的狀態(tài),此時電路里沒有電流流過,第三個簡并點是這樣的,只有三極管處于關斷狀態(tài),M9和M10導通,有電流流過R2,此時運放正負輸入

28、端電壓相等,M9和M10柵極電壓穩(wěn)定在一個隨機值,輸出電壓在0mV1|400mV之間遠小于400mV接近0V.為了使電路在啟動時不至于錯誤的工作在兩個簡并點上,必須加額外的啟動電路,使電源上電完能夠保證電路工作在正常狀態(tài).黑圈內(nèi)是該帶隙基準的啟動電路,由晶體管M15、M16、M17組成Mi5柵極接地.下面說明工作原理：一開始電源沒上電時,所有節(jié)點電壓都為零.當電源電壓上升時,由于沒有電流流過二極管連接的M6,所以M6的柵極電壓將跟隨電源電壓變化,當電源電壓上升到大于PMOS管的閾值電壓時,M15和M16導通,有電流流入M5和M17的柵極,因為M柵極對地可以看成是一個大電容,而且M15是倒比管,

29、跨導即驅(qū)動水平很小,所以這個節(jié)點電壓上升速度非常緩慢,在電源電壓不高的時候可以認為是近似接地,所以Mi6的柵源電壓隨著電源電壓的升高繼續(xù)增大,電流經(jīng)Mi6流入M5柵極,導致其柵極電壓增大,如圖中黃色線所示,此時M6柵極電壓被拉到接近地的電位.隨著電源電壓繼續(xù)上升,M9和Mio導通,柵源電壓逐漸增大,Mi2和Mi3漏極電壓開始上升,直到導通三極管Qi和Q2,此時,Mi6柵極電壓上升到足矣關斷Mi6的程度,流過Mi6的電流最終減為零,由于此時啟動電路已經(jīng)不參與反應,所以電路固有的負反應使電路最終工作在正常狀態(tài).通過增加Mi6的寬長比、減小Mi5的寬長比以及增加Mi7的尺寸,可以提升啟動電路的速度.

30、所有管子的尺寸在下表列出器件名稱尺寸器件名稱尺寸H.仿真結(jié)果1 .溫度系數(shù)仿真由于帶隙基準的電源電壓要求是到,仿真兩種電源電壓下不同Corner角的溫度系數(shù),溫度從-40變化到80°.下列圖為電源電壓為時不同Corner角下輸出電壓隨溫度變化的曲線：由Vbe的溫度系數(shù)表達式：可以看出,三極管導通電壓隨Corner角的變化同樣影響了Vbe的溫度系數(shù),導致在不同Corner角下溫度系數(shù)不同.實際上也可以這樣解釋,之前已經(jīng)說明,BJT的負溫度系數(shù)電壓幾乎不隨Corner角變化,這個結(jié)論是建立在BJT的電流不隨Corner角變化的前提下的,實際上,當Corner變化后,電阻R阻值的變化引起了

31、偏置電流的變化,從而造成BJT的負溫度系數(shù)電壓的變化.在typical情況下,正溫度系數(shù)與負溫度系數(shù)剛好抵消,所以曲線呈開口向下的拋物線形狀,在fastCorner角,由于vbe變大,導致負溫度系數(shù)Vbe/T變小,從而正溫度系數(shù)項占優(yōu)勢,所以輸出電壓隨溫度升高直線增加.在slowCorner角,由于Vbe變小,導致負溫度系數(shù)Vbe/T變大,從而負溫度系數(shù)項占優(yōu)勢,所以輸出電壓隨溫度升高直線減小.F表總結(jié)了電源電壓為時輸出電壓的數(shù)據(jù).Corner輸出電壓變化量溫度系數(shù)typical407mVCfast415mVCslow399mVcF表總結(jié)了電源電壓為時輸出電壓的數(shù)據(jù).Corner輸出電壓變化量

32、溫度系數(shù)typical407mV9ppm/Cfast415mV35ppm/Cslow399mVC可以看到,輸出電壓幾乎不隨電源電壓變化,但是隨Corner角變化比擬大,原因解釋如下：測量Corner角下電阻和三極管導通電壓變化的關系,得到：Cornertypical692mVfast713mVslow31k674mV由帶隙基準輸出電壓表達式:得到下表：Cornertypicalfastslow可以看出,雖然電阻的比值在不同Corner角下稍有變化,但是影響輸出電壓變化的主要因素是三極管導通電壓,將R3/R2減小可以降低輸出電壓隨Corner角變化的程度,但是輸出電壓會變低.2 .PSRR的仿真

33、下列圖為typicalCorner角常溫時電源電壓為時PSRR勺曲線：PSRR&DC時為-89dB,在1MHZ寸為-19dB.由于在所有Corner角下1MHZ勺PSR嘟約等于-20dB,所以下面不再列出1MHZ寸的PSRR下表總結(jié)了電源電壓為時低頻PSRR勺數(shù)據(jù).Corner-402780typical-99dB-89dB-86dBfast-66dB-86dB-91dBslow-80dB-86dB-85dBF表總結(jié)了電源電壓為時PSRR勺數(shù)據(jù).Corner-402780typical-91dB-90dB-88dBfast-91dB-89dB-87dBslow-92dB-90dB-89

34、dB可以看出,除去-40°fastCorner角,帶隙基準的低頻PSRRt高-99dB,最低為-80dB,在大多數(shù)Corner角下為-90dB左右,唯獨在電源電壓、溫度為-40°、fastCorner角時,PSRFW至U了-66dB,原因解釋如下：上圖為在電源電壓、溫度為-40°、fastCorner角時帶隙基準部分電路的截圖,可以看到M9與M10漏端電壓為,Mii漏端電壓為,它們之差為.看看在其他Corner角下這兩端電壓之差,下表列出：電源電壓為時：Corner-402780typicalfastslow和輸出阻抗要隨漏源電壓變化,所以在電源電壓、溫度為-40

35、°、fastCorner角時,M9與Mii跨導和輸出阻抗匹配程度最差,根據(jù)之前推導的PSRRI達式：可以看出,在M9與Mil跨導和輸出阻抗匹配很差的情況下,PSRR會變差,下面解釋為什么在電源電壓、溫度為-40°、fastCorner角時M9與Mu漏端電壓之差最大.對于晶體管Mi3來說,它工作在飽和區(qū)的條件是其漏端電壓必須小于Mi3的閾值電壓Vth,而且漏端電壓等于三極管Q2的導通電壓Vbe,也就是說要滿足：現(xiàn)在測量VbeQ2VthM13在各個Corner角下變化的情況,列表如下：電源電壓為時VbeQ2VthM13的值:Corner-402780typical806mV-900mV=-94mV692mV-850mV=-158mV600mV-810mV=-210mVfast827mV-819mV=8mV713mV-768mV=-55mV621mV-727mV=-106mVslow791mV-978mV=-187mV672mV-926mV=-25