計(jì)算機(jī)組成原理復(fù)習(xí)

1、計(jì)算機(jī)組成原理期末復(fù)習(xí)一、題型小題 數(shù)目題型分值20單項(xiàng)選擇題208填空題244名詞解釋84計(jì)算題244應(yīng)用題24二、復(fù)習(xí)范09第一章了解計(jì)算機(jī)組成的五部分(運(yùn)算器、存儲(chǔ)器、控制器、輸入設(shè)備、輸出設(shè)備)的 功能；了解計(jì)算機(jī)常用性能指標(biāo)1. 在單總線計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)-編址。2. 運(yùn)算器由許多部件組成，其核心部分是算術(shù)邏輯運(yùn)算單元3. 運(yùn)算器的兩個(gè)主要功能是：算術(shù)運(yùn)算，邏輯運(yùn)算。4對(duì)真值0表示形式唯一的機(jī)器數(shù)是補(bǔ)碼和移碼。5 . (20. 8125)w =(10100.1101)2。6. (2000) io化成十六進(jìn)制數(shù)是(7D0) is7. 下列數(shù)中最大的數(shù)是(100110

2、01)：8. 數(shù)據(jù)通路寬度是指數(shù)據(jù)總線一次所能并行傳送信息的位數(shù)，它影響計(jì)算機(jī)的 有效處理速度。9. 目前我們所說(shuō)的個(gè)人臺(tái)式商用機(jī)屬于微型機(jī)10. CPU主要包括控制器、運(yùn)算器、cache11. 數(shù)控機(jī)床是計(jì)算機(jī)在白動(dòng)控制方面的應(yīng)用，郵局把信件自動(dòng)分揀是在計(jì)算機(jī) 人工智能方面的應(yīng)用。弟二章1. 用11+1位字長(zhǎng)表示定點(diǎn)數(shù)(其中1位為符號(hào)位)，它所能表示的整數(shù)范圍是g N|< 2n-l2. 補(bǔ)碼加減法是指操作數(shù)用補(bǔ)碼表示，連同符號(hào)位直接相加減，減某數(shù)用加負(fù) 某數(shù)的補(bǔ)碼代替，結(jié)果的符號(hào)在運(yùn)算中形成3. 在浮點(diǎn)機(jī)中，判斷原碼規(guī)格化形式的原則是尾數(shù)的第一數(shù)位為1,數(shù)符任意4. 在浮點(diǎn)機(jī)中，判斷補(bǔ)

3、碼規(guī)格化形式的原則是尾數(shù)的符號(hào)位與第一數(shù)位不同5. 串行運(yùn)算器結(jié)構(gòu)簡(jiǎn)單，其運(yùn)算規(guī)律是由低位到高位逐位運(yùn)算6. 四片74181和一片74182相配合，具有組（小組）內(nèi)并行進(jìn)位，組（小組）間并行 進(jìn)位傳送功能。7設(shè)寄存器內(nèi)容為11111111,若它等于0,則為反碼8. 移碼表示法主要用于表示浮點(diǎn)數(shù)中的階碼。9. 在小型或微型計(jì)算機(jī)里，普遍采用的字符編碼是ASCII碼10. 設(shè)X補(bǔ)二1. XiXMx”當(dāng)滿足Xi必須為1,至少有一個(gè)為時(shí)，X > -1/2成立。11. 漢字的輸入編碼（或輸入碼）、內(nèi)碼（或機(jī)內(nèi)碼）、字模碼是計(jì)算機(jī)用于漢字 輸入、內(nèi)部處理、輸出三種不同用途的編碼。計(jì)算趣1. 按機(jī)器補(bǔ)

4、碼浮點(diǎn)運(yùn)算步驟，計(jì)算x土yh（1）x = 2'011X0. 101100,y = 2'010X （-0.011100）2. 己知x=+13,y=-ll,用帶求補(bǔ)器的原碼陣列乘法器求x-y=?并用十進(jìn)制數(shù)乘法 驗(yàn)證。第三章1. 閃速存儲(chǔ)器能提供高性能、低功耗、高可靠性及瞬時(shí)啟動(dòng)能力，為現(xiàn)有的存 儲(chǔ)器體系結(jié)構(gòu)帶來(lái)巨大變化，因此作為固態(tài)盤用于便攜式電腦中。2. 主存儲(chǔ)器的性能指標(biāo)主要是存儲(chǔ)容量、存取時(shí)間、存儲(chǔ)周期和存儲(chǔ)器帶寬。3. 相聯(lián)存儲(chǔ)器不按地址而是按內(nèi)容訪問(wèn)的存儲(chǔ)器，在cache中用來(lái)存放行地址 表，在虛擬存儲(chǔ)器中用來(lái)存放頁(yè)表和快表。4. 磁表面存儲(chǔ)器主要技術(shù)指標(biāo)有存儲(chǔ)密度，存

5、儲(chǔ)容量，半均存取時(shí)間，數(shù)據(jù)傳 輸率。5. Cache是一種高速緩沖存儲(chǔ)器，是為了解決CPU和主存之間速度不匹配而采 用的一項(xiàng)重要硬件技術(shù)?，F(xiàn)發(fā)展為多級(jí)cache體系，指令cache與數(shù)據(jù)cache 分設(shè)體系。6. 一個(gè)16KX32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是467. 某計(jì)算機(jī)字長(zhǎng)是16位，它的存儲(chǔ)容量是64KB,按字編址，它的尋址范圍是 32K&主存儲(chǔ)器的存取周期是指兩次存儲(chǔ)器訪問(wèn)所允許的最小時(shí)間間隔（單位ns）9. 常用的虛擬存貯系統(tǒng)由主存輔存兩級(jí)存貯器組成，其中輔存是大容星的磁表 面存貯器。10. 某單片機(jī)的系統(tǒng)程序，不允許用戶在執(zhí)行時(shí)改變，則可以選用閃速存儲(chǔ)器作 為存儲(chǔ)芯

6、片。11. EPROM是指光擦除可編程的只讀存儲(chǔ)器12系統(tǒng)為什么提供存儲(chǔ)保護(hù)答：當(dāng)多個(gè)用戶共享主存時(shí)，為使系統(tǒng)能正常工作，應(yīng)防止由于一個(gè)用戶程序出 錯(cuò)而破壞其它用戶的程序和系統(tǒng)軟件，還要防止一個(gè)用戶程序不合法的訪問(wèn)不是 分給它的主存區(qū)域。為此，系統(tǒng)提供存儲(chǔ)保護(hù)。1. 設(shè)有8個(gè)模塊組成的八體存儲(chǔ)器結(jié)構(gòu)，每個(gè)模塊的存取周期為400 ns,存 儲(chǔ)字長(zhǎng)為32位。數(shù)據(jù)總線寬度為32位，總線傳輸周期50ns,試求順序存儲(chǔ)（高 位交叉）和交義存儲(chǔ)（低位交叉）的存儲(chǔ)器帶寬。2. 一個(gè)IK X4位的動(dòng)態(tài)RAM芯片，若其內(nèi)部結(jié)構(gòu)排列成64 X 64形式，已知 存取周期為O.lps, （1）若采用分散刷新和集中刷新

7、相結(jié)合的方式，刷新信號(hào)周 期應(yīng)該取多少？（2）若采用集中刷新，則對(duì)該存儲(chǔ)芯片刷新一遍需多少時(shí)間?死時(shí) 間率是多少？3. 指令和數(shù)據(jù)均以二進(jìn)制代碼形式放在主存中，請(qǐng)問(wèn)CPU如何區(qū)別它們是指令 還是數(shù)據(jù)？從時(shí)間上講，取指令爭(zhēng)件發(fā)生在“取指周期”，取數(shù)據(jù)事件發(fā)生在“執(zhí)行周期”。 從內(nèi)存讀出的指令流流向控制器（指令奇存器）。從內(nèi)存讀出數(shù)據(jù)流流向運(yùn)算器（通用寄存器）。4設(shè)某機(jī)主存容量為1 6 MB,機(jī)器字長(zhǎng)1 6位，若最小尋址單位為字節(jié)（按字 節(jié)編址），其地址碼為多少位？若最小尋址單位為字（按字編址），其地址碼又為 多少位？5. CPU執(zhí)行一段程序時(shí)，cache完成存取的次數(shù)為3800次，主存完成存取的

8、次數(shù) 為200次，已知cache存取周期為50ns,主存為250ns,求cache /主存系統(tǒng)的效 率和平均訪問(wèn)時(shí)間。命中率 H = N. / （Nc + NJ = 3800 / （3800 + 200） = 0.95主存慢于 cache 的倍率：r = tB / tc = 250ns / 50ns = 5訪問(wèn)效率：e 二 1 / r + （1 - r）H = 1 / 5 + （1 - 5） X0. 95二 83. 3% 平均訪問(wèn)時(shí)間：ta = tc / e = 50ns / 0. 833 = 60ns6. 如圖表示使用快表（頁(yè)表）的虛實(shí)地址轉(zhuǎn)換條件，快表存放在相聯(lián)存貯器中, 其中容量為8個(gè)存

9、貯單元。問(wèn)：（1）當(dāng)CPU按虛擬地址1去訪問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？（2）當(dāng)CPU按虎擬地址2去訪問(wèn)主存時(shí)，主存的實(shí)地址碼是多少？頁(yè)號(hào)該頁(yè)在內(nèi)存中的起始地址3342000253800079600066000044000015800005500003070000(3)虛擬地址頁(yè)號(hào)頁(yè)內(nèi)地址11503242701283480516當(dāng)CPU按虎擬地址3去訪問(wèn)主存時(shí).主存的實(shí)地址碼是多少?解：(1)用虛擬地址為1的頁(yè)號(hào)15(1) 作為快表檢索項(xiàng)，查得頁(yè)號(hào)為15的頁(yè)在主存中的起始地址為80000,故將 80000與虛擬地址中的頁(yè)內(nèi)地址碼0324相加，求得主存實(shí)地址碼為80324o(2) 主存實(shí)地址碼

10、二 96000 + 0128 二 96128(3) 虛擬地址3的頁(yè)號(hào)為48,當(dāng)用48作檢索項(xiàng)在快表中檢索時(shí)，沒有檢索 到頁(yè)號(hào)為48的頁(yè)面，此時(shí)操作系統(tǒng)暫停用戶作業(yè)程序的執(zhí)行，轉(zhuǎn)去執(zhí)行查頁(yè)表 程序。如該頁(yè)面在主存中，則將該頁(yè)號(hào)及該頁(yè)在主存中的起始地址寫入主存；如 該頁(yè)面不存在，則操作系統(tǒng)要將該頁(yè)面從外存調(diào)入主存，然后將頁(yè)號(hào)及其在主存 中的起始地址寫入快表。7某8位微型機(jī)地址碼為18位，若使用4KX4位的RAM芯片組成模塊板結(jié)構(gòu)的 存儲(chǔ)器，試問(wèn)：(1) 該機(jī)所允許的最大主存空間是多少？(2) 若每個(gè)模塊板為32KX8位，共需兒個(gè)模塊板？(3) 每個(gè)模塊板內(nèi)共有兒片RAM芯片？(4) 共有多少片RA

11、M?(5) CPU如何選擇齊模塊板？解：(1) 2,8 = 256K,則該機(jī)所允許的置大主存空間是256KX8位(或256KB);(2) 模塊板總數(shù)二 256KX8 / 32KX8 二 8 塊；(3) 板內(nèi)片數(shù)二 32KX8 位 / 4KX4 位二 8X2 = 16 片；(4) 總片數(shù)二16片X8二128片；(5) 最高三位通過(guò)3: 8譯碼器選模塊板，次高三位通過(guò)3: 8譯碼器選模 塊板內(nèi)芯片組剩余地址線接芯片地址引腳?；蚍催^(guò)來(lái)，最低三位選模塊板(多模仃佃 15 ?4 13 120塊 交叉存儲(chǔ)器) 1板地址3位|片地址3位 丨 片內(nèi)地址42位第四章1. 指令系統(tǒng)是表征一臺(tái)計(jì)算機(jī)性能的重要因素，

12、它的格式和功能不僅影響到機(jī) 器的硬件結(jié)構(gòu)，而且也影響到系統(tǒng)軟件。2. RISC指令系統(tǒng)的最大特點(diǎn)是：指令條數(shù)、指令長(zhǎng)度、指令格式利尋址方式種 類少。只有取數(shù)/存數(shù)指令訪問(wèn)存儲(chǔ)器。3. RISC的中文含義是精簡(jiǎn)指令系統(tǒng)計(jì)算機(jī),CISC的中文含義是復(fù)雜指令系統(tǒng)計(jì) 算機(jī)。4. 條件轉(zhuǎn)移、無(wú)條件轉(zhuǎn)移、轉(zhuǎn)子程序、返主程仔、中斷返回指令都屬于程序控制類指令，這類指令在指令格式中所表示的地址不是操作數(shù)的地址，而是下 一條指令的地址。5. 從操作數(shù)的物理位置來(lái)說(shuō)，可將指令歸結(jié)為三種類型：存儲(chǔ)器-存儲(chǔ)器型，寄存器一寄存器型，寄存器一存儲(chǔ)器型。6. 并行處理技術(shù)已成為計(jì)算計(jì)技術(shù)發(fā)展的主流。它可貫穿于信息加工的各個(gè)

13、步驟 和階段。概括起來(lái)，主要有三種形式時(shí)間并行、空間并行；時(shí)間+空間并行7. 流水CPL是以時(shí)間并行性 為原理構(gòu)造的處理器，是一種非常經(jīng)濟(jì)而實(shí)用的并 行技術(shù)。目前的高性能微處理器兒乎無(wú)一例外的使用了流水技術(shù)。&指令系統(tǒng)是一臺(tái)計(jì)算機(jī)中所有機(jī)器指令的集合。它是機(jī)器硬件設(shè)計(jì)的依據(jù)，也 是軟件設(shè)計(jì)的基礎(chǔ)。它決定了一臺(tái)計(jì)算機(jī)硬件的主要性能和基本功能。是硬件 和軟件間的界面。9. 在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為立即尋址10. 設(shè)變址寄存器為X,形式地址為D, (X)表示寄存器X的內(nèi)容，這種尋址方 式的有效地址為EA二(X)+D11. 指令格式如下所示。OP為操作碼字段，試分

14、析指令格式特點(diǎn)。15107430OP目標(biāo)寄存器源寄存器解：指令格式及尋址方式特點(diǎn)如下： 單字長(zhǎng)二地址指令； 操作碼0P可指定二64條指令； RR型指令，兩個(gè)操作數(shù)均在寄存器中，源和目標(biāo)都是通用寄存器(可分 別指定16個(gè)寄存器之一)； 這種指令格式常用于算術(shù)邏輯類指令。12. 指令格式結(jié)構(gòu)如下所示，試分析指令格式特點(diǎn)。1512119 86 53200P尋址方式寄存器尋址方式寄存器I 源地址JH標(biāo)地址(1) 0P字段指定16種操作(2) 單字長(zhǎng)二地址指令(3) 每個(gè)操作數(shù)可以指定8種尋址方式(4) 操作數(shù)可以是RR型、RS型、SS型第五章1. 為確定下一條微指令的地址，通常采用斷定方式，其基本思想

15、是通過(guò)微指令 順序控制字段由設(shè)計(jì)者指定或由設(shè)計(jì)者指定的判別字段控制產(chǎn)生后繼微指令地 址2. 數(shù)據(jù)緩沖寄存器暫時(shí)存放CPU與外界傳送的數(shù)據(jù)，可以是指令字或數(shù)據(jù)字。作用:作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站；補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別；3. Intel80486是32位微處理器，Pentium是64位微處理器。4. 操作控制器的功能是根據(jù)扌旨令操作碼和時(shí)序信號(hào)，產(chǎn)生齊種操作控制信號(hào)，從而完成取指令和執(zhí)行指令的控制。5. CPU中有哪些主要的寄存器？其功能是什么?指令寄存器(IR):用來(lái)保存當(dāng)前正在執(zhí)行的一條指令。程序計(jì)數(shù)器(PC):用來(lái)確定下一條指令的地址。地址奇存

16、器(AR)：用來(lái)保存當(dāng)前CPU所訪問(wèn)的內(nèi)存單元的地址。緩沖寄存器(DR):1作為CPU和內(nèi)存、外部設(shè)備之間信息傳送的中轉(zhuǎn)站。C2補(bǔ)償CPU和內(nèi)存、外圍設(shè)備之間在操作速度上的差別。3在單累加器結(jié)構(gòu)的運(yùn)癢器中，緩沖寄存器還可兼作為操作數(shù)爭(zhēng)存器。通用寄存器(AC):當(dāng)運(yùn)算器的算術(shù)邏輯單元(ALU)執(zhí)行全部算術(shù)和邏輯運(yùn)算時(shí)， 為ALU提供一個(gè)工作區(qū)。狀態(tài)條件寄存器：保存由算術(shù)指令和邏輯指令運(yùn)行或測(cè)試的結(jié)果建立的各種條件 碼內(nèi)容。除此之外，還保存中斷和系統(tǒng)工作狀態(tài)等信息，以便使CPU和系統(tǒng)能及 時(shí)了解機(jī)器運(yùn)行狀態(tài)和程序運(yùn)行狀態(tài)。應(yīng)用題1. CPU結(jié)構(gòu)如圖所示，其中有一個(gè)累加寄存器AC, 個(gè)狀態(tài)條件寄存器

17、，各部 分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。(1) 標(biāo)明圖中四個(gè)寄存器的名稱。(2) 簡(jiǎn)述指令從主存取到控制器的數(shù)據(jù)通路。(3) 簡(jiǎn)述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問(wèn)的數(shù)據(jù)通路。解：(1) a為數(shù)據(jù)緩沖寄存器DR , b為指令寄存器IR , c為主存地址寄存器， d為程序計(jì)數(shù)器PCo(2)主存M t緩沖奇存器DR T指令奇存器|R T操作控制(3) 存貯器讀：M TDR TALU TAC存貯器寫：AC TDR TM2 指令流水線有取指(IF)、譯碼(ID)、執(zhí)行(EX)、訪存(MEM)、寫回寄存器堆(WB) 五個(gè)過(guò)程段，共有7條指令連續(xù)輸入此流水線，時(shí)鐘周期為lOOnso求流水

18、線的實(shí)際吞吐率(單位時(shí)間里執(zhí)行完畢的指令數(shù))；(2)求流水處理器的 加速比。流水線執(zhí)行完7條指令的時(shí)間是5+(7-1)=11個(gè)時(shí)鐘周期故實(shí)際呑吐率為7 / (11 X 100ns) %64X105條指令/sK級(jí)流水線處理器的加速比為G =非流水時(shí)間R / K級(jí)流水時(shí)間Tk = nXk / (k+(n-D)本題中，已知數(shù)據(jù)n=7, k=5,則(k = 7X5 / (5+6) =35/11 =3.18第六章1. 在三種集中式總線控制中.獨(dú)立請(qǐng)求方式響應(yīng)時(shí)間最快，是以增加控制線數(shù)代 價(jià)的。2. 計(jì)算機(jī)使用總線結(jié)構(gòu)便于增減外設(shè)，同時(shí)減少了信息傳輸線的條數(shù)3. PCI總線采用集中式仲裁方式，每一個(gè)PCI

19、設(shè)備都有獨(dú)立的總線請(qǐng)求和總線授權(quán)兩條信號(hào)線與中央仲裁器相連。4. 通用串口 I/O標(biāo)準(zhǔn)接口 IEEE 1394答：IEEE1394是串行I/O標(biāo)準(zhǔn)接口。與SCSI并行I/O接口相比，它具有更高的 數(shù)攜傳輸速率和數(shù)據(jù)傳送的實(shí)時(shí)性，具有更小的體枳和連接的方便性。IEEE1394 的一個(gè)重大特點(diǎn)是，各被連接的設(shè)備的關(guān)系是平等的，不用PC介入也能自成系 統(tǒng)。因此IEEE1394已成為因特爾、微軟等公司聯(lián)手制定的PC98系統(tǒng)設(shè)計(jì)指南的 新標(biāo)準(zhǔn)。5. 異步串行通信的主要特點(diǎn)是傳送的每個(gè)字符是獨(dú)立發(fā)送的。6. 信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為串行傳輸7. 系統(tǒng)總線中地址線的功能是用于指定主存和I

20、/O設(shè)備接口8. 總線的一次信息傳送過(guò)程大致分為那幾個(gè)階段？分為五個(gè)階段：請(qǐng)求總線、總線仲裁、尋址（目的地址）、信息傳送、狀態(tài)返回 （或錯(cuò)誤報(bào)告）。弟七章1. 為了使設(shè)備相對(duì)獨(dú)立，磁盤控制器的功能全部轉(zhuǎn)移到設(shè)備中，主機(jī)與設(shè)備間 采用SCSI接口。2. PCI設(shè)備可以是主設(shè)備，可以是從設(shè)備。3. 某雙面磁盤，每而有220道，內(nèi)層磁道周長(zhǎng)為70cm,內(nèi)層位密度400位/cm, 轉(zhuǎn)速3000轉(zhuǎn)/分，請(qǐng)計(jì)算：（1）磁盤存儲(chǔ)容量是多少？（2）數(shù)據(jù)傳輸率是多少？（1）每道信息量二400 位/cmX 70cm二28000 位=3500B每面信息量=3500B X 220=770000B鎖盤總?cè)萘?770000B X 2=1540000B（2）砸盤數(shù)據(jù)傳輸李（也即磁盤的帶寬）Dr二rNN為每條礪道容量，N=3500Br為礦盤轉(zhuǎn)速，r=3000轉(zhuǎn)/60s二50轉(zhuǎn)/s所以 Dr=r X N二50/s X 3500B二 175000B/S第八疔1. 釆用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)要占用一個(gè)存儲(chǔ)周期的時(shí)間。2. 直接內(nèi)存訪問(wèn)（DMA）方式中，DMA控制器從CPU完全接管對(duì)總線的控制，數(shù)據(jù)交換不經(jīng)過(guò)CPU,而直接在內(nèi)存和I/O設(shè)備（