2009考研組成原理試題及答案解析

1、2009年全國碩士研究生入學(xué)統(tǒng)一考試計(jì)算機(jī)科學(xué)與技術(shù)學(xué)科聯(lián)考計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合試題一、單項(xiàng)選擇題：140小題，每小題2分，共80分。下列每題給出的四個(gè)選項(xiàng)中，只有一個(gè)選項(xiàng)是最符合題目要求的。（110小題為數(shù)據(jù)結(jié)構(gòu)（20分），1122小題為計(jì)算機(jī)組成原理（24分），2332小題為操作系統(tǒng)（20分），3340小題為計(jì)算機(jī)網(wǎng)絡(luò)（16分）。）11 .馮?諾依曼計(jì)算機(jī)中指令和數(shù)據(jù)均以二進(jìn)制形式存放在存儲器中,CPU區(qū)分它們的依據(jù)是A.指令操作碼的譯碼結(jié)果B.指令和數(shù)據(jù)的尋址方式C.指令周期的不同階段D.指令和數(shù)據(jù)所在的存儲單元解析：答案為Co本題的考點(diǎn)為指令執(zhí)行步驟分為取指、分析指令和執(zhí)行指令三個(gè)階

2、段，在取指期間取來的是指令，它用來告知計(jì)算機(jī)運(yùn)行功能和執(zhí)行步驟的命令信息；在執(zhí)行指令期間取出的數(shù)據(jù)，它是計(jì)算機(jī)加工處理的“原材料”。12 .一個(gè)C語言程序在一臺32位機(jī)器上運(yùn)行。程序中定義了三個(gè)變量X、Y和Z,其中X和Z為int型，Y為short型。當(dāng)X=127,Y=9時(shí)，執(zhí)行賦值語句Z=X+Y后，X、Y和Z的值分別是A. X=0000007FH,Y=FFF9H,Z=00000076HB. X=0000007FH,Y=FFF9H,Z=FFFF0076HC. X=0000007FH,Y=FFF7H,Z=FFFF0076HD. X=0000007FH,Y=FFF7H,Z=00000076H解析：答

3、案為Do本題的考點(diǎn)為數(shù)制轉(zhuǎn)換、數(shù)據(jù)的補(bǔ)碼表示、補(bǔ)碼加法運(yùn)算（當(dāng)兩個(gè)位數(shù)不同的補(bǔ)碼數(shù)相加時(shí)，需要先進(jìn)行符號擴(kuò)展，對齊位數(shù)）兇補(bǔ)=0000007FH（32位整數(shù)，運(yùn)算后其值不變）YFFF7H（16位，運(yùn)算后其值不變）X+Y補(bǔ)=0000007FH+FFFFFFF7H=00000076H13 .浮點(diǎn)數(shù)加、減運(yùn)算過程一般包括對階、尾數(shù)運(yùn)算、規(guī)格化、舍入和判溢出等步驟。設(shè)浮點(diǎn)數(shù)的階碼和尾數(shù)均采用補(bǔ)碼表示，且位數(shù)分別為5位和7位（均含2位符號位）。若有兩個(gè)數(shù)X=27X29/32,Y=25X5/8,則用浮點(diǎn)數(shù)加法計(jì)算X+Y的最終結(jié)果是A.001111100010B,001110100010C.01000001

4、0001D.發(fā)生溢出解析：答案為Do本題的考點(diǎn)為數(shù)制轉(zhuǎn)換、浮點(diǎn)數(shù)補(bǔ)碼表示及相加的步驟、重點(diǎn)考查浮點(diǎn)數(shù)補(bǔ)碼規(guī)格化及判溢出。X=27X29/32=27X0.11101況001110011101Y=25X5/8=25X0.10100B=001010010100（1） 對階（小階向大階看齊）：Y=001110000101（2） 尾數(shù)相加：0011101+0000101=0100010（3） 規(guī)格化：X+Y的尾數(shù)變?yōu)?0100010,階碼需要加1,即00111+1=01000出現(xiàn)溢出（即階碼的數(shù)值位用3位補(bǔ)碼表示無法表示+8,所以結(jié)果溢出）。14 .某計(jì)算機(jī)的Cache共有16塊，采用2路組相聯(lián)映射方式

5、（即每組2塊）。每個(gè)主存塊大小為32字節(jié)，按字節(jié)編址。主存129號單元所在主存塊應(yīng)裝入到的Cache組號是A.0B.1C.4D.6解析：答案為Co本題考點(diǎn)為Cache與主存之間的三種地址映射關(guān)系：直接映像、全相聯(lián)映像和組相映映像。（見計(jì)算機(jī)組成與結(jié)構(gòu)（第4版）王愛英第240-245頁）根據(jù)題意，Cache塊數(shù)2c=16塊，所以c=4,采用2r=2路組相聯(lián)映射，所以r=1,所以c'=cr=3,又因?yàn)槊總€(gè)主存塊大小為32字節(jié)，按字節(jié)編址，所以主存129號單元在第4塊主存塊中（130/4=4余2,共5塊，塊編號從0開始，主存塊號i=4）。映射關(guān)系為j=(imod2c')X2r+k,其

6、中j為cache的塊號，i為主存的塊號，0&k<2r-1(即00kW1),將上面的值代入計(jì)算得主存129號單元可映像到Cache中的塊號為j=(4mod8)x2+k=4X2+0或1=8或9,在第4組。組Cache(R=1)主存儲器0標(biāo)記Cache塊0標(biāo)記Cache塊1主存塊01標(biāo)記Cache塊2標(biāo)記Cache塊3主存塊12標(biāo)記Cache塊4標(biāo)記Cache塊5主存塊23標(biāo)記Cache塊6標(biāo)記Cache塊7主存塊34標(biāo)記Cache塊8標(biāo)記Cache塊9主存塊45標(biāo)記Cache塊10標(biāo)記Cache塊11主存塊56標(biāo)記Cache塊12標(biāo)記Cache塊131主存塊67標(biāo)記Cache塊14標(biāo)

7、記Cache塊15主存塊7主存塊8主存地址主存塊9主存塊標(biāo)記組地址塊內(nèi)地址,t+r位c'=cr位b位15 .某計(jì)算機(jī)主存容量為64KB,其中ROM區(qū)為4KB,其余為RAM區(qū)，按字節(jié)編址?，F(xiàn)要用2KX8位的ROM芯片和的RAM芯片來設(shè)計(jì)該存儲器，則需要上述規(guī)格的ROM芯片數(shù)和RAM芯片數(shù)分別是A.1、15B,2、15C,1、30D.2、30解析：答案為D。ROM芯片數(shù)=4KB/2KX8位=4KB/2KB=2RAM芯片數(shù)=(64KB-4KB)/4KX4位=60KB/2KB=3016 .某機(jī)器字長16位，主存按字節(jié)編址，轉(zhuǎn)移指令采用相對尋址，由兩個(gè)字節(jié)組成，第一字節(jié)為操作碼字段，第二字節(jié)為相

8、對位移量字段。假定取指令時(shí)，每取一個(gè)字節(jié)PC自動加1。若某轉(zhuǎn)移指令所在主存地址為2000H,相對位移量字段的內(nèi)容為06H,則該轉(zhuǎn)移指令成功轉(zhuǎn)移后的目標(biāo)地址是A.2006HB.2007HC.2008HD.2009H解析：答案為Co目標(biāo)PC=當(dāng)前PC+位移量口=兩個(gè)字節(jié)轉(zhuǎn)移指令的下一條指令地址十位移量D=(2000H+2)+06H=2008H17 .下列關(guān)于RISC的敘述中，錯(cuò)誤的是A. RISC普遍采用微程序控制器B. RISC大多數(shù)指令在一個(gè)時(shí)鐘周期內(nèi)完成C. RISC的內(nèi)部通用寄存器數(shù)量相對CISC多D. RISC的指令數(shù)、尋址方式和指令格式種類相對CISC少解析：答案為A。RISC追求高性

9、能，只能選用硬布線控制器。18 .某計(jì)算機(jī)的指令流水線由四個(gè)功能段組成，指令流經(jīng)和功能段的時(shí)間(忽略各功能段之間的緩存時(shí)間)分別為90ns>80ns、70ns和60ns,則該計(jì)算機(jī)的CPU時(shí)鐘周期至少是A.90nsB.80nsC.70nsD.60ns解析：答案為Ao時(shí)鐘周期應(yīng)以最長的執(zhí)行時(shí)間為準(zhǔn)，否則用時(shí)長的流水段的功能將不能正確完成。19 .相對于微程序控制器，硬布線控制器的特點(diǎn)是A.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展容易B.指令執(zhí)行速度慢，指令功能的修改和擴(kuò)展難C.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展容易D.指令執(zhí)行速度快，指令功能的修改和擴(kuò)展難解析：答案為Do由硬件實(shí)現(xiàn)的控制器比

10、由軟件實(shí)現(xiàn)的控制器執(zhí)行速度快，但硬件設(shè)計(jì)好后不容易變。20 .假設(shè)某系統(tǒng)總線在一個(gè)總線周期中并行傳輸4字節(jié)信息，一個(gè)總線周期點(diǎn)用2個(gè)時(shí)鐘周期，總線時(shí)鐘頻率為10MHz,則總線帶寬是A.10MB/sB.20MB/sC.40MB/sD.80MB/s解析：答案為B°4B/總線周期=4B/(2X時(shí)鐘周期)=4B/2X時(shí)鐘頻率=2BX10M(B/s)=20Mb/s21 .假設(shè)某計(jì)算機(jī)白存儲系統(tǒng)由Cache和主存組成。某程序執(zhí)行過程中訪存1000次，其中訪問Cache缺失(未命中)50次，則Cache的命中率是A.5%B.9.5%C.50%D.95%解析：答案為D。Cache的命中率=(1000

11、-50)/1000X100%=95%22 .下列選項(xiàng)中，能引起外部中斷的事件是A.鍵盤輸入B.除數(shù)為0C.浮點(diǎn)運(yùn)算下溢D.訪存缺頁解析：答案為A。BCD為異常情況，B可引起軟件中斷，即內(nèi)部中斷。二、綜合應(yīng)用題：4147小題，共70分。(4142數(shù)據(jù)結(jié)構(gòu)(10+15=25分)，4344計(jì)算機(jī)組成原理(8+13=21分)，4546操作系統(tǒng)(7+8=15分)，47計(jì)算機(jī)網(wǎng)絡(luò)(9分)43. (8分)某計(jì)算機(jī)的CPU主頻為500MHz,CPI為5(即執(zhí)行每條指令平均需5個(gè)時(shí)鐘周期)。假定某外設(shè)的數(shù)據(jù)傳輸率為0.5MB/s,采用中斷方式與主機(jī)進(jìn)行數(shù)據(jù)傳送，以32位為傳輸單位，對應(yīng)的中斷服務(wù)程序包含18條指

12、令，中斷服務(wù)的其他開銷相當(dāng)于2條指令的執(zhí)行時(shí)間。請回答下列問題，要求給出計(jì)算過程。(1)在中斷方式下，CPU用于該外設(shè)I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比是多少？(2)當(dāng)該外設(shè)的數(shù)據(jù)傳輸率達(dá)到5MB/s時(shí)，改用DMA方式傳送數(shù)據(jù)。假定每次DMA傳送塊大小為5000B,且DMA預(yù)處理和后處理的總開銷為500個(gè)時(shí)鐘周期，則CPU用于該外設(shè)I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比是多少？(假設(shè)DMA與CPU之間沒有訪存沖突)解析：(1)中斷每次傳送32位=4B,為達(dá)到外設(shè)0.5MB/s的數(shù)據(jù)傳輸率，外設(shè)每秒申請中斷次數(shù)為0.5MB/4B=1250000CPU每次用于中斷方式數(shù)據(jù)傳送的時(shí)鐘周期數(shù)為5X(1

13、8+2)=100,每秒內(nèi)用于中斷的開銷為100X125000=12.5M個(gè)時(shí)鐘周期。所以CPU用于外設(shè)I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比為12.5MX(1/500M)/1X100%=2.5%。(2)當(dāng)外設(shè)數(shù)據(jù)的傳輸速率提高到5MB/s時(shí)改用DMA方式傳送，每次DMA傳送5000B,每秒內(nèi)需要產(chǎn)生的DMA次數(shù)為5MB/5000B=1000OCPU用于DMA方式數(shù)據(jù)傳送的時(shí)鐘周期數(shù)為500個(gè)時(shí)鐘周期，每秒內(nèi)用于DMA的開銷為1000X500=0.5M個(gè)時(shí)鐘周期，所以CPU用于外設(shè)I/O的時(shí)間占整個(gè)CPU時(shí)間的百分比為0.5MX(1/500M)/1X100%=0.1%。44. (13分)某計(jì)算機(jī)字

14、長16位，采用16位定長指令字結(jié)構(gòu)，部分?jǐn)?shù)據(jù)通路結(jié)構(gòu)如下圖所示，圖中所有控制信號為1時(shí)表示有效，為0時(shí)表示無效，例如控制信號MDRinE為1表示允許數(shù)據(jù)從DB打入MDR,MDRin為1表示允許數(shù)據(jù)從內(nèi)總線打入MDR。假設(shè)MAR的輸出一直處于使能狀態(tài)。加法指令"ADD(R1),R0”的功能為(R0)+(R1)>(R1),即將R0中的數(shù)據(jù)與R1的內(nèi)容所指主存單元的數(shù)據(jù)相加，并將結(jié)果送入R1的內(nèi)容所指主存單兀中保存。存儲器(M)MemRMemWDataAddr卜JACBDBABMDRoutEMDRinMDRMDRinEMDRout/YTR0outPCR0inR0AddPC+1R1in

15、,riACout至指令譯碼部件控制信號圖例三態(tài)門及其控制信MARHMARin口節(jié)內(nèi)總線,Ain-A.PCoutPCinR1outALUACin-ACIRvIRin+Xin寄存器輸入控制信下表給出了上述指令取指和譯碼階段每個(gè)節(jié)拍(時(shí)鐘周期)的功能和有效控制信號,請按表中描述方式用表格列出指令執(zhí)行階段每個(gè)節(jié)拍的功能和有效控制信號。時(shí)鐘功能有效控制信號C1MAR(PC)PCout,MARinC2MDRM(MAR)PCPC+1MemR,MDRinEPC+1C3IR(MDR)MDRout,IRinC4指令譯碼無解析：一條指令的執(zhí)行過程通常由取指、譯碼和執(zhí)行三個(gè)步驟完成，本題中取指用了3個(gè)節(jié)拍，譯碼用1個(gè)

16、節(jié)拍。執(zhí)行加法運(yùn)算并把結(jié)果寫入主存包括劃分執(zhí)行步驟、確定完成的功能、要提供的控制信號，這是本題要測試的內(nèi)容。1)首先要看清圖中給出的部件組成情況及信息傳送的路徑。要完成的功能是(R0)+(R1)(R1),從圖中可以看到：(1) R0、R1都有送自己內(nèi)容到內(nèi)總線的路徑，控制信號分別為R0in和R1in；(2) ALU加運(yùn)算，兩個(gè)數(shù)據(jù)由工作寄存器A和內(nèi)總線提供，控制信號是Add;累加器A只接收內(nèi)總線的內(nèi)容，控制信號是Ain；結(jié)果需存AC,控制信號是ACin；AC內(nèi)容可送內(nèi)總線，控制信號是ACout;(3) PC可接收內(nèi)總線內(nèi)容，還要增1,控制信號分別是PCin和PC+1,PC的內(nèi)容可送內(nèi)總線，控制

17、信號是PCout;(4) 指令寄存器IR可接收內(nèi)總線的內(nèi)容，控制信號是IRin；(5) 讀寫存儲器時(shí)，地址由MAR經(jīng)AB提供，MAR只接收內(nèi)總線上的信息，控制信號是MARin;(6) 讀存儲器時(shí)，提供讀命令MemR,并通過DB送入MDR,控制信號是MDRinE;MDR的內(nèi)容可送內(nèi)總線，控制信號是MDRout;(7) 寫存儲器時(shí)，提供寫命令MemW,數(shù)據(jù)由MDR通過DB送到存儲器的數(shù)據(jù)引腳，控制信號是MDRoutE0(8) 后是劃分執(zhí)行步驟、確定每一步完成的功能、需要提供的控制信號。這是由指令完成的功能和計(jì)算機(jī)硬件的實(shí)際情況和信息傳送的可用路徑共同決定的，基本原則是步驟越少越好。硬件電路要能支持

18、，可以有多種方案，解題時(shí)應(yīng)參照已給出的答題格式，即取指和譯碼執(zhí)行過程的那張表的內(nèi)容，但不必把表已有的內(nèi)容再抄一遍。劃分指令執(zhí)行步驟，確定每一步完成的功能，給出需要提供的控制信號：請注意，(R0)+(R1)表示：將R0寄存器中的內(nèi)容與R1作為地址從主存單元中讀出來的數(shù)據(jù)完成加法運(yùn)算；而(R1)表示：將把R1的內(nèi)容作為主存單元的地址，冉將結(jié)果寫回主存儲器中。(9) 執(zhí)行相加運(yùn)算，需要把存儲器中的數(shù)據(jù)讀出，為此首先送地址，即R1的內(nèi)容送MAR,控制信號是R1out、MARin;(10) 動讀主存操作，讀出的內(nèi)容送MDR,控制信號是MemR、MDRinE。還可同時(shí)把R0的內(nèi)容經(jīng)內(nèi)總線送入A,用到的控制

19、信號是R0out、Ain；(11) 行加法運(yùn)算，即A的內(nèi)容與MDR的內(nèi)容相加，結(jié)果保存到AC,控制信號是MDRout、Add、ACin;(12) 把AC的內(nèi)容寫入主存，由于R1的內(nèi)容已經(jīng)在MAR中，地址已經(jīng)有了，但需要把寫入的數(shù)據(jù)(已經(jīng)在AC中)經(jīng)內(nèi)總線送入MDR,控制信號是ACout、MDRin；(13) 出寫主存白命令，把MDR的內(nèi)容經(jīng)DB送存儲器的數(shù)據(jù)線引腳，執(zhí)行寫操作，控制信號是MDRoutE、MemWo這幾個(gè)步驟是有先后次序的，前面的完成了，下一步才可以執(zhí)行，也保證了不會產(chǎn)生硬件線路的沖突。請注意，使用最為頻繁的是內(nèi)總線，它在任何時(shí)刻只能接收一個(gè)輸入數(shù)據(jù)，并且向內(nèi)總線發(fā)送信息的電路只

20、能以三態(tài)門器件連接到內(nèi)總線，5個(gè)向內(nèi)總線發(fā)送信息的控制信號(ACout、PCout、R0out、R1out、MDRout)最多只能有一個(gè)為1,其他4個(gè)必須全為0,或者5個(gè)全為0.3)解答方案經(jīng)過上述分析得到的指令執(zhí)行階段每個(gè)節(jié)拍的功能和有效控制信號如下：時(shí)鐘功能有效控制信號C51MAR(R1)R1out,MARinC6MDRM(MAR)A(R0)MemR,MDRinER0out,AinC7AC(MDR)+(A)MDRout,Add,ACinC8MDR(AC);ACout,MDRinC9M(MAR)(MDR)MDRoutE,MemW發(fā)現(xiàn)可以把第2個(gè)步驟的操作劃分到兩個(gè)步驟完成，一個(gè)步驟中安排MD

21、R接收從存儲器中讀出的內(nèi)容，到另一個(gè)步驟實(shí)現(xiàn)R0內(nèi)容送入A,這多用了一個(gè)操作步驟，指令執(zhí)行速度會慢，得到的指令執(zhí)行階段每個(gè)節(jié)拍的功能和有效控制信號如下：時(shí)鐘功能有效控制信號C51MAR(R1)R1out,MARinC6MDRM(MAR)MemR,MDRinEC7A(R0)一R0out,AinC8AC(MDR)+(A)MDRout,Add,ACinC9MDR(AC)ACout,MDRinM(MAR)(MDR)MDRoutE,MemW4）另一種解答方案如下:時(shí)鐘功能有效控制信號C5MAR(R1)一R1out,MARinC6MDRM(MAR)MemR,MDRinEC7A(MDR)PMDRout,Ai

22、nC8AC(R0)+(A)R0out,Add,ACinC9MDR(AC)ACout,MDRinC10M(MAR)(MDR)MDRoutE,MemW計(jì)算機(jī)科學(xué)與技術(shù)學(xué)科聯(lián)考大綱IV.試題示例一、單項(xiàng)選擇題：140小題，每小題2分，共80分。下列每題給出的四個(gè)選項(xiàng)中，只有一個(gè)選項(xiàng)是最符合題目要求的。3 .程序計(jì)數(shù)器PC用來存放指令地址，其位數(shù)和下列哪個(gè)寄存器相同？A.指令寄存器IRB.主存數(shù)據(jù)寄存器MDRC.程序狀態(tài)字寄存器PSWRD.主存地址寄存器MAR解析：答案為Do4 .假定一個(gè)十進(jìn)制數(shù)為-66,按補(bǔ)碼形式存放在一個(gè)8位寄存器中，該寄存器的內(nèi)容用十六進(jìn)制表小為A. C2HB. BEHC.BD

23、HD.42H解析：答案為B。66原=11000010B,66補(bǔ)=10111110B=BEH二、綜合應(yīng)用題：4147小題，共70分。43.某計(jì)算機(jī)的主存地址位數(shù)為32位，按字節(jié)編址。假定數(shù)據(jù)Cache中最多存放128個(gè)主存塊，采用4路組相聯(lián)方式，塊大小為64Byte,每塊設(shè)置了1位有效位。采用一次性寫回（WriteBack）策略，為此每塊設(shè)置了1位“臟（Dirty）”位。要求：（1）分別指出主存地址中標(biāo)記（Tag）、組號（Index）和塊內(nèi)地址（Offset）三部分的位置和位數(shù)。（2）計(jì)算該數(shù)據(jù)Cache的總位數(shù)（請給出詳細(xì)計(jì)算過程）。解析：（見計(jì)算機(jī)組成與結(jié)構(gòu)（第4版）王愛英第240245頁）

24、根據(jù)題意，Cache塊數(shù)2c=128塊，所以c=7,采用2r=4路組相聯(lián)映射，所以r=2,所以c'=cr=5,又因?yàn)槊總€(gè)主存塊大小為64字節(jié)，主存地址位數(shù)為32位，按字節(jié)編址，所以b=6,n=32。映射關(guān)系為j=（imod2c'）X2r+k,其中j為cache的塊號，i為主存的塊號，0&k<2r-1（即00k03）。Cache(R=2)主存標(biāo)記塊0標(biāo)記塊1標(biāo)記塊2標(biāo)記塊3標(biāo)記塊4標(biāo)記塊5標(biāo)記塊6標(biāo)記塊7；標(biāo)記塊8標(biāo)記塊9標(biāo)記塊10標(biāo)記塊11標(biāo)記塊12標(biāo)記塊13標(biāo)記塊14標(biāo)記塊15,標(biāo)記塊124標(biāo)記塊125標(biāo)記塊126標(biāo)記塊127組0123311位64B1位64B1位64B1位64B塊0塊1塊2塊3塊31塊32塊33（D主存地址（n=32位）主存塊標(biāo)記lag組地址Index塊內(nèi)地址Offsett+r=325-6=21位c'=cr=5位b=6位2 2)Cache的總位數(shù)=(64B+1位)/塊)乂128塊=(64X8位+1位)X128=656