計(jì)算機(jī)組成原理后題答案五六章

1、第五章1請(qǐng)?jiān)诶ㄌ?hào)內(nèi)填入適當(dāng)答案。在CPU中：(1) 保存當(dāng)前正在執(zhí)行的指令的寄存器是（指令寄存器IR）；(2) 保存當(dāng)前正要執(zhí)行的指令地址的寄存器是(程序計(jì)數(shù)器PC)；(3) 算術(shù)邏輯運(yùn)算結(jié)果通常放在（通用寄存器 ）和（數(shù)據(jù)緩沖寄存器DR ）。2參見(jiàn)下圖（課本P166圖5.15）的數(shù)據(jù)通路。畫(huà)出存數(shù)指令"STA R1 ，(R2)"的指令周期 流程圖，其含義是將寄存器R1的內(nèi)容傳送至（R2）為地址的主存單元中。標(biāo)出各微操作信 號(hào)序列。解："STA R1 ，(R2)"指令是一條存數(shù)指令，其指令周期流程圖如下圖所示：3參見(jiàn)課本P166圖5.15的數(shù)據(jù)通路，畫(huà)出

2、取數(shù)指令"LDA（R3），RO"的指令周期流程圖， 其含義是將(R3)為地址的主存單元的內(nèi)容取至寄存器R0中，標(biāo)出各微操作控制信號(hào)序列。5如果在一個(gè)CPU周期中要產(chǎn)生3個(gè)脈沖 T1 = 200ns ,T2 = 400ns ,T3 = 200ns,試畫(huà)出 時(shí)序產(chǎn)生器邏輯圖。解：節(jié)拍脈沖T1 ，T2 ，T3 的寬度實(shí)際等于時(shí)鐘脈沖的周期或是它的倍數(shù)，此時(shí)T1 = T3 =200ns ， T2 = 400 ns ，所以主脈沖源的頻率應(yīng)為 f = 1 / T1 =5MHZ 。為了消除節(jié)拍脈沖上的毛刺，環(huán) 型脈沖發(fā)生器可采用移位寄存器形式。下圖畫(huà)出了題目要求的邏輯電路圖和時(shí)序信號(hào)關(guān)系

3、。根據(jù)關(guān) 系，節(jié)拍脈沖T1 ，T2 ，T3 的邏輯表達(dá)式如下：T1 = C1· ， T2 = ， T3 = 6假設(shè)某機(jī)器有80條指令，平均每條指令由4條微指令組成，其中有一條取指微指令是所有指 令公用的。已知微指令長(zhǎng)度為32位，請(qǐng)估算控制存儲(chǔ)器容量。解：微指令條數(shù)為：（4-1）×80+1=241條 取控存容量為：256×32位=1KB7. 某ALU器件使用模式控制碼M，S3，S2，S1，C來(lái)控制執(zhí)行不同的算術(shù)運(yùn)算和邏輯操作。 下表列出各條指令所要求的模式控制碼，其中y為二進(jìn)制變量，F(xiàn)為0或1任選。 試以指令碼（A，B，H，D，E，F(xiàn)，G）為輸入變量，寫(xiě)出控制參數(shù)M

4、，S3，S2，S1，C的邏 輯表達(dá)式。解： M=G S3=H+D+F S2=1 C=H+D+(E+F)y8某機(jī)有8條微指令I(lǐng)1-I8，每條微指令所包含的微命令控制信號(hào)如下表所示。 a-j分別對(duì)應(yīng)10種不同性質(zhì)的微命令信號(hào)。假設(shè)一條微指令的控制字段為8位，請(qǐng)安排微指 令的控制字段格式。解：經(jīng)分析，（e ,f ,h）和（b, i, j）可分別組成兩個(gè)小組或兩個(gè)字段，然后進(jìn)行譯碼，可得六個(gè) 微命令信號(hào)，剩下的a, c, d, g 四個(gè)微命令信號(hào)可進(jìn)行直接控制，其整個(gè)控制字段組成如 下：11.已知某機(jī)采用微程序控制方式，其控制存儲(chǔ)器容量為 512×48(位)。微程序可在整個(gè)控 制存儲(chǔ)器中實(shí)現(xiàn)

5、轉(zhuǎn)移，可控制微程序轉(zhuǎn)移的條件共4個(gè)，微指令采用水平型格式，后繼微 指令地址采用斷定方式。請(qǐng)問(wèn): （1）微指令中的三個(gè)字段分別應(yīng)為多少位？ （2）畫(huà)出圍繞這種微指令格式的微程序控制器邏輯框圖。解：（l）假設(shè)判別測(cè)試字段中每一位作為一個(gè)判別標(biāo)志，那么由于有4個(gè)轉(zhuǎn)移條件，故該字段為4位； 又因?yàn)榭卮嫒萘繛?12單元，所以下地址字段為9位，。微命令字段則是：（4849）= 35位。（2）對(duì)應(yīng)上述微指令格式的微程序控制器邏輯框圖如下圖所示。其中微地址寄存器對(duì)應(yīng)下地址 字，P字段即為判別測(cè)試字段，控制字段即為微命令字段，后兩部分組成微指令寄存器。地 址轉(zhuǎn)移邏輯的輸入是指令寄存器的OP碼、各種狀態(tài)條件以及判

6、別測(cè)試字段所給的判別標(biāo)志（某一位為1），其輸出用于控制修改微地址寄存器的適當(dāng)位數(shù)，從而實(shí)現(xiàn)微程序的分支轉(zhuǎn)移（此例微指令的后繼地址采用斷定方式）。12今有4級(jí)流水線分別完成取值、指令譯碼并取數(shù)、運(yùn)算、送結(jié)果四步操作，今假設(shè)完成各步操作的時(shí)間依次為100ns,100ns,80ns,50ns。請(qǐng)問(wèn)：（1）流水線的操作周期應(yīng)設(shè)計(jì)為多少？（2）若相鄰兩條指令發(fā)生數(shù)據(jù)相關(guān)，而且在硬件上不采取措施，那么第二條指令要 推遲多少時(shí)間進(jìn)行。（3）如果在硬件設(shè)計(jì)上加以改進(jìn)，至少需推遲多少時(shí)間？解：(1) 流水線的操作時(shí)鐘周期 t應(yīng)按四步操作中最長(zhǎng)時(shí)間來(lái)考慮, 所以t=100ns；(2) 兩條指令發(fā)生數(shù)據(jù)相關(guān)沖突情況

7、：:ADD R1,R2,R3 ; R2+R3R1SUB R4,R1,R5 ; R1-R5R4兩條指令在流水線中執(zhí)行情況如下表所示:ADD指令在時(shí)鐘4時(shí)才將結(jié)果寫(xiě)入寄存器R1中, 但SUB指令在時(shí)鐘3時(shí)就需讀寄存器R1了，顯然發(fā)生數(shù)據(jù)相關(guān)，不能讀到所需數(shù)據(jù)，只能等待。如果硬件上不采取措施,第2條指令SUB至少應(yīng)推遲2個(gè)操作時(shí)鐘周期，即t=2×100ns=200ns；(3)如果硬件上加以改進(jìn)(采取旁路技術(shù)),這樣只需推遲1個(gè)操作時(shí)鐘周期就能得到所需數(shù)據(jù)， 即t=100ns。15用定量描述法證明流水計(jì)算機(jī)比非流水計(jì)算機(jī)具有更高的吞吐率。解：衡量并行處理器性能的一個(gè)有效參數(shù)是數(shù)據(jù)帶寬（最大吞

8、吐量），它定義為單位時(shí)間內(nèi)可以產(chǎn)生的最大運(yùn)算結(jié)果個(gè)數(shù)。設(shè)P1是有總延時(shí)T1的非流水處理器，故其帶寬為1/T1。又設(shè)Pm是相當(dāng)于P1 m 段流水處理器延遲時(shí)間Tr，故Pm的帶寬為1/（Tc+Tr）。如果Pm是將P1劃分成相同延遲的若干段形成的，則T1mTc 因此P1的帶寬接近于1/mTc，由此可見(jiàn)，當(dāng)mTc>Tc+Tr滿足時(shí)，Pm比P1具有更大的帶寬。16. 流水線中有三類(lèi)數(shù)據(jù)相關(guān)沖突：寫(xiě)后讀（RAW）相關(guān)；讀后寫(xiě)（WAR）相關(guān)；寫(xiě)后寫(xiě)（WAW）相關(guān)。判斷以下三組指令各存在哪種類(lèi)型的數(shù)據(jù)相關(guān)。 (1) I1 LAD R1，A ； M（A）R1，M（A）是存儲(chǔ)器單元 I2 ADD R2，R1

9、 ；（R2）+（R1）R2(2) I3 ADD R3，R4 ；（R3）+（R4）R3 I4 MUL R4，R5 ；（R4）×（R5） R4(3) I5 LAD R6，B ； M（B）R6，M（B）是存儲(chǔ)器單元 I6 MUL R6，R7 ；（R6）×（R7） R6解：（1）寫(xiě)后讀（RAW）相關(guān)；（2）讀后寫(xiě)（WAR）相關(guān)，但不會(huì)引起相關(guān)沖突；（3）寫(xiě)后讀（RAW）相關(guān)、寫(xiě)后寫(xiě)（WAW）相關(guān)17參考教科書(shū)圖5.42所示的超標(biāo)量流水線結(jié)構(gòu)模型，現(xiàn)有如下6條指令序列：I1 LAD R1, B; M(B) R1,M(B)是存儲(chǔ)器單元I2 SUB R2, R1; (R2)(R1) R2

10、I3 MUL R3, R4; (R3)×(R4) R3I4 ADD R4, R5; (R4)(R5) R4I5 LAD R6, A; M(A) R6,M(A)是存儲(chǔ)器單元I6 ADD R6, R7; (R6)(R7) R6請(qǐng)畫(huà)出：（1） 按序發(fā)射按序完成各段推進(jìn)情況圖。（2） 按序發(fā)射按序完成的流水線時(shí)空?qǐng)D。解：（1）(2)第六章1比較單總線、雙總線、三總線結(jié)構(gòu)的性能特點(diǎn)。3. 用異步通信方式傳送字符"A"和"8"，數(shù)據(jù)有7位，偶校驗(yàn)1 位。起始位1位,停止位l位，請(qǐng)分別畫(huà)出波形圖。解： 字符A的ASCII碼為 41H=1000001B； 字符

11、8的ASCII碼為 38H=0111000B； 串行傳送波形圖為：注： B：起始位 C：校驗(yàn)位 S：停止位 8同步通信之所以比異步通信具有較高的傳輸頻率,是因?yàn)橥酵ㄐ臺(tái)。A.不需要應(yīng)答信號(hào)；B.總線長(zhǎng)度較短；C.用一個(gè)公共時(shí)鐘信號(hào)進(jìn)行同步；D.各部件存取時(shí)間比較接近。解： C9. 在集中式總線仲裁中，_方式響應(yīng)時(shí)間最快，_方式對(duì)_最敏感。A.菊花鏈方式 B.獨(dú)立請(qǐng)求方式 C.電路故障 D.計(jì)數(shù)器定時(shí)查詢方式解： B A C10. 采月串行接口進(jìn)行7位ASCII碼傳送，帶有1位奇校驗(yàn)位，l位起始位和1位停止位,當(dāng)傳輸率為9600波特時(shí)，字符傳送速率為_(kāi)。A.960 B.873. C.1372

12、D.480解： A11系統(tǒng)總線中地址線的功能是_。A 選擇主存單元地址 B 選擇進(jìn)行信息傳輸?shù)脑O(shè)備C 選擇外存地址D 指定主存和I/O設(shè)備接口電路的地址解： D12系統(tǒng)總線中控制器的功能是_。A 提供主存、I/O接口設(shè)備的控制信號(hào)和響應(yīng)信號(hào)B 提供數(shù)據(jù)信息C 提供時(shí)序信號(hào)D 提供主存、I/O接口設(shè)備的響應(yīng)信號(hào)解： D14. PCI是一個(gè)與處理器無(wú)關(guān)的_，它采用_時(shí)序協(xié)議和_式仲裁策略，并具有_能力。A.集中 B.自動(dòng)配置 C.同步 D.高速外圍總線解：D C A B15. PCI總線的基本傳輸機(jī)制是_傳送。利用_可以實(shí)現(xiàn)總線間的_傳送，使所有的存取都按CPU的需要出現(xiàn)在總線上。PCI允許_總線

13、_工作。A.橋 B.猝發(fā)式 C.并行 D.多條 E. 猝發(fā)式 解： B A C D E17PCI總線中三種橋的名稱是什么？橋的功能是什么？解：PCI總線有三種橋，即HOST / PCI橋（簡(jiǎn)稱HOST橋），PCI / PCI橋和PCI / LAGACY橋。在PCI總線體系結(jié)構(gòu)中，橋起著重要作用：（1） 接兩條總線，使總線間相互通信；（2） 是一個(gè)總線轉(zhuǎn)換部件，可以把一條總線的地址空間映射到另一條總線的地址空間上，從而使系統(tǒng)中任意一個(gè)總線主設(shè)備都能看到同樣的一份地址表。 （3） 利用橋可以實(shí)現(xiàn)總線間的卒發(fā)式傳送。19總線的一次信息傳送過(guò)程大致分哪幾個(gè)階段？若采用同步定時(shí)協(xié)議，請(qǐng)畫(huà)出讀數(shù)據(jù)的同步時(shí)序圖。解：分五個(gè)階段：請(qǐng)求總線、總線仲裁、尋址