考研971模電數(shù)電復(fù)試專用

1、精選優(yōu)質(zhì)文檔-傾情為你奉上模電：1.PN結(jié)單向?qū)щ娦裕篜接正、N接負(fù)時(shí)（稱正偏），PN結(jié)正向?qū)ǎ琍接負(fù)、N接正時(shí)（稱反偏），PN結(jié)反向截止。二極管由一個PN結(jié)組成，所以二極管也具有單向?qū)щ娦裕赫珪r(shí)導(dǎo)通,反偏時(shí)截止。死區(qū)電壓：當(dāng)正向電壓超過某值時(shí)，正向電流才迅速增大，這個電壓值稱為死區(qū)電壓，硅管死區(qū)電壓約為0.5V，鍺管死區(qū)電壓約為0.1V 。穩(wěn)壓二極管是工作在反向擊穿狀態(tài)的： 加正向電壓時(shí)，相當(dāng)正向?qū)ǖ亩O管。 加反向電壓時(shí)截止，相當(dāng)斷開。加反向擊穿電壓（即滿足UUZ）時(shí)便穩(wěn)壓為UZ 。穩(wěn)壓二極管反向擊穿可逆，去掉反向電壓后，二極管恢復(fù)正常。2晶體管（半導(dǎo)體三極管）：由兩個PN結(jié)組成。三

2、個區(qū)、兩個結(jié)、三個極。三個區(qū)：發(fā)射區(qū)（E）向基區(qū)發(fā)射電子；基區(qū)（B）控制發(fā)射區(qū)發(fā)射的電子； 集電區(qū)（C）收集發(fā)射區(qū)發(fā)射的電子。 兩個結(jié)：基礎(chǔ)集電區(qū)形成的PN結(jié)，叫集電結(jié)。（JC）；基區(qū)發(fā)射區(qū)形成的PN結(jié)，叫發(fā)射結(jié)。（Je） 三個極：基極B、發(fā)射極E和集電極C。 對應(yīng)的三個電流分別稱基極電流IB、發(fā)射極電流IE、集電極電流IC 。并有：IE =IB+ IC三極管也有硅管和鍺管，型號有NPN型和PNP型。 三極管具有電流電壓放大作用.和開關(guān)作用. 其直流電流放大倍數(shù)=IC / IB 三極管的輸出特性： 飽和區(qū):無放大作用,C-E間相當(dāng)閉合， 。偏置條件：JC, Je都正偏。截止區(qū):無放大作用，C-

3、E間相當(dāng)斷開， 其偏置條件JC, Je都反偏, 放大區(qū):其偏置條件Je正偏JC反偏. 作放大用時(shí)應(yīng)工作在放大狀態(tài),作開關(guān)用時(shí)應(yīng)工作在截止和飽和狀態(tài)。3.三種基本放大電路：共發(fā)射極放大電路、共集電極放大電路、共基極放大電路。 晶體管用微變等效電路代替的條件：工作在線性放大區(qū)，且信號較小。非線性失真三種情況:截止失真：RB過大，IB、IC太小，Q點(diǎn)過低，使輸出波形后半周（正半周）失真。消除辦法是調(diào)小RB，以增大IB、IC，使Q點(diǎn)上移。飽和失真：RB過小，IB、IC太大，Q點(diǎn)過高，使輸出波形前半周（負(fù)半周）失真。消除辦法是調(diào)大RB，以減小IB、IC，使Q點(diǎn)下移。雙向失真：信號源US過大而引起輸出的正

4、負(fù)波形都失真，消除辦法是調(diào)小信號源。射極輸出器：又稱為射極跟隨器，電壓放大倍數(shù)接近于1，輸出電壓與輸出電壓同向。輸入電阻高，輸出電阻低。具有阻抗變換作用。共模信號:兩個輸入端上大小相等、極性相同的信號。差模信號：兩個輸入端上大小相等、極性相反的信號。差分放大電路，對于輸入共模信號進(jìn)行抑制，使之輸出為零，對于輸入差模信號將其放大輸出。亮點(diǎn)漂移：多級直接耦合放大電路，當(dāng)輸入信號為0時(shí)，輸出電壓并不保持恒值，而是緩慢、無規(guī)則的變化著，這種現(xiàn)象稱為零點(diǎn)漂移。集成運(yùn)放第一級常采用差分放大電路，主要是為了減小零點(diǎn)漂移 ，提高共模抑制比 。4. 集成運(yùn)放工作在線性區(qū)的性質(zhì)：“虛短”概念是指 ，“虛斷”概念是

5、指 ；“虛地”概念是指 。反相比例運(yùn)算器：同相比例運(yùn)算器：過零比較器：5放大電路中的負(fù)反饋：負(fù)反饋：送回輸入端的反饋信號削弱了原來的輸入信號，使放大倍數(shù)降低。負(fù)反饋電路類型：電壓串聯(lián)負(fù)反饋；電壓并聯(lián)負(fù)反饋；電流串聯(lián)負(fù)反饋；電流并聯(lián)負(fù)反饋。串聯(lián)反饋可增大輸入電阻。并聯(lián)反饋可減小輸入電阻。串聯(lián)負(fù)反饋增大輸入電阻；并聯(lián)負(fù)反饋減小輸入電阻。電壓負(fù)反饋減小輸出電阻；電流負(fù)反饋增大輸出電阻。電壓負(fù)反饋穩(wěn)定輸入電壓；電流負(fù)反饋穩(wěn)定輸出電流。反饋類型判斷：當(dāng)反饋元件搭回到反相輸入端為負(fù)反饋；搭回到同相輸入端為正反饋。當(dāng)反饋元件搭回到輸入端為并聯(lián)反饋，搭回到輸入端的另一端為串聯(lián)反饋。當(dāng)反饋元件搭在輸出端為電壓反

6、饋，否則為電流反饋。負(fù)反饋放大電路和放大倍數(shù)AF=（ A/1+AF ），對于深度負(fù)反饋放大電路的放大倍數(shù)AF=（ 1/F ）6.整流的主要作用：將交變電壓變換為脈動的直流電壓。(U2為輸入電壓的有效值，U0為電壓平均值，URM為最高反向電壓。單向半波整流：U0=0.45U2 單向全波整流：U0= 0.9U2單向橋式整流：U0=0.9 U2數(shù)電：1. 模擬信號：在數(shù)值上和時(shí)間上均連續(xù)變化的信號。數(shù)字信號：在數(shù)值上和時(shí)間上都不連續(xù)變化的信號。數(shù)據(jù)率或比特率：每秒鐘所傳輸數(shù)據(jù)的位數(shù)。正邏輯：1表示高電平，0表示低電平。負(fù)邏輯：與正邏輯相反。與邏輯:只有當(dāng)一件事的幾個條件全部具備后，這件事才發(fā)生或邏輯

7、：當(dāng)一件事的幾個條件只要有一個條件得到滿足時(shí)，這件事就會發(fā)生非邏輯：一件事情的發(fā)生是以其相反的條件為依據(jù)的與非：有0出1，全1出0或非：有1出0，有0出1與或非：相異出1，相同出02.TTL電路：TTL電路以雙極型晶體管為開關(guān)元件，所以又稱雙極型集成電路。雙極型數(shù)字集成電路是利用電子和空穴兩種不同極性的載流子進(jìn)行電傳導(dǎo)的器件。 它具有速度高（開關(guān)速度快）、驅(qū)動能力強(qiáng)等優(yōu)點(diǎn)，但其功耗較大，集成度相對較低。 CMOS電路 ：MOS電路又稱場效應(yīng)集成電路，屬于單極型數(shù)字集成電路。單極型數(shù)字集成電路中只利用一種極性的載流子（電子或空穴）進(jìn)行電傳導(dǎo)。 它的主要優(yōu)點(diǎn)是輸入阻抗高、功耗低、抗干擾能力強(qiáng)且適合

8、大規(guī)模集成。CMOS驅(qū)動TTL時(shí)，只要兩者的電壓參數(shù)兼容，不需要另加接口電路，僅按電流大小計(jì)算出扇出數(shù)即可。TTL驅(qū)動CMOS時(shí)，由于TTL門電路與CMOS門電路的工作電源電壓不同，高低電平標(biāo)準(zhǔn)也不同，對接時(shí)要做一定轉(zhuǎn)換，所以需要接口電路 。COMS門電路與TTL門電路相比有哪些優(yōu)點(diǎn)？1.靜態(tài)功耗低；2.集成度高，溫度穩(wěn)定性好；3.抗輻射能力強(qiáng)；4電源利用率高；5.扇出系數(shù)大；6.電源取值范圍寬。4.抗干擾措施：多余輸入端的處理措施：一般不讓多余的輸入端懸空，以防止干擾信號的引入。去耦合濾波器：濾除較大的脈沖電流或尖峰電流，接地和安裝工藝：正確的接地技術(shù)可以降低電路噪聲；良好的安裝工藝可以減少

9、接線電容而導(dǎo)致寄生反饋有可能引起寄生振蕩。5.寄存器：用來存放二進(jìn)制數(shù)和指令的部件。只能暫時(shí)存放數(shù)據(jù)，電路失電后數(shù)據(jù)便消失，故又稱暫存器。它的主要組成部分是觸發(fā)器；一位觸發(fā)器能存儲一位二進(jìn)制代碼。分類：數(shù)據(jù)寄存器：只能存放數(shù)碼而沒有移位功能。只能采用并行輸入和輸出。 移位寄存器：不僅能存放數(shù)據(jù)而且具有移位功能。數(shù)據(jù)存儲方式可以是串行的，也可以好是并行的。6. 時(shí)序邏輯和組合邏輯的不同：（1） 從邏輯功能來看，即定義的不同（2） 從結(jié)構(gòu)上來看，組合邏輯電路僅由若干邏輯門組成，沒有存儲電路，因而無記憶能力；而時(shí)序邏輯電路除包含組合電路外，還有存儲電路，因而有記憶功能。時(shí)序邏輯電路的特點(diǎn)：（1） 時(shí)

10、序邏輯電路有組合電路和存儲電路組成（2） 時(shí)序邏輯電路中存在反饋，因而電路的工作狀態(tài)與時(shí)間因素相關(guān)，即時(shí)序電路的輸出由電路的輸入和電路原來的狀態(tài)共同決定。組合邏輯電路：在任何時(shí)刻，輸出狀態(tài)只決定于同一時(shí)刻各輸入狀態(tài)的組合，而與先前狀態(tài)無關(guān)的邏輯電路。組合邏輯電路的特點(diǎn)：輸入輸出之間沒有反饋延遲通路；電路中不含記憶單元；由邏輯門構(gòu)成；輸出與電路原來狀態(tài)無關(guān)。最小項(xiàng)：在一個有n個變量的邏輯函數(shù)中，包括全部n個變量的乘積項(xiàng)（每個變量必須而且只能以原變量或反變量的形式出現(xiàn)一次）稱為最小項(xiàng) 半加器：可用于實(shí)現(xiàn)兩個一位二進(jìn)制數(shù)的相加。半加器：只考慮兩個加數(shù)本身，而沒有考慮低位來的進(jìn)位，完成這種加法功能的邏

11、輯電路。全加器：能進(jìn)行加數(shù)、被加數(shù)和低位來的進(jìn)位信號相加，并根據(jù)求和結(jié)果給出該位的進(jìn)位信號。7.位：位(bit)：也稱為“比特”。在數(shù)字電路和電腦技術(shù)中采用二進(jìn)制，代碼只有“0”和“1”，其中無論是 “0”或是“1”在CPU中都是 一“位”。存儲器的容量：字?jǐn)?shù)乘以字長 PLD：programmable logic device 可編程邏輯器件 PAL：programmable array logic 可編程陣列邏輯器件GAL：generic array logic可編程通用陣列邏輯器件 GAL和PAL的相同點(diǎn)是什么,不同點(diǎn)是什么相同點(diǎn)：都采用了與-或陣列結(jié)構(gòu)；都需要通用或?qū)Ｓ镁幊唐骷M(jìn)行編程。

12、不同點(diǎn)：PAL 一旦編程便不可更改；不同輸出結(jié)構(gòu)的PAL對應(yīng)不同型號的PAL，不便于用戶使用GAL具有可擦除、可重新編程和可重新配置其結(jié)構(gòu)等功能；靈活性大，而且能對PAL仿真，并能全部兼容。CPLD：(Complex Programmable Logic Device)復(fù)雜FPGA（FieldProgrammable Gate Array）現(xiàn)場可編程門陣列FPGA與CPLD的區(qū)別：CPLD更適合完成各種算法和組合邏輯，F(xiàn)P GA更適合于完成時(shí)序邏輯。CPLD的連續(xù)式布線結(jié)構(gòu)決定了它的時(shí)序延遲是均勻的和可預(yù)測的，而FPGA的分段式布線結(jié)構(gòu)決定了其延遲的不可預(yù)測性。在編程上FPGA比CPLD具有更

13、大的靈活性。CPLD通過修改具有固定內(nèi)連電路的邏輯功能來編程，F(xiàn)PGA主要通過改變內(nèi)部連線的布線來編程；FP GA可在邏輯門下編程，而CPLD是在邏輯塊下編程。FPGA的集成度比CPLD高，具有更復(fù)雜的布線結(jié)構(gòu)和邏輯實(shí)現(xiàn)。CPLD比FPGA使用起來更方便。CPLD的編程采用E2PROM或FASTFLASH技術(shù)，無需外部芯片，使用簡單。而FPGA的編程信息需存放在外部存儲器上，使用方法復(fù)雜。CPLD的速度比FPGA快，并且具有較大的時(shí)間可預(yù)測性。這是由于FPGA是門級編程，并且CLB之間采用分布式互聯(lián)，而CPLD是邏輯塊級編程，并且其邏輯塊之間的互聯(lián)是集總式的。在編程方式上，CPLD主要是基于E2PROM或FLASH存儲器編程，編程次數(shù)可達(dá)1萬次，優(yōu)點(diǎn)是系統(tǒng)斷電時(shí)編程信息也不丟失。CPLD又可分為在編程器上編程和在兩類。FPGA大部分是基于SRAM編程，編程信息在系統(tǒng)斷電時(shí)丟失，每次上電時(shí)，需從器件外部將編程數(shù)據(jù)重新寫入SRAM中。其優(yōu)點(diǎn)是可以編程任意次，可在工作中快速編程，從而實(shí)現(xiàn)板級和系統(tǒng)級的動態(tài)配置。CPLD保密性好，F(xiàn)PGA保