基于FPGA的線陣CCD驅(qū)動時(shí)序電路的設(shè)計(jì)_第1頁
基于FPGA的線陣CCD驅(qū)動時(shí)序電路的設(shè)計(jì)_第2頁
基于FPGA的線陣CCD驅(qū)動時(shí)序電路的設(shè)計(jì)_第3頁
全文預(yù)覽已結(jié)束

下載本文檔

版權(quán)說明:本文檔由用戶提供并上傳,收益歸屬內(nèi)容提供方,若內(nèi)容存在侵權(quán),請進(jìn)行舉報(bào)或認(rèn)領(lǐng)

文檔簡介

1、    基于FPGA的線陣CCD驅(qū)動時(shí)序電路的設(shè)計(jì)O引言電荷耦合器件(ChargeCoupledDeviees,CCD)是一種圖像傳感器,它在工業(yè)、計(jì)算機(jī)圖像處理、軍事等方面都得到廣泛的應(yīng)用。目前CCD的應(yīng)用技術(shù)已成為集光學(xué)、電子學(xué)、精密機(jī)械與計(jì)算機(jī)技術(shù)為一體的綜合技術(shù),在現(xiàn)代光子學(xué)、光電檢測技術(shù)和現(xiàn)代測試技術(shù)領(lǐng)域中起到了相當(dāng)大的作用。因此,CCD的作用是不可估量的。然而,CCD要正常工作是要驅(qū)動時(shí)序的,雖然有些CCD往往自帶驅(qū)動,但是在特殊需要或需要加特殊功能時(shí),CCD驅(qū)動往往需要自O(shè) 引 言    電荷耦合器件(

2、Charge Coupled Deviees,CCD)是一種圖像傳感器,它在工業(yè)、計(jì)算機(jī)圖像處理、軍事等方面都得到廣泛的應(yīng)用。目前CCD的應(yīng)用技術(shù)已成為集光學(xué)、電子學(xué)、精密機(jī)械與計(jì)算機(jī)技術(shù)為一體的綜合技術(shù),在現(xiàn)代光子學(xué)、光電檢測技術(shù)和現(xiàn)代測試技術(shù)領(lǐng)域中起到了相當(dāng)大的作用。因此,CCD的作用是不可估量的。然而,CCD要正常工作是要驅(qū)動時(shí)序的,雖然有些CCD往往自帶驅(qū)動,但是在特殊需要或需要加特殊功能時(shí),CCD驅(qū)動往往需要自己設(shè)計(jì),例如曝光時(shí)間可調(diào)等功能。    現(xiàn)場可編程門陣列(Field Programmahie Gate Array,F(xiàn)PGA)是在PAL,GAL

3、,EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路(ASIC)領(lǐng)域中的一種半定制電路而出現(xiàn)的,既解決了定制電路的不足,又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。    由于FPGA具有易修改,在線編程等特點(diǎn),可根據(jù)不同要求進(jìn)行在線配置,從而升級方便。另外由于FPGA集成度高,可將系統(tǒng)的部分或全部功能集成在一片芯片上,可減小系統(tǒng)硬件復(fù)雜度。2 CCD工作原理和特性參數(shù)    TCDl500C是一種高靈敏度、低暗電流、5 340像元的線陣CCD圖像傳感器,其像敏單元大小是7m×7m×7m;相鄰像元中心

4、距也是7m;像元總長是3738 mm。其驅(qū)動時(shí)序圖如圖1所示。TCDl500C在驅(qū)動脈沖作用下開始工作。由圖1可知,CCD的一個(gè)工作周期分為兩個(gè)階段:光積分階段和電荷轉(zhuǎn)移階段。在光積分階段,SH為低電平,它使存儲柵和模擬移位寄存器隔離,不會發(fā)生電荷轉(zhuǎn)移現(xiàn)象。存儲柵和模擬移位寄存器分別工作,存儲柵進(jìn)行光積分,模擬移位寄存器則在驅(qū)動脈沖的作用下串行地向輸出端轉(zhuǎn)移信號電荷,再由SP進(jìn)行采樣和保持,最后由0S端分別輸出。RS信號清除寄存器中的殘余電荷。在電荷轉(zhuǎn)移階段SH為高電平,存儲柵和模擬移位寄存器之間導(dǎo)通,實(shí)現(xiàn)感光陣列光積分所得的光生電荷勢阱中,此時(shí),輸出脈沖停止工作,輸出端沒有有效電荷輸出。由于

5、結(jié)構(gòu)上的安排,OS先輸出13個(gè)虛設(shè)像元信號,再輸出45個(gè)啞元像元,然后再輸出5 340個(gè)有效像元信號,之后再是12個(gè)啞元信號,輸出1個(gè)奇偶檢測信號,以后便是空驅(qū)動(空驅(qū)動的數(shù)目可以是任意的)。2 芯片的選擇以及設(shè)計(jì)平臺概述    FPGA選擇的是ALTERA公司的FLEXl0K系列的EPFllOKlOLC84一4,他是一款典型在線可編程FPGA器件。    設(shè)計(jì)選擇的平臺主要是Modelsire。Modelsim仿真工具是Model公司開發(fā)的,它支持Verilog DHL,VHDL以及他們的混合仿真,可以將整個(gè)程序分布執(zhí)行,使設(shè)計(jì)者直接看到它的程序下一步要執(zhí)行的語句,而且在程序執(zhí)行的任何步驟任何時(shí)刻都可以查看任意變量的當(dāng)前值,可以在Dataflow窗口查看某一單元或模塊的輸入輸出的連續(xù)變化等,比Quartus自帶的仿

溫馨提示

  • 1. 本站所有資源如無特殊說明,都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等,如果需要附件,請聯(lián)系上傳者。文件的所有權(quán)益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙,網(wǎng)頁內(nèi)容里面會有圖紙預(yù)覽,若沒有圖紙預(yù)覽就沒有圖紙。
  • 4. 未經(jīng)權(quán)益所有人同意不得將文件中的內(nèi)容挪作商業(yè)或盈利用途。
  • 5. 人人文庫網(wǎng)僅提供信息存儲空間,僅對用戶上傳內(nèi)容的表現(xiàn)方式做保護(hù)處理,對用戶上傳分享的文檔內(nèi)容本身不做任何修改或編輯,并不能對任何下載內(nèi)容負(fù)責(zé)。
  • 6. 下載文件中如有侵權(quán)或不適當(dāng)內(nèi)容,請與我們聯(lián)系,我們立即糾正。
  • 7. 本站不保證下載資源的準(zhǔn)確性、安全性和完整性, 同時(shí)也不承擔(dān)用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

最新文檔

評論

0/150

提交評論