本科生-計(jì)算機(jī)組成原理題庫-期末試卷(9)及答案

1、 本科生期末試卷九 一 選擇題（每小題1分，共10分）1 八位微型計(jì)算機(jī)中乘除法大多數(shù)用_實(shí)現(xiàn)。A 軟件 B 硬件 C 固件 D 專用片子2 在機(jī)器數(shù)_中，零的表示是唯一的。 A 原碼 B 補(bǔ)碼 C 移碼 D 反碼3 某SRAM芯片，其容量為512×8位，除電源和接地端外，該芯片引出線的最小數(shù)目應(yīng)是_。A 23 B 25 C 50 D 194 某機(jī)字長32位，存儲容量64MB，若按字編址，它的尋址范圍是_。A 8M B 16MB C 16MB D 8MB5 采用虛擬存貯器的主要目的是_。A 提高主存貯器的存取速度 ；B 擴(kuò)大主存貯器的存貯空間，并能進(jìn)行自動管理和調(diào)度 ；C 提高外存貯

2、器的存取速度 ；D 擴(kuò)大外存貯器的存貯空間 ；6 算術(shù)右移指令執(zhí)行的操作是_。A 符號位填0，并順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；B 符號位不變，并順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；C 進(jìn)位標(biāo)志位移至符號位，順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；D 符號位填1，并順次右移1位，最低位移至進(jìn)位標(biāo)志位 ；7 微程序控制器中，機(jī)器指令與微指令的關(guān)系是_。A 每一條機(jī)器指令由一條微指令來執(zhí)行 ；B 每一條機(jī)器指令由一段用微指令編成的微程序來解釋執(zhí)行 ；C 一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行 ；D 一條微指令由若干條機(jī)器指令組成 ；8 同步傳輸之所以比異步傳輸具有較高的傳輸頻率是因?yàn)橥?/p>

3、傳輸_。A 不需要應(yīng)答信號 ；B 總線長度較短 ；C 用一個(gè)公共時(shí)鐘信號進(jìn)行同步 ；D 各部件存取時(shí)間較為接近 ；9 美國視頻電子標(biāo)準(zhǔn)協(xié)會定義了一個(gè)VGA擴(kuò)展集，將顯示方式標(biāo)準(zhǔn)化，這稱為著名的_顯示模式。A AVGA B SVGA C VESA EGA10.CPU響應(yīng)中斷時(shí)，進(jìn)入“中斷周期”，采用硬件方法保護(hù)并更新程序計(jì)數(shù)器PC內(nèi)容，而不是由軟件完成，主要是為了_。A 能進(jìn)入中斷處理程序，并能正確返回源程序 ；B 節(jié)省主存空間 ；C 提高處理機(jī)速度 ；D 易于編制中斷處理程序 ；二填空題（每小題3分，共15分）1 多媒體CPU是帶有A._技術(shù)的處理器。它是一種B._技術(shù)，特別適合于 C._處理

4、。2總線定時(shí)是總線系統(tǒng)的核心問題之一。為了同步主方、從方的操作，必須制訂A._。 通常采用B._定時(shí)和C._定時(shí)兩種方式。3通道與CPU分時(shí)使用A._，實(shí)現(xiàn)了B._內(nèi)部數(shù)據(jù)處理和C._并行工作。42000年超級計(jì)算機(jī)最高運(yùn)算速度達(dá)到A._次。我國的B._號計(jì)算機(jī)的運(yùn)算速 度達(dá)到 3840億次，使我國成為C._之后，第三個(gè)擁有高速計(jì)算機(jī)的國家。5一個(gè)定點(diǎn)數(shù)由A._和B._兩部分組成。根據(jù)小數(shù)點(diǎn)位置不同，定點(diǎn)數(shù)有純小 數(shù)和C._兩種表示方法。三 （9分）已知：x= 0.1011，y = - 0.0101，求 ： x補(bǔ)， x補(bǔ)， - x 補(bǔ)，y補(bǔ)，y補(bǔ)， - y 補(bǔ) ，x + y = ?, x y

5、= ?四 （10分）用16K × 1位的DRAM芯片構(gòu)成64K × 8位的存儲器。要求：（1） 畫出該芯片組成的存儲器邏輯框圖。（2） 設(shè)存儲器讀 / 寫周期均為0.5s，CPU在1s內(nèi)至少要訪存一次。試問采用哪種刷新方式比較合理？兩次刷新的最大時(shí)間間隔是多少？對全部存儲單元刷新一遍，所需實(shí)際刷新時(shí)間是多少？五 （9分）指令格式如下所示，OP為操作碼字段，試分析指令格式的特點(diǎn)。 15 10 7 4 3 0OP 源寄存器 基值寄存器 位移量（16位） 六 （9分）CPU結(jié)構(gòu)如圖B9.1所示，其中有一個(gè)累加寄存器AC，一個(gè)狀態(tài)條件寄存器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信

6、息傳送方向。（1） 標(biāo)明圖中四個(gè)寄存器的名稱。（2） 簡述指令從主存取到控制器的數(shù)據(jù)通路。（3） 簡述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存 / 取訪問的數(shù)據(jù)通路。 圖B9.1 圖B9.2 本科生期末試卷九答案 一 選擇題 1A 2. B 3. D 4. C 5. B 6. B 7. B 8. B、D 9. B 10. A 二 填空題 1A.MMX B.多媒體擴(kuò)展結(jié)構(gòu) C.圖象數(shù)據(jù) 2A.定時(shí)協(xié)議 B.同步 C.異步 3A.內(nèi)存 B.CPU C.I / O 4A.10000億 B.神威 C.美國、日本 5A.符號位 B.數(shù)值域 C.純整數(shù) 三. 解： x 補(bǔ) = 0.1011 ， y 補(bǔ) = 1.101

7、1 x 補(bǔ) = 0.01011 ， y 補(bǔ) = 1.11011 x 補(bǔ) = 0.001011 ， y 補(bǔ) = 1.111011 - x 補(bǔ) = 1.0101 ， - y 補(bǔ) =0.0101 x 補(bǔ) = 00.1011 x 補(bǔ) = 00.1011+ - y 補(bǔ) =00.0101 + y 補(bǔ) = 11.1011 01.0000 00.0110 符號位相異 x y溢出 x+y=0.0110四. 解：（1）根據(jù)題意，存儲器總量為64KB，故地址線總需16位?，F(xiàn)使用16K×1位的動態(tài)RAM芯片，共需32片。芯片本身地址線占14位，所以采用位并聯(lián)與地址串聯(lián)相結(jié)合的方法來組成整個(gè)存儲器，其組成邏輯

8、框圖如圖B9.3，其中使用一片2 ：4譯碼器。 （2）根據(jù)已知條件，CPU在1s內(nèi)至少需要訪存一次，所以整個(gè)存儲器的平均讀/ 寫周期與單個(gè)存儲器片的讀 / 寫周期相差不多，應(yīng)采用異步刷新比較合理。對動態(tài)MOS存儲器來講，兩次刷新的最大時(shí)間間隔是2s。RAM芯片讀/ 寫周期為0.5s，假設(shè)16K ×1位的RAM芯片由128 × 128矩陣存儲元構(gòu)成，刷新時(shí)只對128行進(jìn)行異步方式刷新，則刷新間隔為2m / 128 = 15.6s，可取刷新信號周期15s。 圖 B 9.3五. 解：（1）雙字長二地址指令，用于訪問存儲器。 （2）操作碼字段OP為6位，可以指定26 = 64種操作

9、。 （3）一個(gè)操作數(shù)在源寄存器（共16個(gè)），另一個(gè)操作數(shù)在存儲器中（由基值寄存器 和位移量決定），所以是RS型指令。六. 解：（1） a為數(shù)據(jù)緩沖寄存器 DR ，b為指令寄存器 IR ，c為主存地址寄存器，d為程序計(jì)數(shù)器PC。（2） 主存 M 緩沖寄存器 DR 指令寄存器 IR 操作控制器。 (3)存儲器讀 ：M DR ALU AC 存儲器寫 ：AC DR M七. 解：設(shè)讀寫一塊信息所需總時(shí)間為T，平均找到時(shí)間為Ts，平均等待時(shí)間為TL，讀寫一塊信息的傳輸時(shí)間為Tm，則：T=TsTLTm。假設(shè)磁盤以每秒r的轉(zhuǎn)速率旋轉(zhuǎn)，每條磁道容量為N個(gè)字，則數(shù)據(jù)傳輸率=rN個(gè)字/秒。又假設(shè)每塊的字?jǐn)?shù)為n，因而一旦讀寫頭定位在該塊始端，就能在Tm（n / rN）秒的時(shí)間中傳輸完畢。TL是磁盤旋轉(zhuǎn)半周的時(shí)間，TL=（1/2r）秒，由此可得： T=Ts1/2rn/rN 秒 八. 解： 假設(shè)主存工作周期為TM，執(zhí)行一條指令的時(shí)間也設(shè)為TM 。則中斷處理過程和各時(shí)間段如圖B9.4所示。當(dāng)三個(gè)設(shè)備同時(shí)發(fā)出中斷請求時(shí)，依次處理設(shè)備A、B、C的時(shí)間如下