汽車尾燈控制器設(shè)計(jì)

1、可編程器件課程設(shè)計(jì)報(bào)告課題： 汽車尾燈控制器設(shè)計(jì) 班級(jí) 學(xué)號(hào) 學(xué)生姓名 專業(yè) 系別 指導(dǎo)老師 淮陰工學(xué)院電子與電氣工程學(xué)院2014年11月一、設(shè)計(jì)目的可編程器件課程設(shè)計(jì)是時(shí)一項(xiàng)重要的實(shí)踐性教育環(huán)節(jié)，是學(xué)生在校期間必須接受的一項(xiàng)工程訓(xùn)練。在課程設(shè)計(jì)過程中，在教師指導(dǎo)下，運(yùn)用工程的方法，通過一個(gè)簡(jiǎn)單課題的設(shè)計(jì)練習(xí)，可使學(xué)生通過綜合的系統(tǒng)設(shè)計(jì)，熟悉應(yīng)用系統(tǒng)的設(shè)計(jì)過程、設(shè)計(jì)要求、完成的工作內(nèi)容和具體的設(shè)計(jì)方法，了解必須提交的各項(xiàng)工程文件，也達(dá)到鞏固、充實(shí)和綜合運(yùn)用所學(xué)知識(shí)解決實(shí)際問題的目的。通過課程設(shè)計(jì)，應(yīng)能加強(qiáng)學(xué)生如下能力的培養(yǎng)：（1） 獨(dú)立工作能力和創(chuàng)造力；（2） 綜合運(yùn)用專業(yè)知識(shí)及基礎(chǔ)知識(shí)，解決

2、實(shí)際工程技術(shù)問題的能力；（3） 查閱圖書資料、產(chǎn)品手冊(cè)和各種工具書的能力；（4） 工程繪圖的能力；（5） 編寫技術(shù)報(bào)告和編制技術(shù)資料的能力。二、設(shè)計(jì)要求假設(shè)汽車尾部左右兩側(cè)各有3盞知識(shí)燈，其控制功能包括：（1） 汽車正常行駛是指示燈都不亮。（2） 汽車右轉(zhuǎn)彎時(shí)，右側(cè)的一盞指示燈RD1交替閃爍，周期為2秒，其余燈熄滅。（3） 汽車左轉(zhuǎn)彎時(shí)，左側(cè)的一盞指示燈LD1交替閃爍，周期為2秒，其余燈熄滅。（4） 汽車剎車時(shí)，左右兩側(cè)的一盞指示燈LD2，RD2同時(shí)亮。（5） 汽車夜間行駛時(shí)，左右兩側(cè)的一盞指示燈LD3，RD3同時(shí)一直亮，供照明使用。三、設(shè)計(jì)的具體實(shí)現(xiàn)1、汽車尾燈控制器的工作原理汽車尾燈控制器

3、就是一個(gè)狀態(tài)機(jī)的實(shí)例。當(dāng)汽車正常行駛時(shí)所有指示燈都不亮；當(dāng)汽車向右轉(zhuǎn)彎時(shí)，汽車右側(cè)的指示燈RD1亮；當(dāng)汽車向左側(cè)轉(zhuǎn)彎時(shí)，汽車左側(cè)的指示燈LD1亮；當(dāng)汽車剎車時(shí)，汽車右側(cè)的指示燈RD2和汽車左側(cè)的指示燈LD2同時(shí)亮；當(dāng)汽車在夜間行駛時(shí)，汽車右側(cè)的指示燈RD3和汽車左側(cè)的指示燈LD3同時(shí)一直亮。通過設(shè)置系統(tǒng)的輸入信號(hào)：系統(tǒng)時(shí)鐘信號(hào)clk，汽車左轉(zhuǎn)彎控制信號(hào)left，汽車右轉(zhuǎn)彎控制信號(hào)right，剎車信號(hào)brake，夜間行駛信號(hào)night系統(tǒng)的輸出信號(hào)：汽車左側(cè)3盞指示燈LD1，LD2，LD3和汽車右側(cè)3盞指示燈RD1，RD2，RD3實(shí)現(xiàn)以上功能。系統(tǒng)的整體組裝設(shè)計(jì)原理如圖所示：汽車行駛信號(hào)主控模塊

4、左燈控制模塊右燈控制模塊顯示時(shí)鐘系統(tǒng)設(shè)計(jì)整體框圖 汽車尾燈點(diǎn)亮與汽車運(yùn)行狀態(tài)之間的關(guān)系運(yùn)行狀態(tài)左側(cè)尾燈LD1，LD2，LD3右側(cè)尾燈RD1，RD2，RD3正常運(yùn)行燈滅右轉(zhuǎn)彎燈滅RD1交替閃爍左轉(zhuǎn)彎LD1交替閃爍燈滅剎車LD2亮RD2亮夜間行車LD3亮RD3亮2、單元模塊設(shè)計(jì)與分析（1）、汽車尾燈主控模塊數(shù)據(jù)入口：RIGHT：右轉(zhuǎn)信號(hào)；LEFT：左轉(zhuǎn)信號(hào)；BRAKE：剎車信號(hào)；NIGHT：夜間行駛信號(hào)；數(shù)據(jù)入口： LP：左側(cè)燈控制信號(hào)；RP：右側(cè)燈控制信號(hào)；LR：錯(cuò)誤控制信號(hào)；BRAKE_LED：剎車控制信號(hào)；NIGHT_LED：夜間行駛控制信號(hào)；VHDL程序（CTRL.VHD）:LIBRARY

5、 IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY CTRL IS PORT(LEFT,RIGHT,BRAKE,NIGHT: IN STD_LOGIC; LP,RP,LR,BRAKE_LED,NIGHT_LED: OUT STD_LOGIC);END ENTITY CTRL;ARCHITECTURE ART OF CTRL IS BEGIN NIGHT_LED<=NIGHT; BRAKE_LED<=BRAKE; PROCESS(LEFT,RIGHT) VARIABLE TEMP:STD_LOGIC_VECTOR(1 DOWNTO 0); BEGIN T

6、EMP:=LEFT&RIGHT; CASE TEMP IS WHEN "00"=>LP<='0'RP<='0'LR<='0' -當(dāng)汽車直行時(shí)，左右燈都不亮 WHEN "01"=>LP<='0'RP<='1'LR<='0' -當(dāng)汽車右拐時(shí)，右拐指示燈亮 WHEN "10"=>LP<='1'RP<='0'LR<='0'

7、 -當(dāng)汽車左拐時(shí)，左指示燈亮 WHEN OTHERS=>LP<='0'RP<='0'LR<='1' -當(dāng)汽車剎車時(shí)，左右燈都亮 END CASE; END PROCESS;END ARCHITECTURE ART;仿真波形：功能：該段程序用于對(duì)汽車尾燈進(jìn)行整體控制，當(dāng)輸入為左轉(zhuǎn)信號(hào)時(shí)，輸出左側(cè)燈控制信號(hào)；當(dāng)輸入為右轉(zhuǎn)信號(hào)時(shí)，輸出右側(cè)燈控制信號(hào)；當(dāng)同時(shí)輸入LEFT和RIGHT信號(hào)時(shí)，輸出錯(cuò)誤控制信號(hào)。當(dāng)輸入為剎車信號(hào)時(shí)，輸出剎車控制信號(hào)；當(dāng)輸入為夜間行駛信號(hào)時(shí)，輸出為夜間行駛控制信號(hào)。（2）、左邊燈控制模塊 數(shù)據(jù)入口： CL

8、K：時(shí)鐘控制信號(hào)；LP：左側(cè)燈控制信號(hào)；LR：錯(cuò)誤控制信號(hào)；BRAKE：剎車控制信號(hào)；NIGHT：夜間行駛控制信號(hào)；數(shù)據(jù)出口：LEDL：左側(cè)LD1燈控制信號(hào)；LEDB：左側(cè)LD2燈控制信號(hào)；LEDN：左側(cè)LD3燈控制信號(hào)；VHDL程序（LC.VHD）:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY LC IS PORT(CLK,LP,LR,BRAKE,NIGHT: IN STD_LOGIC; LEDL,LEDB,LEDN: OUT STD_LOGIC);END ENTITY LC;ARCHITECTURE ART OF LC IS BEGIN L

9、EDB<=BRAKE; LEDN<=NIGHT; PROCESS(CLK,LP,LR)BEGIN IF CLK'EVENT AND CLK='1' THEN -時(shí)鐘上升沿有效 IF(LR='0') THEN -沒有剎車信號(hào)時(shí) IF(LP='0')THEN -沒有左拐信號(hào)時(shí)LEDL<='0' -左信號(hào)燈不亮ELSE -相反情況LEDL<='1' END IF; ELSE LEDL<='0' END IF; END IF; END PROCESS;END ARCHI

10、TECTURE ART;仿真波形：功能：本程序用于控制左側(cè)燈的亮、滅和閃爍情況，當(dāng)時(shí)鐘上升沿信號(hào)和左側(cè)燈控制信號(hào)或剎車控制信號(hào)或夜間行駛信號(hào)同時(shí)出現(xiàn)時(shí)，左側(cè)相應(yīng)的燈亮或出現(xiàn)閃爍。當(dāng)錯(cuò)誤控制信號(hào)出現(xiàn)時(shí)，LD1燈不亮。（3）、右邊燈控制模塊數(shù)據(jù)入口： CLK：時(shí)鐘控制信號(hào)；RP：右側(cè)燈控制信號(hào)；LR：錯(cuò)誤控制信號(hào)；BRAKE：剎車控制信號(hào)；NIGHT：夜間行駛控制信號(hào)；數(shù)據(jù)出口：LEDR：右側(cè)RD1燈控制信號(hào)；LEDB：右側(cè)RD2燈控制信號(hào)；LEDN：右側(cè)RD3燈控制信號(hào)；VHDL程序（RC.VHD）:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;ENTITY

11、RC IS PORT(CLK,RP,LR,BRAKE,NIGHT: IN STD_LOGIC; LEDR,LEDB,LEDN: OUT STD_LOGIC);END ENTITY RC;ARCHITECTURE ART OF RC IS BEGIN LEDB<=BRAKE; LEDN<=NIGHT; PROCESS(CLK,RP,LR) BEGIN IF CLK'EVENT AND CLK='1' THEN -檢測(cè)時(shí)鐘上升沿 IF(LR='0') THEN IF(RP='0') THEN LEDR<='0'

12、; ELSE LEDR<='1' END IF; ELSE LEDR<='0' END IF; END IF; END PROCESS;END ARCHITECTURE ART;仿真波形：功能： 本描述用于控制右側(cè)燈的亮、滅和閃爍情況，當(dāng)時(shí)鐘上升沿信號(hào)和右側(cè)燈控制信號(hào)或剎車控制信號(hào)或夜間行駛信號(hào)同時(shí)出現(xiàn)時(shí)，右側(cè)相應(yīng)的燈亮或出現(xiàn)閃爍。當(dāng)錯(cuò)誤控制信號(hào)出現(xiàn)時(shí)，RD1燈不亮。（4）、時(shí)鐘分頻模塊VHDL程序（SZ.VHD）:LIBRARY IEEE;USE IEEE.STD_LOGIC_1164.ALL;USE IEEE.STD_LOGIC_UNSIGNED

13、.ALL;ENTITY SZ IS PORT(CLK: IN STD_LOGIC; -時(shí)鐘輸入 CP: OUT STD_LOGIC);END ENTITY SZ;ARCHITECTURE ART OF SZ IS SIGNAL COUNT:STD_LOGIC_VECTOR(7 DOWNTO 0); -定義八位標(biāo)準(zhǔn)邏輯位矢量數(shù)據(jù)類型 BEGIN PROCESS(CLK) BEGIN IF CLK'EVENT AND CLK='1' THEN -檢測(cè)時(shí)鐘上升沿 COUNT<=COUNT+1; END IF; END PROCESS; CP<=COUNT(3);

14、-輸出第五位END ARCHITECTURE ART;仿真波形：功能： 這塊的功能是對(duì)左右兩邊的LLED1、RLED1的閃爍時(shí)間間隔，以CLK為輸入信號(hào)， CP為輸出信號(hào)，在程序中定義一個(gè)八位節(jié)點(diǎn)信號(hào)COUNT來放計(jì)數(shù)值，當(dāng)CLK的上升沿到來時(shí)就開始計(jì)數(shù)，最后將COUNT(3)給CP，實(shí)現(xiàn)對(duì)CLK的八分頻。 再將CP的電平信號(hào)分別和LEDL、LEDR電平與，最后用輸出的電平來控制汽車左右的LLED1、RLED1，實(shí)現(xiàn)左右轉(zhuǎn)的指示功能。 （5） 、頂層文件VHDL程序（tn.VHD）:Library ieee;Use ieee.std_logic_1164.all;Use ieee.std_lo

15、gic_unsigned.all;Entity tn is Port(clk:in std_logic;Left:in std_logic;Right:in std_logic;Brake:in std_logic;Night:in std_logic;Ld1,ld2,ld3:out std_logic;Rd1,rd2,rd3:out std_logic);End;Architecture bh of tn is Component sz isPort(clk:in std_logic;Cp:out std_logic); End component; Component ctrl isPor

16、t(left,right,brake,night:in std_logic;Lp,rp,lr,brake_led,night_led:out std_logic); End component; Component lc isPort(clk,lp,lr,brake,night:in std_logic;Ledl,ledb,ledn:out std_logic); End component; Component rc isPort(clk,rp,lr,brake,night:in std_logic;Ledr,ledb,ledn:out std_logic); End component;S

17、ignal tmp0,tmp1,tmp2,tmp3,tmp4:std_logic;Signal err0,err1,err2,err3,err4,err5:std_logic;signal bm:std_logic;BeginU1:sz port map(clk,bm);U2:ctrl port map(left,right,brake,night,tmp0,tmp1,tmp2,tmp3,tmp4);U3:lc port map(clk,tmp0,tmp2,tmp3,tmp4,err0,err1,err2);U4:rc port map(clk,tmp1,tmp2,tmp3,tmp4,err3

18、,err4,err5);Ld1<=err0 and bm;Ld2<=err1;Ld3<=err2;Rd1<=err3 and bm;Rd2<=err4;Rd3<=err5;End;仿真波形：四、原理圖5、 管腳分配CLKN1BRAKEAE14NIGHTAF14LEFTAD13RIGHTAC13LD1H17LD2E20LD3D21RD1AE5RD2AA6RD3AF5六、心得體會(huì) 本設(shè)計(jì)基于完成汽車尾燈控制電路，在確立總體預(yù)期實(shí)現(xiàn)功能的前提下，分層次進(jìn)行描述, 滿足設(shè)計(jì)要求。在Quartus II環(huán)境下，用語言實(shí)現(xiàn)該電路，根據(jù)Verilog HDL的語法規(guī)則，對(duì)系統(tǒng)的邏輯行為進(jìn)行描述， 然后通過綜合工具進(jìn)行電路結(jié)構(gòu)的綜合、編譯、優(yōu)化，利用波形仿真工具，可在短時(shí)間內(nèi)設(shè)計(jì)出高效、穩(wěn)定、符合設(shè)計(jì)要求的電路。這種利用FPGA設(shè)計(jì)的汽車尾燈電路，具有較強(qiáng)的靈活性，具備系統(tǒng)可編程能力，便于擴(kuò)展，而且使用一塊核心芯片就可以完成多項(xiàng)功能。本次課程設(shè)計(jì)不僅培養(yǎng)了我們實(shí)際操作能力，也培養(yǎng)了我們靈活