用于流水線ADC采樣保持電路的設(shè)計

1、    用于流水線ADC采樣保持電路的設(shè)計    用于流水線ADC采樣保持電路的設(shè)計    類別：模擬技術(shù)      摘要:介紹一種用于流水線ADC的采樣保持電路。該電路選取電容翻轉(zhuǎn)式電路結(jié)構(gòu),不僅提高整體的轉(zhuǎn)換速度,而且減少因電容匹配引起的失真誤差;同時使用柵壓自舉采樣開關(guān),有效地減少了時鐘饋通和電荷注入效應(yīng);采用全差分運算放大器能有效的抑制噪聲并提高整體的線性度。該采樣保持電路的設(shè)計是在0.5m CMOS工藝下實

2、現(xiàn),電源電壓為5 V,采樣頻率為10MHz,輸入信號頻率為1MHz時,輸出信號無雜散動態(tài)范圍( SFDR)為73.4 dB,功耗約為20 mW。 隨著通信技術(shù)、圖像處理技術(shù)和多媒體技術(shù)的迅猛發(fā)展,數(shù)字信號處理中的ADC被廣泛應(yīng)用于各個領(lǐng)域,整機(jī)系統(tǒng)對ADC的性能提出了越來越高的要求。與其他ADC相比,流水線A /D轉(zhuǎn)換器具有速度快、精度高、功耗低等優(yōu)勢,因此在工業(yè)自動化各個領(lǐng)域得到了十分廣泛的應(yīng)用。 采樣保持電路是模數(shù)轉(zhuǎn)換器中采集模擬信號電壓值的模塊電路,是流水線模數(shù)轉(zhuǎn)換器中的一個關(guān)鍵模塊。采樣保持電路的作用是在采樣階段對模擬信號準(zhǔn)確采樣,在保持階段并將采樣的結(jié)果保持一定的時間,以供MDAC

3、(乘法余量增益)電路進(jìn)行量化處理,以提高模數(shù)轉(zhuǎn)換器對較高頻率輸入信號的處理能力。 1開關(guān)設(shè)計 采樣保持電路中,傳統(tǒng)的模擬開關(guān)一般采用NMOS, PMOS單溝道模擬開關(guān),但單溝道模擬開關(guān)的導(dǎo)通電阻都是非線性的,在傳輸模擬信號時都會引起信號的畸變失真。 由于MOS開關(guān)還存在著寄生電容,而MOS管的柵極控制脈沖信號會通過寄生電容耦合到模擬開關(guān)的輸入與輸出,造成了開關(guān)導(dǎo)通電阻的非線性,還有溝道電荷注入效應(yīng)和時鐘饋通效應(yīng)。為了更好地解決上述問題,引入柵壓自舉開關(guān)。如圖1所示。 自舉開關(guān)工作原理:當(dāng)CLK為高電平時,M2 導(dǎo)通, M3 截止,從而使采樣開關(guān)M4 截止,同時M1 和M6 導(dǎo)通,對電容C充電至

4、電源電平;當(dāng)CLK為低電平時,M3 導(dǎo)通,M1 ,M2 和M6 截止,此時電容C兩端的電壓約為電源電壓值,因此加在采樣開關(guān)M4 的柵源端電壓值不隨輸入信號發(fā)生變化,開關(guān)導(dǎo)通電阻的線性度大大改進(jìn);同時由于Vgs的增大,開關(guān)導(dǎo)通電阻顯著減小,增大了輸入信號的帶寬。 圖1柵壓自舉開關(guān)電路圖 2全差分運算放大器的設(shè)計 對用于高速、高精度A /D轉(zhuǎn)換器的放大器,一般對其運放的性能要求是:高的開環(huán)增益、大的單位增益帶寬、高的共模抑制比和大的輸入輸出擺幅、有足夠的相位余量保證運放可以穩(wěn)定工作,還有功耗低等。通過對四種運算放大器的各個特點進(jìn)行比較可知:增益方面多級運放和增益提高型比較高;速度方面套筒式共源共柵

5、運放最高,折疊式共源共柵運放次之,而多級運放最低;輸出擺幅方面多級運放最高;功耗方面套筒式共源共柵最低;噪聲方面套筒式共源共柵和多級運放都較低。 本文采用的全差分運算放大器是在折疊式共源共柵結(jié)構(gòu)基礎(chǔ)上做了些改進(jìn),電路結(jié)構(gòu)如圖2所示。 圖2全差分運算放大器電路圖 本文采用的運算放大器第一級采用改進(jìn)的折疊式共源共柵放大,與傳統(tǒng)的折疊式共源共柵電路相比,由于相同條件下, P管的噪聲小于N管的噪聲,因此放大器的輸入端N管差分對變?yōu)镻管差分對。第二級采用單管共源級放大,這使放大器內(nèi)部出現(xiàn)了一個高阻節(jié)點,從而引入了一個新的低頻極點,這樣做雖然犧牲了一定的帶寬,并且需要進(jìn)行頻率補償,但同時改進(jìn)了開環(huán)增益和輸

6、出擺幅,這種折中有利于放大器性能的提高?？梢缘玫竭\放的低頻增益為: 運放的極點可以表示為: 其中CC 為級聯(lián)米勒補償電容; CL 為負(fù)載電容; p1 為補償后的次高頻極點; p2 為補償后的高頻極點; p3為補償后的運放主極點。本文設(shè)計的運放產(chǎn)生一個主極點和兩個高頻復(fù)極點,經(jīng)過米勒補償后,運放的主極點和高頻極點由于米勒效應(yīng)而分離開,主極點由第一級輸出電阻以及補償電容和最后一級放大倍數(shù)的乘積決定,與傳統(tǒng)的米勒零極點補償相比,級聯(lián)米勒電容補償?shù)呢?fù)載電容范圍更大,不需要零點補償電阻,而且沒有直接的高頻饋通通路,大大改善了運放的電源抑制比,還能夠利用較小的補償電容獲得很好的速度和相位裕量。 在MOS管

7、的尺寸的選取上,為了獲得更高的速度和更低的功耗,在信號傳輸通路上的MOS管溝道長度盡量取最小值,如M10 ,M11 ;同時為了保證放大器的增益盡可能大,第一級級聯(lián)負(fù)載管的溝道長度取值較大,如M6 ,M7 ,M8 和M9 ;為了輸出級的電流大一些,輸出管的M16和M17尺寸取值較大。 由于該運算放大器電路為全差分結(jié)構(gòu),在全差分的運放電路中需要共模反饋電路(CMFB)來穩(wěn)定直流工作點。共模反饋電路如圖3所示。 圖3開關(guān)電容共模反饋電路 其中,Vout +和Vout - 分別為運放的輸出電壓,Vcm為穩(wěn)定的輸出共模電壓, Vb 為偏置電路產(chǎn)生的電容初始電壓,Vcmfb為CMFB產(chǎn)生的調(diào)節(jié)電壓, cl

8、k1和clk2為兩相非交疊高電平有效時鐘, C1 和C2 為感應(yīng)輸出電壓電容,其值大小相等, C3 和C4 為用作電阻的開關(guān)電容,其電阻為T /C,所有開關(guān)實現(xiàn)均為CMOS開關(guān)?？捎秒姾芍胤峙湓磉M(jìn)行分析得到: 由于控制調(diào)節(jié)電壓Vcmfb包含三個部分:對輸出共模電壓的檢測, 即;比較參考電壓, 即; 與初始電壓的疊加, 即。因此這種電容共模反饋電路優(yōu)點還有運放的輸出電壓不受共模檢測電路的限制,并且反饋電路不消耗靜態(tài)直流功耗,實現(xiàn)起來容易, 占用較小的芯片面積, 具有很好的穩(wěn)定效果。 采用0.5m CMOS工藝模型得到的全差分運算放大器的小信號交流仿真特性見圖4,其中開環(huán)增益為76.4 dB,單

9、位增益帶寬為204.5 MHz,相位裕度為58°,建立時間為11 ns。 圖4全差分運算放大器的仿真結(jié)果 3整體采樣保持電路設(shè)計 本文設(shè)計的采樣保持電路采用電容翻轉(zhuǎn)式,因為該采樣保持電路是全差分對稱結(jié)構(gòu)如圖5所示,為方便僅從一路進(jìn)行分析。 圖5采樣保持電路結(jié)構(gòu) 其中Vin +和Vin - 為差模輸入信號, Vout +和Vout - 為差模輸出信號, Vcm為輸入共模電平, SW1為柵壓自舉開關(guān)電路,1 和2 為的兩相互不交疊的高電平有效時鐘控制CMOS開關(guān),分別由clk1 和clk2控制時序電平表示,11由clk1p 表示比1 提前0.2 ns時間下降,起到下底極板采樣技術(shù)的作用,

10、能極大的減少溝道電荷注入和時鐘饋通的影響。 A為高增益運算放大器,兩個電容C1、C2 大小相等。 當(dāng)1 為高電平時,電容C1 開始充電積累電荷,運放A的輸入端短接到共模電平Vcm ,充電完畢后,電容C1 上積累的電荷為: 當(dāng)2 為高電平時,電容C1 與運放A的輸入和輸出端相連,電容C1上的電荷為: 因為電容C1 上的電荷沒有轉(zhuǎn)移,處于保持狀態(tài),所以Q1 =Q2 即： 推出Vin + =Vout + ,同理Vin - =Vout - 。 所以采樣階段的輸入電壓在輸出端得到保持。 與電荷重分配式采樣保持電路相比,翻轉(zhuǎn)式采樣保持電路僅使用兩個電容,這樣就避免了電容大小的失配,而且減小了芯片面積,尤其

11、是它的反饋因子為l,這意味著在相同的電路轉(zhuǎn)換速度下,翻轉(zhuǎn)式結(jié)構(gòu)運放所需要的速度僅僅是電荷重分配式結(jié)構(gòu)運放所需要速度的一半。 圖6兩相互不交疊的時序電路 4仿真結(jié)果 本文采用CSMC 0.5m BiCMOS工藝庫,利用Cadence Spectre軟件進(jìn)行電路仿真,電源電壓為5 V,輸入正弦波頻率為1MHz,峰- 峰值為0.4 V,采樣頻率為10MHz,其瞬態(tài)輸入輸出的仿真圖形如圖7所示,正弦信號經(jīng)過采樣保持電路后,取樣點為1024的FFT頻譜圖如8所示,可看出其SFDR為73.4 dB。 圖7采樣保持電路仿真波形 圖8采樣保持電路輸出頻譜圖 5結(jié)論 本文設(shè)計并實現(xiàn)了一個高速高精度采樣保持電路。該電路在5V 電源電壓下,采樣頻率可以達(dá)到10MHz,并具有10位以上的采樣精度,電路功耗為20mW。結(jié)合電路的噪聲分析,選用電容翻轉(zhuǎn)式電