數(shù)字邏輯電路習(xí)題集

1、第一章 數(shù)字邏輯電路基礎(chǔ)一、填空題1、模擬信號的特點(diǎn)是在 和 上都是 變化的。2、數(shù)字信號的特點(diǎn)是在 和 上都是 變化的。3、數(shù)字電路主要研究 與 信號之間的對應(yīng) 關(guān)系。4、用二進(jìn)制數(shù)表示文字、符號等信息的過程稱為_。5、 ， ， 。6、 ， ， 。7、最基本的三種邏輯運(yùn)算是 、 、 。8、邏輯函數(shù)常用的表示方法有 、 和 。9、任何一個邏輯函數(shù)的 是唯一的，但是它的 可有不同的形式，邏輯函數(shù)的各種表示方法在本質(zhì)上是 的，可以互換。10、寫出下面邏輯圖所表示的邏輯函數(shù)Y= 。11、寫出下面邏輯圖所表示的邏輯函數(shù)Y= 。12半導(dǎo)體二極管具有 性，可作為開關(guān)元件。13、半導(dǎo)體二極管 時(shí)，相當(dāng)于短路

2、； 時(shí)，相當(dāng)于開路。14、半導(dǎo)體三極管作為開關(guān)元件時(shí)工作在 狀態(tài)和 狀態(tài)。二、判斷題1、十進(jìn)制數(shù)74轉(zhuǎn)換為8421BCD碼應(yīng)當(dāng)是。（）2、二進(jìn)制只可以用來表示數(shù)字，不可以用來表示文字和符號等。（）3、十進(jìn)制轉(zhuǎn)換為二進(jìn)制的時(shí)候，整數(shù)部分和小數(shù)部分都要采用除2取余法。（）4、若兩個函數(shù)相等，則它們的真值表一定相同；反之，若兩個函數(shù)的真值表完全相同，則這兩個函數(shù)未必相等。（）5、證明兩個函數(shù)是否相等，只要比較它們的真值表是否相同即可。（）6、在邏輯函數(shù)表達(dá)式中，如果一個乘積項(xiàng)包含的輸入變量最少，那么該乘積項(xiàng)叫做最小項(xiàng)。（）7、當(dāng)決定一件事情的所有條件全部具備時(shí)，這件事情才發(fā)生，這樣的邏輯關(guān)系稱為非。

3、（）8、在全部輸入是“0”的情況下，函數(shù)運(yùn)算的結(jié)果是邏輯“0”。（ ）9、邏輯變量取值的0和1表示事物相互獨(dú)立而又聯(lián)系的兩個方面。（）10、在變量A、B取值相異時(shí)，其邏輯函數(shù)值為1，相同時(shí)為0，稱為異或運(yùn)算。（）11、邏輯函數(shù)的卡諾圖中，相鄰最小項(xiàng)可以合并。（）12、對任意一個最小項(xiàng)，只有一組變量取值使得它的值為（）13、任意的兩個最小項(xiàng)之積恒為0。（） 14、半導(dǎo)體二極管因?yàn)槠溆袑?dǎo)通、截止兩種工作狀態(tài)，所以可以作為開關(guān)元件使用；半導(dǎo)體三極管因?yàn)槠溆酗柡汀⒔刂?、放大三種工作狀態(tài)，所以其不可以作為開關(guān)元件使用。（）15、半導(dǎo)體二極管、三極管、MOS管在數(shù)字電路中均可以作為開關(guān)元件來使用。（）三、

4、選擇題1、下列哪些信號屬于數(shù)字信號（）。A、正弦波信號 B、時(shí)鐘脈沖信號 C、音頻信號 D、視頻圖像信號2、數(shù)字電路中的三極管工作在（）。A、飽和區(qū) B、截止區(qū) C、飽和區(qū)或截止區(qū) D、放大區(qū)3、十進(jìn)制整數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)一般采用（）A、除2取余法 B、除2取整法 C、除10取余法 D、除10取整法4、將十進(jìn)制小數(shù)轉(zhuǎn)換為二進(jìn)制數(shù)一般采用（）A、乘2取余法 B、乘2取整法 C、乘10取余法 D、乘10取整法5、在（）的情況下，函數(shù)運(yùn)算的結(jié)果是邏輯“0”A、全部輸入是“0” B、任一輸入是“0” C、任一輸入是“1” D、全部輸入是“1”6、在（）的情況下，函數(shù)運(yùn)算的結(jié)果是邏輯“1”A、全部輸入是“

5、0” B、任一輸入是“0” C、任一輸入是“1” D、全部輸入是“1”7、在（）的情況下，函數(shù)運(yùn)算的結(jié)果是邏輯“1”A、全部輸入是“0” B、任一輸入是“0” C、任一輸入是“1” D、全部輸入是“1”8、邏輯表達(dá)式（）A、 B、 C、 D、9、邏輯表達(dá)式=（）A、 B、 C、 D、10、下列邏輯式中，正確的是（）A、 B、 C、 D、11、下列邏輯式中，正確的是（）A、 B、 C、 D、12、邏輯函數(shù)式,化簡后結(jié)果是（） A、 B、 C、 D、13、全部的最小項(xiàng)之和恒為（）A、0 B、1 C、0或1 D、非0非114、對于四變量邏輯函數(shù)，最小項(xiàng)有（）個A、0 B、1 C、4 D、1615、正

6、邏輯是指（）A、高電平用“1”表示 B、低電平用“0”表示C、高電平用“1”表示，低電平用“0”表示 D、高電平用“0”表示，低電平用“1”表示四、簡答題1、數(shù)制轉(zhuǎn)換（要求寫出必要的計(jì)算過程） 4、應(yīng)用邏輯代數(shù)運(yùn)算法則證明下列各式：（1） （2）5、應(yīng)用邏輯代數(shù)運(yùn)算法則證明下列各式：（1） （2）6、化簡邏輯表達(dá)式:（1） （2）五、分析計(jì)算題用公式法及化簡下列邏輯表達(dá)式，并列出真值表。 第二章 邏輯門電路一、填空題1、在邏輯門電路中，最基本的邏輯門是 、 和 。2、與門電路和或門電路具有 個輸入端和 個輸出端。3、非門電路是 端輸入、 端輸出的電路。二、判斷題1、與門、或門和非門都具有多個輸

7、入端和一個輸出端。（）2、在與門電路后面加上非門，就構(gòu)成了與非門電路。（）四、簡答題1、畫出邏輯函數(shù)的邏輯圖。2、寫出如圖所示邏輯圖的函數(shù)表達(dá)式。第三章 組合邏輯電路一、填空題1、根據(jù)邏輯功能的不同特點(diǎn)，邏輯電路可分為兩大類： 和 。2、組合邏輯電路主要是由 、 和 三種基本邏輯門電路構(gòu)成的。3、只考慮 ，而不考慮 的運(yùn)算電路，稱為半加器。4、不僅考慮 ，而且考慮 的運(yùn)算電路，稱為全加器。5、 是編碼的逆過程。二、判斷題1、在任何時(shí)刻，電路的輸出狀態(tài)只取決于該時(shí)刻的輸入，而與該時(shí)刻之前的電路狀態(tài)無關(guān)的邏輯電路，稱為組合邏輯電路。（）2、組合邏輯電路的邏輯功能可用邏輯圖、真值表、邏輯表達(dá)式、卡諾

8、圖和波形圖五種方法來描述，它們在本質(zhì)上是相通的，可以互相轉(zhuǎn)換。（）3、3位二進(jìn)制譯碼器應(yīng)有3個輸入端和8個輸出端。（）4、顯示譯碼器只有一種，是發(fā)光二極管顯示器（LED）。（）5、3線8線譯碼電路是三八進(jìn)制譯碼器。（）三、選擇題1、組合邏輯電路的輸出取決于（）A、輸入信號的現(xiàn)態(tài) B、輸出信號的現(xiàn)態(tài) C、輸出信號的次態(tài) D、輸入信號的現(xiàn)態(tài)和輸出信號的現(xiàn)態(tài)2、組合邏輯電路是由（）構(gòu)成。A、門電路 B、觸發(fā)器 C、門電路和觸發(fā)器 D、計(jì)數(shù)器3、組合邏輯電路（）A、具有記憶功能 B、沒有記憶功能 C、有時(shí)有記憶功能，有時(shí)沒有 D、以上都不對4、半加器的邏輯功能是（）A、兩個同位的二進(jìn)制數(shù)相加 B、兩個

9、二進(jìn)制數(shù)相加C、兩個同位的二進(jìn)制數(shù)及來自低位的進(jìn)位三者相加 D、兩個二進(jìn)制數(shù)的和的一半5、全加器的邏輯功能是（C）A、兩個同位的二進(jìn)制數(shù)相加 B、兩個二進(jìn)制數(shù)相加C、兩個同位的二進(jìn)制數(shù)及來自低位的進(jìn)位三者相加 D、不帶進(jìn)位的兩個二進(jìn)制數(shù)相加7、對于8421BCD碼優(yōu)先編碼器，下面說法正確的是（A）A、有10根輸入線，4根輸出線 B、有16根輸入線，4根輸出線C、有4根輸入線，16根輸出線 D、有4根輸入線，10根輸出線9、3線-8線譯碼電路是（A）譯碼器 A、三位二進(jìn)制 B、三進(jìn)制 C、三-八進(jìn)制 D、八進(jìn)制四、分析計(jì)算題1、組合電路如圖所示，分析該電路的邏輯功能。2、分析如圖所示的組合邏輯電

10、路的功能。3、設(shè)計(jì)一個樓上、樓下開關(guān)的控制邏輯電路來控制樓梯上的路燈，要求：使之在上樓前，用樓下開關(guān)打開電燈，上樓后，用樓上開關(guān)關(guān)滅電燈；或者在下樓前，用樓上開關(guān)打開電燈，下樓后，用樓下開關(guān)關(guān)滅電燈。4、用與非門設(shè)計(jì)一個舉重裁判表決電路，要求：（1）設(shè)舉重比賽有3個裁判，一個主裁判和兩個副裁判。（2）杠鈴?fù)耆e上的裁決由每一個裁判按一下自己面前的按鈕來確定。（3）只有當(dāng)兩個或兩個以上裁判判明成功，并且其中有一個為主裁判時(shí)，表明成功的燈才亮。5、某設(shè)備有開關(guān)A、B、C，要求：只有開關(guān)A接通的條件下，開關(guān)B才能接通；開關(guān)C只有在開關(guān)B 接通的條件下才能接通。違反這一規(guī)程，則發(fā)出報(bào)警信號。設(shè)計(jì)一個由

11、與非門組成的能實(shí)現(xiàn)這一功能的報(bào)警控制電路。6、設(shè)有甲乙丙三人進(jìn)行表決，若有兩人以上（包括兩人）同意，則通過表決，用ABC代表甲乙丙，用L表示表決結(jié)果。試寫出真值表，邏輯表達(dá)式，并畫出用與非門構(gòu)成的邏輯圖。 第四章 觸發(fā)器一、填空題1、觸發(fā)器具有 個穩(wěn)定狀態(tài)，在輸入信號消失后，它能保持 。2、在基本RS觸發(fā)器暗中，輸入端或能使觸發(fā)器處于 狀態(tài)，輸入端或能使觸發(fā)器處于 狀態(tài)。3、同步RS觸發(fā)器狀態(tài)的改變是與 信號同步的。4、在CP有效期間，若同步觸發(fā)器的輸入信號發(fā)生多次變化時(shí)，其輸出狀態(tài)也會相應(yīng)產(chǎn)生多次變化，這種現(xiàn)象稱為 。5、同步D觸發(fā)器的特性方程為 。6、主從觸發(fā)器是一種能防止 現(xiàn)象的觸發(fā)器。

12、7、在CP脈沖和輸入信號作用下，JK觸發(fā)器能夠具有 、 、 、和 的邏輯功能。9、對于JK觸發(fā)器，當(dāng)CP脈沖有效期間，若J=K=0時(shí)，觸發(fā)器狀態(tài) ；若時(shí)，觸發(fā)器 或 ；若J=K=1時(shí)，觸發(fā)器狀態(tài) 。10、同步觸發(fā)器屬 觸發(fā)的觸發(fā)器；主從觸發(fā)器屬 觸發(fā)的觸發(fā)器。11、邊沿觸發(fā)器是一種能防止 現(xiàn)象的觸發(fā)器。12、與主從觸發(fā)器相比， 觸發(fā)器的抗干擾能力較強(qiáng)。13、對于JK觸發(fā)器，若J=K，則可完成 觸發(fā)器的邏輯功能。14、對于JK觸發(fā)器，若，則可完成 觸發(fā)器的邏輯功能。15、將D觸發(fā)器的D端與端直接相連時(shí)，D觸發(fā)器可轉(zhuǎn)換成 觸發(fā)器。二、判斷題1、觸發(fā)器有兩個穩(wěn)定狀態(tài)，一個是現(xiàn)態(tài)，一個是次態(tài)。（）2、

13、觸發(fā)器有兩個穩(wěn)定狀態(tài)，在外界輸入信號的作用下，可以從一個穩(wěn)定狀態(tài)轉(zhuǎn)變?yōu)榱硪粋€穩(wěn)定狀態(tài)。（）3、觸發(fā)器的邏輯功能可以用真值表、卡諾圖、特性方程、狀態(tài)圖和波形圖等五種方式描述。（）4、同步D觸發(fā)器的Q端和D端的狀態(tài)在任何時(shí)刻都是相同的。（）5、主從觸發(fā)器能避免觸發(fā)器的空翻現(xiàn)象。（）6、主從觸發(fā)器存在“一次翻轉(zhuǎn)”現(xiàn)象。（）7、主從JK觸發(fā)器和邊沿JK觸發(fā)器的特性方程是相同的。（）8、采用邊沿觸發(fā)器是為了防止空翻。（）9、同一邏輯功能的觸發(fā)器，其電路結(jié)構(gòu)一定相同。（）10、僅具有反正功能的觸發(fā)器是T觸發(fā)器。（）三、選擇題1、對于觸發(fā)器和組合邏輯電路，以下（）的說法是正確的。A、兩者都有記憶能力 B、兩

14、者都無記憶能力C、只有組合邏輯電路有記憶能力 D、只有觸發(fā)器有記憶能力4、對于JK觸發(fā)器，輸入J=0、K=1，CP脈沖作用后，觸發(fā)器的應(yīng)為（）。A、0 B、1 C、可能是0，也可能是1 D、與有關(guān)5、JK觸發(fā)器在CP脈沖作用下，若使，則輸入信號應(yīng)為（）。A、 B、 C、 D、6、具有“置0” “置1” “保持” “翻轉(zhuǎn)”功能的觸發(fā)器叫（）。A、JK觸發(fā)器 B、基本RS觸發(fā)器 C、同步D觸發(fā)器 D、同步RS觸發(fā)器7、邊沿控制觸發(fā)的觸發(fā)器的觸發(fā)方式為（）。A、上升沿觸發(fā) B、下降沿觸發(fā)C、可以是上升沿觸發(fā)，也可以是下降沿觸發(fā) D、可以是高電平觸發(fā)，也可以是低電平觸發(fā)8、為避免一次翻轉(zhuǎn)現(xiàn)象，應(yīng)采用（）觸發(fā)器。A