計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合組成原理-中央處理器(五)

1、計(jì)算機(jī)學(xué)科專業(yè)基礎(chǔ)綜合組成原理-中央處理器（五）（總分：100.00，做題時(shí)間：90分鐘）一、B單項(xiàng)選擇題/B（總題數(shù)：39,分?jǐn)?shù)：39.00）1. 關(guān)于控制器的主要功能，下面說法中最準(zhǔn)確的是 。« A.產(chǎn)生時(shí)序信號(hào)« B.從主存取出一條指令« C.完成指令譯碼* D.從主存取出一條指令、完成指令譯碼、產(chǎn)生時(shí)序信號(hào)、指揮各部件完成指令指定的操作（分?jǐn)?shù)：1.00）A.B.C.D. V解析：完整角度上講，控制器的主要功能可以表述為從主存取岀一條指令、完成指令譯碼、產(chǎn)生時(shí)序信號(hào)、指揮各部件完成指令指定的操作。2. CPU功能不包括。« A.執(zhí)行指令«

2、 B.控制執(zhí)行指令的順序« C.執(zhí)行DMA操作* D.檢測(cè)并響應(yīng)中斷（分?jǐn)?shù)：1.00 ）A.B.C. VD.解析：DMA操作由DMA空制器來執(zhí)行。CPU勺功能還包括發(fā)現(xiàn)和處理“異常”。3. 存放當(dāng)前正在執(zhí)行的指令并為譯碼部件提供信息的部件是 。A.指令譯碼器* B.程序計(jì)數(shù)器* C.指令寄存器* D.地址寄存器（分?jǐn)?shù)：1.00 ）A.B.C. VD.解析：指令寄存器中主要存放的是當(dāng)前正在執(zhí)行的指令，而不是PCo4. 下面各存儲(chǔ)器件中，用于存儲(chǔ)微程序的是« A.主存« B.Cache«C.控制存儲(chǔ)器* D.輔存（分?jǐn)?shù)：1.00）A.B.C. VD.解析：控

3、制存儲(chǔ)器在 CPU內(nèi)部，主要存放微程序。5. 從一條指令的啟動(dòng)到下一條指令的啟動(dòng)的間隔時(shí)間稱為 « A.時(shí)鐘周期B.機(jī)器周期C. 工作周期«D.指令周期（分?jǐn)?shù)：1.00 ）A.B.C.D. V解析：本題主要考查的是指令周期的定義。6. 設(shè)計(jì)微程序的人員是。* A.硬件設(shè)計(jì)人員* B.軟件設(shè)計(jì)人員* C.用戶D.管理員（分?jǐn)?shù)：1.00 ）A. VB.C.D.解析：設(shè)計(jì)微程序的目的是為了控制時(shí)序，因此屬于硬件設(shè)計(jì)人員的工作范疇。7. 在CPU的狀態(tài)寄存器中，若符號(hào)標(biāo)志為“ 1”，表示運(yùn)算結(jié)果是 * A.正* B.負(fù)* C.零* D.不一定（分?jǐn)?shù):1.00）A.B. VC.D.解

4、析：狀態(tài)標(biāo)志寄存器用來存放程序狀態(tài)字（PSW程序狀態(tài)字的各位表征程序和機(jī)器運(yùn)行的狀態(tài)，是參與控制程序執(zhí)行的重要依據(jù)之一。它主要包括兩部分內(nèi)容： 一是狀態(tài)標(biāo)志，如進(jìn)位標(biāo)志（C）、結(jié)果為零標(biāo)志（Z）等，大多數(shù)指令的執(zhí)行將會(huì)影響這些標(biāo)志位；二是控制標(biāo)志，如中斷標(biāo)志、陷阱標(biāo)志等。符號(hào)標(biāo)志位SF=0表示為正數(shù)，符號(hào)標(biāo)志位 SF=1表示為負(fù)數(shù)。8. 下列說法中正確的是。« A.微程序控制方式和硬連線方式相比較，前者可以使指令的執(zhí)行速度更快B.若采用微程序控制方式，則可用 卩PC取代PC« C.控制存儲(chǔ)器通常用 RAM« D.機(jī)器周期也稱為CPU周期（分?jǐn)?shù)：1.00 ）A.B.

5、 VC.D.解析：在微程序控制方法中，卩PC的作用與在指令控制過程中PC起到的作用相同。9. 在計(jì)算機(jī)體系結(jié)構(gòu)中，CPU內(nèi)部包括程序計(jì)數(shù)器 PC存儲(chǔ)器數(shù)據(jù)寄存器 MDR指令寄存器IR和存儲(chǔ)器地址寄存器MAF等。若CPU要執(zhí)行的指令為：MOV R, #100（即將數(shù)值100傳送到寄存器 Ro中），_則CPU首先 要完成的操作是。«A.100 tR。* B.100 t MDR« C.PCt MAR* D.PCt IR（分?jǐn)?shù)：1.00 ）A.B.C. VD.解析：無論運(yùn)行什么類型的指令，CPU首先需要取指令，取指令階段的第一個(gè)操作就是將指令地址（程序計(jì)數(shù)器PC中的內(nèi)容）送往存儲(chǔ)器

6、地址寄存器。取指周期完成的微操作序列是公共的操作，與具體指令無關(guān)， 取指令操作如下：（1）將程序計(jì)數(shù)器PC中的內(nèi)容送至存儲(chǔ)器地址寄存器MAR記作（PC）tMAR （2）向主存發(fā)讀命令，記作 Read; （3）從主存中取出的指令送到存儲(chǔ)器數(shù)據(jù)寄存器MDR記作M（MARTMDR （4）將MDF的內(nèi)容送至指令寄存器IR中，記作（MDRTIR； （5）將PC的內(nèi)容遞增，為取下一條指令做好準(zhǔn)備， 記作（PC）+1tPC 題中雖然給出了一條具體的指令“ MOV RQ #100”，實(shí)際上 CPU首先要完成的操作是取 指令，與具體指令是沒有關(guān)系的。10. 構(gòu)成控制信號(hào)序列的最小單位是 。* A.微程序

7、1; B.微指令C.微命令D.機(jī)器指令（分?jǐn)?shù):1.00 ）A.B.C. VD.解析：控制信號(hào)序列的最小單位是微命令。11. 通常情況下，微指令位數(shù)最長(zhǎng)的編碼方法是 。« A.直接表示法/直接控制法* B.字段直接編碼表示法* C.字段間接編碼表示法« D.混合表示法（分?jǐn)?shù)：1.00 ）A. VB.C.D.解析：此題考查不同的微指令編碼方法的特點(diǎn)：直接表示法/直接控制法速度最快，但位數(shù)最長(zhǎng)，編碼空間利用率最低。12. 微程序控制器比硬布線控制器慢，原因是 。* A.增加了從外存讀微指令的時(shí)間* B.增加了從主存讀微指令的時(shí)間* C.增加了從IR中讀微指令的時(shí)間* D.增加了從

8、控制存儲(chǔ)器讀微指令的時(shí)間（分?jǐn)?shù)：1.00 ）A.B.C.D. V解析：微程序的執(zhí)行過程中增加了從控存讀微指令的時(shí)間，因此使得其速度慢于硬布線控制器。13. 相對(duì)于硬布線控制器，微程序控制器的特點(diǎn)是 。* A.指令執(zhí)行速度較快，修改指令的功能或擴(kuò)展指令集難* B.指令執(zhí)行速度較快，修改指令的功能或擴(kuò)展指令集容易* C.指令執(zhí)行速度較慢，修改指令的功能或擴(kuò)展指令集難* D.指令執(zhí)行速度較慢，修改指令的功能或擴(kuò)展指令集容易（分?jǐn)?shù):1.00）A.B.C.D. V解析：考查硬布線控制器和微程序控制器的特點(diǎn)。14. 微程序是在 時(shí)被執(zhí)行的。A.安裝硬件« B.安裝軟件* C.執(zhí)行指令«

9、 D.故障診斷（分?jǐn)?shù)：1.00 ）A.B.C. VD.解析：微程序的執(zhí)行是在指令執(zhí)行過程中的，通過執(zhí)行微程序產(chǎn)生時(shí)序控制信號(hào)，推進(jìn)指令執(zhí)行過程的進(jìn) 行。15. 當(dāng)微指令采用分段編碼時(shí)，我們將互斥性微命令 。« A.放在同一段中B.用多級(jí)譯碼來區(qū)分« C.放在不同段中* D.任意存放（分?jǐn)?shù)：1.00 ）A.B.C. VD.解析：本題考查字段直接編碼的特點(diǎn)。互斥性微命令是指不能同時(shí)或不能在同一個(gè)CPU周期內(nèi)并行執(zhí)行的微命令，反之則是可以并行執(zhí)行的微命令。16. 異步傳送方式常用于中，作為主要控制方式。* A.微型機(jī)的CPU內(nèi)部控制* B.硬連線控制器* C.微程序控制器* D.

10、串行I/O總線（分?jǐn)?shù)：1.00 ）A. VB.C.D.解析：異步傳輸方式會(huì)用于微型機(jī)的CPU內(nèi)部控制。17. 某計(jì)算機(jī)的指令系統(tǒng)中共有101條不同的指令，采用微程序控制方式時(shí)，控制存儲(chǔ)器中具有的微程序數(shù)目至少是。* A.100«B.102«C.103«D.104（分?jǐn)?shù)：1.00 ）A.B. VC.D.解析：除去101條機(jī)器指令所對(duì)應(yīng)的101個(gè)微程序外，至少還有一個(gè)取指微程序，所以至少有102個(gè)微程序。通常，一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序。由于任何一條機(jī)器指令的取指令操作都是相同的，因此可以將 取指令操作抽岀來編成一個(gè)獨(dú)立的微程序，這個(gè)微程序只負(fù)責(zé)將指令從主存中取岀送至

11、指令寄存器。此外，也可以編岀對(duì)應(yīng)間址周期的微程序和中斷周期的微程序。這樣，控制存儲(chǔ)器中的微程序個(gè)數(shù)應(yīng)等于指令系統(tǒng)中的機(jī)器指令數(shù)再加上對(duì)應(yīng)的取指、間址和中斷周期等公用的微程序數(shù)。若指令系統(tǒng)中具有n種機(jī)器指令，則控制存儲(chǔ)器中的微程序數(shù)至少有n+1個(gè)。18. 控制器同步控制方式是指。* A.由統(tǒng)一時(shí)序信號(hào)控制的方式* B.由握手信號(hào)控制的方式« C.由中斷控制的方式* D.由程序查詢控制的方式（分?jǐn)?shù)：1.00 ）A. VB.C.D.解析：同步是指由統(tǒng)一時(shí)序信號(hào)控制。19. 以下說法中，錯(cuò)誤的是。* A.指令執(zhí)行過程中的第一步就是取指令操作* B.為了進(jìn)行取指令操作，控制器需要得到相應(yīng)的指令

12、* C.取指令操作是控制器自動(dòng)進(jìn)行的D.在指令長(zhǎng)度相同的情況下，所有取指令的操作都是相同的（分?jǐn)?shù)：1.00 ）A.B. VC.D.解析：取指令操作完成的任務(wù)是將當(dāng)前指令從主存中取岀來并送至指令寄存器中去。這是指令運(yùn)行過程中 的第一步，與具體指令無關(guān)。取指令操作是控制器自動(dòng)進(jìn)行的，是控制器固有的功能。只要指令的長(zhǎng)度相 同，取指令的操作都是相同的。一條指令運(yùn)行過程可以分為3個(gè)階段：取指令階段、分析取數(shù)階段和執(zhí)行指令階段。其中取指令階段的操作對(duì)任何一條指令來說都是必須要執(zhí)行的操作，所以稱為公共操作。完成 取指階段任務(wù)的時(shí)間稱為取指周期。如果指令長(zhǎng)度不相同，長(zhǎng)指令的取指令操作將要比短指令復(fù)雜。20.

13、微指令中的微地址表示。« A.微操作的對(duì)象« B.存放微操作結(jié)果的地址« C.微操作數(shù)地址« D.后繼微指令地址（分?jǐn)?shù)：1.00 ）A.B.C.D. V解析：微地址表示的是后繼微指令地址。21. 通常所說的32位微處理器是指 。« A.地址總線的寬度為32位B.處理的數(shù)據(jù)長(zhǎng)度只能為 32位« C.CPU字長(zhǎng)為32位D.通用寄存器數(shù)目為32個(gè)（分?jǐn)?shù)：1.00 ）A.B.C. VD.解析：通常所說的32位微處理器是指CPU字長(zhǎng)為32位。將運(yùn)算器和控制器合稱為中央處理器（CPU），在由超大規(guī)模集成電路構(gòu)成的微型計(jì)算機(jī)中，往往將CPU制成一塊

14、芯片，稱為微處理器。CPU按照其處理信息的字長(zhǎng)可以分為8位CPU 16位CPU 32位CPU 64位CPU等。選項(xiàng)A、B、D均與微處理器的位數(shù)無關(guān)。22. 在微程序控制方式中，機(jī)器指令、微程序和微指令的關(guān)系是 。* A.每一條機(jī)器指令由一條微指令來解釋執(zhí)行* B.每一條機(jī)器指令由一段（或一個(gè)）微程序來解釋執(zhí)行* C. 一段機(jī)器指令組成的工作程序可由一條微指令來解釋執(zhí)行* D. 條微指令由若干條機(jī)器指令組成（分?jǐn)?shù)：1.00 ）A.B. VC.D.解析：機(jī)器指令是由一段（或一個(gè)）微程序來解釋執(zhí)行的，一條微程序是由若干微指令構(gòu)成的。23. 個(gè)單周期處理器，各主要功能單元的操作時(shí)間為：指令存儲(chǔ)器和數(shù)據(jù)

15、存儲(chǔ)器為0.3ns , ALU為0.2ns ,寄存器文件為0.1ns，則該CPU的時(shí)鐘周期最少應(yīng)該是 。«« D.lns（分?jǐn)?shù)：1.00）A.B.C.D. V解析：?jiǎn)沃芷谔幚砥鲿r(shí)鐘周期取為“ Load”指令的執(zhí)行時(shí)間 （最長(zhǎng)），它等于讀指令存儲(chǔ)器（取指）的時(shí)間、 讀寄存器堆（取形式地址）的時(shí)間、ALU（計(jì)算有效地址）的時(shí)間、讀數(shù)據(jù)存儲(chǔ)器（取操作數(shù)）的時(shí)間以及寫寄存 器堆（將操作數(shù)寫入目的寄存器）的時(shí)間之和，為1ns。24. 微程序存放在。« A.主存中« B.堆棧中 C.只讀存儲(chǔ)器中« D.磁盤中（分?jǐn)?shù)：1.00 ）A.B.C. VD.解析：微

16、程序存放在控制存儲(chǔ)器中，是只讀存儲(chǔ)器。25. 下列關(guān)于并行微程序控制器的說法中，正確的是 。 A.現(xiàn)行微指令的執(zhí)行與取下一條微指令的操作并行* B.現(xiàn)行微指令的執(zhí)行與取下一條微指令的操作串行* C.兩條或更多微指令的執(zhí)行在時(shí)間上并行* D.兩條或更多微指令的取微指令操作在時(shí)間上并行（分?jǐn)?shù)：1.00 ）A. VB.C.D.解析：并行微程序控制器中，在執(zhí)行現(xiàn)行微指令的同時(shí)，取下一條微指令，選項(xiàng)A的描述正確。26. 下列說法中正確的是 。* A.取指周期一定等于機(jī)器周期 B.指令字長(zhǎng)等于機(jī)器字長(zhǎng)的前提下，取指周期等于機(jī)器周期C.指令字長(zhǎng)等于存儲(chǔ)字長(zhǎng)的前提下，取指周期等于機(jī)器周期D.取指周期與機(jī)器周期

17、沒有必然聯(lián)系（分?jǐn)?shù)：1.00）A.B.C. VD.解析：指令字長(zhǎng)一般取存儲(chǔ)字長(zhǎng)的整數(shù)倍，當(dāng)指令字長(zhǎng)等于存儲(chǔ)字長(zhǎng)時(shí)，取指周期可看作機(jī)器周期27. 在微程序控制方式中，以下說法中正確的是 。I.采用微程序控制器的處理器稱為微處理器 每一條機(jī)器指令由一個(gè)微程序來解釋執(zhí)行山在微指令的編碼中，執(zhí)行效率最低的是直接編碼方式W.水平型微指令能充分利用數(shù)據(jù)通路的并行結(jié)構(gòu)« A. I 和 U« B. U 和 W« C. I和山« d. n>m 和 w（分?jǐn)?shù)：1.00 ）A.B. VC.D.解析：微處理器是相對(duì)于大型機(jī)的處理器而言的，與微程序控制器沒有必然聯(lián)系，1錯(cuò)誤

18、。微程序的設(shè)計(jì) 思想就是將每一條機(jī)器指令編寫成一個(gè)微程序，每一個(gè)微程序包含若干條微指令，每一條微指令對(duì)應(yīng)一個(gè) 或幾個(gè)微操作命令，H正確。直接編碼方式中每一位代表一個(gè)微命令，不需要譯碼，因此執(zhí)行效率最高， 山錯(cuò)誤。一條水平型微指令能定義并執(zhí)行幾種并行的基本操作，因此能更充分利用數(shù)據(jù)通路的并行結(jié)構(gòu)， W正確。28. 下列幾項(xiàng)中，流水線相關(guān)包括 。I 結(jié)構(gòu)相關(guān)數(shù)據(jù)相關(guān) 山指令相關(guān) W.控制相關(guān)* A. I，H，M，W* B. I，n，m* C. I，n，w* D. I，m，w（分?jǐn)?shù)：1.00 ）A.B.C. VD.解析：流水線相關(guān)包括：結(jié)構(gòu)相關(guān)、數(shù)據(jù)相關(guān)和控制相關(guān)。其中，結(jié)構(gòu)相關(guān)是由于不同指令欲同時(shí)

19、使用一 個(gè)部件而造成的；數(shù)據(jù)相關(guān)是指后面指令欲使用前面指令的結(jié)果時(shí)該結(jié)果還沒有產(chǎn)生；控制相關(guān)是指指令 執(zhí)行的順序發(fā)生改變而引起的流水線停頓，各類轉(zhuǎn)移指令、分支指令以及中斷或異常的岀現(xiàn)都會(huì)引起控制相關(guān)。29. 個(gè)四級(jí)流水線的處理器，連續(xù)向此流水線輸入15條指令，則在第15個(gè)時(shí)鐘周期結(jié)束時(shí)，共執(zhí)行完的指令條數(shù)為。 A.10«B.11«C.12«D.15（分?jǐn)?shù)：1.00 ）A.B.C. VD.解析：此題考查流水線的工作原理。共執(zhí)行完的指令條數(shù)為1+（15-4）=12。30. 在一個(gè)微指令周期中，。 A.只能執(zhí)行一個(gè)微操作B.能順序執(zhí)行多個(gè)微操作 C.只能執(zhí)行多個(gè)互斥微操

20、作 D.能并行執(zhí)行多個(gè)微操作（分?jǐn)?shù)：1.00 ）A.B.C.D. V解析：31. 已知一臺(tái)時(shí)鐘頻率為 2GHz的計(jì)算機(jī)的CPI為1.2。某程序P在該計(jì)算機(jī)上的指令條數(shù)為 4X109。若在該計(jì)算機(jī)上，程序P從開始啟動(dòng)到執(zhí)行結(jié)束所經(jīng)歷的時(shí)間是 4s，則運(yùn)行P所用CPU時(shí)間占整個(gè)CPU時(shí)間的 百分比大約是。«A.40% B.60%«C.80%«D.100%（分?jǐn)?shù)：1.00 ）A.B. VC.D.解析：此題考查如何根據(jù)時(shí)鐘頻率、指令條數(shù)和CPI來計(jì)算程序執(zhí)行時(shí)間。1.2 X4X10 9/2GHz=2.4s，（2.4/4） X100%=60%32. 指令流水線中，不同的指令

21、在指令流水的不同功能段中可以 。« A.順序« B.選擇C.循環(huán)« D.并行（分?jǐn)?shù):1.00 ）A.B.C.D. V解析：在指令流水線中，不同的指令在不同功能段中可以并行。33. 下列說法中，正確的是。« A.水平型微指令的執(zhí)行速度要慢于垂直型微指令B.水平型微指令的長(zhǎng)度要短于垂直型微指令C.水平型微指令的編碼空間利用率高« D.垂直型微指令中包含微操作碼字段（分?jǐn)?shù)：1.00）A.B.C.D. V解析：此題考查的知識(shí)點(diǎn)包括：水平型微指令的執(zhí)行速度要快于垂直型微指令，水平型微指令的長(zhǎng)度要長(zhǎng) 于垂直型微指令，水平型微指令的編碼空間利用率較低，垂直型

22、微指令的格式與普通機(jī)器指令的格式相仿。34. 下列特征中，不屬于有利于實(shí)現(xiàn)指令流水線的是 。 A.指令字等長(zhǎng)« B.Load/Store 指令風(fēng)格« C.尋址方式靈活多樣* D.指令格式規(guī)整統(tǒng)一（分?jǐn)?shù)：1.00 ）A.B.C. VD.解析：有利于實(shí)現(xiàn)流水線的指令特征是指令字等長(zhǎng)、Load/Store指令風(fēng)格（隱含尋址方式簡(jiǎn)單）、指令格式規(guī)整統(tǒng)一、數(shù)據(jù)和指令在存儲(chǔ)器中“對(duì)齊”存放。35. 下列關(guān)于動(dòng)態(tài)流水線和超標(biāo)量處理器的說法中，錯(cuò)誤的是 。* A.超標(biāo)量處理器中一定有多個(gè)不同的指令執(zhí)行單元* B.動(dòng)態(tài)流水線執(zhí)行指令的順序不一定是輸入指令的順序 C.超標(biāo)量處理器不一定都采用動(dòng)

23、態(tài)流水線 D.超標(biāo)量技術(shù)是指采用更多流水段個(gè)數(shù)的流水線技術(shù)（分?jǐn)?shù):1.00）A.B.C.D. V解析：超標(biāo)量技術(shù)是采用更多指令執(zhí)行部件來構(gòu)成多條流水線的技術(shù)。36. 某計(jì)算機(jī)的指令系統(tǒng)中共有101條不同的指令，采用微程序控制方式時(shí)，控制存儲(chǔ)器中具有的微程序數(shù)目至少是。«A.100«B.102«C.103«D.104（分?jǐn)?shù)：1.00 ）A.B. VC.D.解析：通常，一條機(jī)器指令對(duì)應(yīng)一個(gè)微程序。由于任何一條機(jī)器指令的取指令操作都是相同的，因此可以 將取指令操作抽岀來編成一個(gè)獨(dú)立的微程序，這個(gè)微程序只負(fù)責(zé)將指令從主存中取岀送至指令寄存器。控 制存儲(chǔ)器中的微程

24、序個(gè)數(shù)應(yīng)等于指令系統(tǒng)中的機(jī)器指令數(shù)再加上對(duì)應(yīng)的取指、間址和中斷周期等公用的微 程序數(shù)。若指令系統(tǒng)中具有n種機(jī)器指令，則控制存儲(chǔ)器中的微程序數(shù)至少有n+1個(gè)。在本題中，除去101條機(jī)器指令所對(duì)應(yīng)的101個(gè)微程序外，至少還有一個(gè)取指微程序，所以至少有102個(gè)微程序。37. 指令流水中不同功能段的執(zhí)行時(shí)間最好 。* A.相等* B.不等C.為零* D.與指令周期一致（分?jǐn)?shù)：1.00 ）A. VB.C.D.解析：不同功能段的時(shí)間相同可以提高流水線的效率。38. 下列說法中正確的是 。A.指令流水線可以縮短一條指令的執(zhí)行時(shí)間* B.實(shí)現(xiàn)指令流水線并不需要增加額外的硬件* C.指令流水線可以提高指令執(zhí)行的

25、吞吐率* D.理想情況下，每個(gè)時(shí)鐘內(nèi)都有一條指令在指令流水線中完成（分?jǐn)?shù)：1.00 ）A.B.C. VD.解析：指令流水線將延長(zhǎng)一條指令的執(zhí)行時(shí)間。一個(gè)主要原因就是盡管各個(gè)流水段處理指令的時(shí)間并不相 同，但是只能取最長(zhǎng)的時(shí)間作為流水線的工作周期；實(shí)現(xiàn)指令流水線需要增加額外的硬件，至少在流水段 之間增加鎖存器。這也是指令流水線將延長(zhǎng)一條指令的一執(zhí)行時(shí)間的重要原因；指令流水線可以提高指令 執(zhí)行的吞吐率；指令流水線存在一個(gè)建立時(shí)間，即第一條指令進(jìn)入流水線到它流岀的時(shí)間間隔。即便是理 想情況下，在第一條指令流岀之前，指令流水線在每個(gè)時(shí)鐘內(nèi)都沒有完成任何一條指令。39. 以下有關(guān)流水線相關(guān)的敘述中，正確

26、的是 。« A.所有數(shù)據(jù)相關(guān)都能通過轉(zhuǎn)發(fā)得到解決« B.可以通過調(diào)整指令順序和插入nop指令消除所有的數(shù)據(jù)相關(guān)« C.五段流水線中Load-Use數(shù)據(jù)相關(guān)不會(huì)引起一個(gè)時(shí)鐘周期的阻塞 D. 條分支指令與緊隨其后的一條ALU運(yùn)算指令肯定會(huì)發(fā)生數(shù)據(jù)相關(guān)（分?jǐn)?shù)：1.00 ）A.B. VC.D.解析：相鄰兩條ALU運(yùn)算指令之間，相隔一條的兩條ALU運(yùn)算指令之間和相隔一條的Load指令與ALU運(yùn)算指令之間的數(shù)據(jù)冒險(xiǎn)能通過轉(zhuǎn)發(fā)解決。單純依靠“插入nop指令”就能消除所有數(shù)據(jù)相關(guān)，但是這樣做效率太低。如果通過調(diào)整指令順序，再加上插入nop指令，則能提高流水線的效率。Load-Us

27、e數(shù)據(jù)相關(guān)是由于Load指令的目的寄存器等于后一條指令的源寄存器而導(dǎo)致的。對(duì)于五段流水線（取指、譯碼、執(zhí)行、訪存、寫回），Load指令在最后一段寫入目的寄存器，而后繼指令在第三段讀寄存器源，所以Load-Use數(shù)據(jù)相關(guān)至少要引起一個(gè)時(shí)鐘周期的阻塞。通常，分支指令并不改變?nèi)魏渭拇嫫鞯闹?，所以與緊隨其后的ALU運(yùn)算指令根本不會(huì)發(fā)生數(shù)據(jù)相關(guān)。二、B綜合應(yīng)用題/B（總題數(shù)：9,分?jǐn)?shù)：61.00）40. 下圖所示的處理機(jī)邏輯框圖中，有兩條獨(dú)立的總線和兩個(gè)獨(dú)立的存儲(chǔ)器。已知指令存儲(chǔ)器IM最大容量為16384字（字長(zhǎng)18位），數(shù)據(jù)存儲(chǔ)器DM最大容量是65536字（字長(zhǎng)16位）。各寄存器均有“打入” （Rin

28、） 和“送出” （Rout）控制命令，但圖中未標(biāo)出。設(shè)處理機(jī)格式為:加法指令可寫為“ ADD X（RJ ”。其功能是（AC°）+（R J+X）-AG，其中（RJ+X）部分通過尋址方式指向數(shù)據(jù) 存儲(chǔ)器，現(xiàn)取R為R。試畫出ADD指令從取指令開始到執(zhí)行結(jié)束的操作序列圖，寫明基本操作步驟和相應(yīng) 的微操作控制信號(hào)。（分?jǐn)?shù)：7.00 ）正確答案：（加法指令“ ADD X（R） ”是一條隱含指令，其中一個(gè)操作數(shù)來自AC，另一個(gè)操作數(shù)在數(shù)據(jù)存儲(chǔ)器中，地址由通用寄存器的內(nèi)容 （Ri）加上指令格式中的 X量值決定，可認(rèn)為這是一種變址尋址。因此，指 令周期的操作流程圖如下圖所示。相應(yīng)的微操作控制信號(hào)列在框

29、圖外。*）解析：41. 如圖所示，某計(jì)算機(jī)的內(nèi)部數(shù)據(jù)通路如下: 完成如下要求：(1) 數(shù)據(jù)指令STA R，(R2)，其指令的功能是將寄存器Ri的內(nèi)容傳送至(R2)中存儲(chǔ)的內(nèi)存地址所代表的存儲(chǔ)單元中。請(qǐng)畫出指令周期流程圖。(2) 標(biāo)出各微操作信號(hào)序列。(分?jǐn)?shù)：7.00) 正確答案：(見流程圖。*)解析：42. 下圖為某計(jì)算機(jī)主機(jī)示意圖，各部分之間的連線表示數(shù)據(jù)通路，數(shù)據(jù)傳送方向如箭頭所示。(1)給出圖中寄存器A、B、C、D的名稱。(2)簡(jiǎn)述取指令的數(shù)據(jù)通路。(3)簡(jiǎn)述取數(shù)指令LOADX的數(shù)據(jù)通路(完 成功能(X) -AC其中X為主存地址，由指令的地址碼字段給出)。(4)簡(jiǎn)述存數(shù)指令STOREC的

30、數(shù)據(jù)通路(完 成功能(AC)tX,其中X為主存地址，由指令的地址碼字段給出 )。(5)簡(jiǎn)述加法指令A(yù)DDX的數(shù)據(jù)通路(完 成功能(X)+(AC) -AC其中X為主存地址，由指令的地址碼字段給出 )。(分?jǐn)?shù)：7.00 )正確答案：(1)A為主存數(shù)據(jù)寄存器 MDR B為主存地址寄存器 MARC為指令寄存器IR , D為程序計(jì)數(shù)器 PC (2)取指令的數(shù)據(jù)通路為：C-BMKA-Co(3)取數(shù)指令LOAD X的功能是將指令地址碼字段指出的主存單元的內(nèi)容讀到累加器 AC中。由于該機(jī)中數(shù)據(jù)寄存器 MAR與AC無直接通路，故由圖可知，需要經(jīng)過ALU來實(shí)現(xiàn)數(shù)據(jù)傳送。取指階段的數(shù)據(jù)通路同(1)，執(zhí)行階段的數(shù)據(jù)通

31、路為：C(或A)-BMKA-ALUAG(4)存數(shù)指令STOREX的數(shù)據(jù)通路取指階段同(2)，執(zhí)行階段為：C(或A)-BM AOA-M (5)加法指令A(yù)DDX的數(shù)據(jù)通路取指階段同(2)，執(zhí)行階段為：*)解析：43. 某模型機(jī)的數(shù)據(jù)通路結(jié)構(gòu)如下圖所示。用寄存器傳送語句(如PCMAR)擬岀下列指令從讀取到執(zhí)行的完整流程。(1) 數(shù)據(jù)傳送指令MOV X(R , Y(RJ，源和目的操作數(shù)地址均采用變址尋址，第1個(gè)參數(shù)X為源操作數(shù)的形式地址，第2個(gè)參數(shù)為目的操作數(shù)的形式地址，分別位于指令的第2個(gè)和第3個(gè)存儲(chǔ)字。(2) 數(shù)據(jù)求反指令COM-(Ra)，米用自減型寄存器間接尋址，結(jié)果送回自減后的地址單兀。(分?jǐn)?shù)

32、：7.00 ) 正確答案：(1)MOV X(R 0) , Y(RJ指令執(zhí)行流程中的前3步是完成取指令都有的公操作；接下來的5步是去主存中取源操作數(shù)，把取岀的數(shù)放在暫存器C中；然后的4步是形成目的操作數(shù)地址；最后 2步完成傳送操作。 PSMAR,Read;取指令 MKMDIR PC+PC POMAR,Read;取源操作數(shù)形式地址 MKMDC PC+PC C+R-MAR,Read;形成源操作數(shù)有效地址，并取源操作數(shù) MKMDKC;源操作數(shù)暫存C中 POMAR,Read;取目的操作數(shù)形式地址 MKMDD*PC+1 PC*D+R 1 -MAR;形成目的操作數(shù)有效地址*C tMDR;將源操作數(shù)送存儲(chǔ)器數(shù)

33、據(jù)寄存器*MDRM,Write;將源操作數(shù)寫入目的有效地址中(2)C0M- (R o)指令執(zhí)行流程中的前3步是取指令操作；接下來的2步是去主存中取源操作數(shù)，把取出的數(shù)放在暫存器D中；然后將D的內(nèi)容取反，寫入目的地址中。 PSMAR,Read;取指令 mrmdr>ir PC+PC R 01TR 0, R o- 1MARRead;修改 R)的內(nèi)容(源和目的操作數(shù)地址 ) MRMDR>D;取出源操作數(shù) DMDR;將源操作數(shù)取反 MDQM, Write; 寫入目的地址中 )解析：44. 某計(jì)算機(jī)有如下部件：ALU移位器，主存M,主存數(shù)據(jù)寄存器 MDR主存地址寄存器 MAR指令寄存器 IR，

34、通用寄存器R。暫存器C和D(1)請(qǐng)將各邏輯部件組成一個(gè)數(shù)據(jù)通路，并標(biāo)明數(shù)據(jù)流向。 畫出“ add R，(R2)+ ”指令的指令周期流程圖，指令功能是(R1)+(R 2) TR1。(分?jǐn)?shù)：7.00 ) 正確答案：(1)各功能部件連接成如下圖所示數(shù)據(jù)通路：*(2)此指令為RS型指令，一個(gè)操作數(shù)在 R中，另一個(gè)操作數(shù)在 Rs為地址的內(nèi)存單元中，相加結(jié)果放在R1中。送當(dāng)前指令地址到 MAR取當(dāng)前指令到IR，PC+1,為取下條指令做好準(zhǔn)備。)解析：取R1操作數(shù)-C暫存器。送地址到 MAR取出內(nèi)存單元中的操作數(shù)tD暫存器。相加后將和數(shù)“。(1)寫出圖中45. 下圖是一個(gè)簡(jiǎn)化的CPU與主存連接結(jié)構(gòu)示意圖(圖

35、中省略了所有多路選擇器)。其中有一個(gè)累加寄存器 AG 個(gè)狀態(tài)寄存器和其他四個(gè)寄存器(主存地址寄存器MAR主存數(shù)據(jù)寄存器MDR程序計(jì)數(shù)器PC和指令 寄存器IR)，各部件及其之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向a、b、c、d四個(gè)寄存器的名稱。(2)簡(jiǎn)述圖中指令從主存取到控制器的過程。(3)說明數(shù)據(jù)從主存取出、運(yùn)算、寫回主存所經(jīng)過的數(shù)據(jù)通路(假定數(shù)據(jù)地址已在MAF中) o(分?jǐn)?shù)：7.00 )正確答案：(1)b單向連接微控制器，由微控制器的作用不難得知b是指令寄存器(IR) ; a和c直接連接主存，只可能是MDF和MAR c到主存是單向連接，a和主存雙向連接，根據(jù)指令執(zhí)行的特點(diǎn)，MARK單向給

36、主存?zhèn)魉偷刂罚鳰DR既存放從主存中取岀的數(shù)據(jù)又要存放將要寫入主存的數(shù)據(jù)，因此c為主存地址寄存器(MAR),a為主存數(shù)據(jù)寄存器(MDR)°d具有自動(dòng)加1的功能，且單向連接MAR不難得出為程序計(jì)數(shù)器(PC)。 因此，a為MDR b為IR，c為MAR d為PC0 (2)先從程序計(jì)數(shù)器(PC)中取出指令地址，將指令地址送入 主存地址寄存器(MAR)，在相關(guān)的控制下從主存中取出指令送至主存數(shù)據(jù)寄存器(MDR)，然后將MDF中的指令送至指令寄存器(IR)，最后流向微控制器，供微控制器分析并執(zhí)行指令。因此，取指令的數(shù)據(jù)通路為：PCMAR M(MARMDR>IRt控制器 (3)與(2)的分析類似，根據(jù) MAF中的地址去主存取數(shù)據(jù)，將取出的數(shù) 據(jù)送至主存數(shù)據(jù)寄存器(MDR),然后將MDF中的數(shù)據(jù)送至ALU進(jìn)行運(yùn)算，運(yùn)算的結(jié)果送至累加器(AC)，運(yùn)算 結(jié)束后將AC中的結(jié)果送至MDR最后將MDF中的