第6章半導(dǎo)體存儲(chǔ)器

1、第6章 半導(dǎo)體存儲(chǔ)器v半導(dǎo)體存儲(chǔ)器是一種由半導(dǎo)體器件構(gòu)成的能夠存儲(chǔ)數(shù)據(jù)、運(yùn)算結(jié)果、操作指令的邏輯部件。主要用于計(jì)算機(jī)的內(nèi)存儲(chǔ)器。v本章對(duì)其特點(diǎn)、分類、技術(shù)指標(biāo)予以簡單介紹，并介紹基本存儲(chǔ)單元的組成原理，集成半導(dǎo)體存儲(chǔ)器的工作原理及功能。v本章重點(diǎn)要求掌握各類存儲(chǔ)器的特點(diǎn)、存儲(chǔ)器容量擴(kuò)展和用存儲(chǔ)器實(shí)現(xiàn)組合電路。6.1 概 述v 半導(dǎo)體存儲(chǔ)器的特點(diǎn)及分類按制造工藝的不同可把存儲(chǔ)器分成TTL型和MOS型存儲(chǔ)器兩大類。vTTL型速度快，常用作計(jì)算機(jī)的高速緩沖存儲(chǔ)器。vMOS型具有工藝簡單、集成度高、功耗低、成本低等特點(diǎn)，常用作計(jì)算機(jī)的大容量內(nèi)存儲(chǔ)器。6.1 概 述v 半導(dǎo)體存儲(chǔ)器的特點(diǎn)及分類按存儲(chǔ)二值

2、信號(hào)的原理不同存儲(chǔ)器分為靜態(tài)存儲(chǔ)器和動(dòng)態(tài)存儲(chǔ)器兩種。v靜態(tài)存儲(chǔ)器是以觸發(fā)器為基本單元來存儲(chǔ)0和1的，在不失電的情況下，觸發(fā)器狀態(tài)不會(huì)改變；v動(dòng)態(tài)存儲(chǔ)器是用電容存儲(chǔ)電荷的效應(yīng)來存儲(chǔ)二值信號(hào)的。電容漏電會(huì)導(dǎo)致信息丟失，因此要求定時(shí)對(duì)電容進(jìn)行充電或放電。按工作特點(diǎn)不同半導(dǎo)體存儲(chǔ)器分成只讀存儲(chǔ)器、隨機(jī)存取存儲(chǔ)器和順序存取存儲(chǔ)器。6.1 概 述v半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)存取容量：表示存儲(chǔ)器存放二進(jìn)制信息的多少。二值信息以字的形式出現(xiàn)。一個(gè)字包含若干位。一個(gè)字的位數(shù)稱做字長。v通常，用存儲(chǔ)器的存儲(chǔ)單元個(gè)數(shù)表示存儲(chǔ)器的存儲(chǔ)容量，即存儲(chǔ)容量表示存儲(chǔ)器存放二進(jìn)制信息的多少。存儲(chǔ)容量應(yīng)表示為字?jǐn)?shù)乘以位數(shù)。v選中哪些

3、存儲(chǔ)單元，由地址譯碼器的輸出來決定。即由地址碼來決定。地址碼的位數(shù)n與字?jǐn)?shù)之間存在2n=字?jǐn)?shù)的關(guān)系。如果某存儲(chǔ)器有10個(gè)地址輸入端，那它就能存210=1024個(gè)字。6.1 概 述v半導(dǎo)體存儲(chǔ)器的技術(shù)指標(biāo)存取周期：存儲(chǔ)器的性能取決于存儲(chǔ)器的存取速率。存儲(chǔ)器的存取速度用存取周期或讀寫周期來表征。把連續(xù)兩次讀（寫）操作間隔的最短時(shí)間稱為存取周期。6.2 只讀存儲(chǔ)器v半導(dǎo)體只讀存儲(chǔ)器(Read-only Memory, ROM)是具有n個(gè)輸入b個(gè)輸出的組合邏輯電路。地址輸入地址輸入Address input數(shù)據(jù)輸出數(shù)據(jù)輸出Data outputCS片選控制線片選控制線6.2 只讀存儲(chǔ)器v只讀存儲(chǔ)器存儲(chǔ)

4、了一個(gè)n輸入b輸出的組合邏輯功能的真值表。2輸入輸入4輸出組合邏輯功能表輸出組合邏輯功能表 地地 址址 內(nèi)內(nèi) 容容A1 A0D3D2D1D00 00 11 01 10101101101011100可以將其存儲(chǔ)在可以將其存儲(chǔ)在224的只讀存儲(chǔ)器中的只讀存儲(chǔ)器中6.2 只讀存儲(chǔ)器v只讀存儲(chǔ)器是一種組合電路，當(dāng)信息被加工時(shí)或被編程時(shí)，認(rèn)為信息是存儲(chǔ)在ROM中。v其特點(diǎn)是電路結(jié)構(gòu)簡單，電路形式和規(guī)格比較統(tǒng)一，在操作過程中只能讀出信息不能寫入。v通常用其存放固定的數(shù)據(jù)和程序，如計(jì)算機(jī)系統(tǒng)的引導(dǎo)程序、監(jiān)控程序、函數(shù)表、字符等。v只讀存儲(chǔ)器為非易失性存儲(chǔ)器(nonvolatile memory)，去掉電源，

5、所存信息不會(huì)丟失。分 類vROM按存儲(chǔ)內(nèi)容的寫入方式，可分為固定ROM可編程序只讀存儲(chǔ)器(Programmable Read Only Memory，簡稱PROM)可 擦 除 可 編 程 序 只 讀 存 儲(chǔ) 器 ( E r a s a b l e Programmable Read Only Memory，簡稱EPROM)。 固定只讀存儲(chǔ)器ROMv固定ROM，在制造時(shí)根據(jù)特定的要求做成固定的存儲(chǔ)內(nèi)容，出廠后，用戶無法更改，只能讀出。v有TTL型和MOS型ROM兩種。 固定只讀存儲(chǔ)器ROMvROM由地址譯碼器、存儲(chǔ)矩陣、輸出和控制電路組成，如圖6-1所示。地地 址址 譯譯 碼碼 器器地地 址址

6、輸輸 入入W0WN-1存儲(chǔ)矩陣存儲(chǔ)矩陣 NM輸出及控制電路輸出及控制電路D0DM-1數(shù)據(jù)輸出數(shù)據(jù)輸出圖圖6-1 ROM結(jié)構(gòu)圖結(jié)構(gòu)圖 固定只讀存儲(chǔ)器ROMv圖6-2是一個(gè)44位的NMOS固定ROM。圖圖6-2 NMOS固定固定ROMA0A1W0W1W2W3+VDDD3D2D1D0D3D2D1D011&1111存存儲(chǔ)儲(chǔ)矩矩陣陣輸出輸出電路電路地址譯碼地址譯碼字線字線位線位線D3D2D1D0W3W2W1W0 固定只讀存儲(chǔ)器ROMv圖6-3是ROM的點(diǎn)陣圖。D3D2D1D0W3W2W1W0圖圖6-3 ROM的符號(hào)矩陣的符號(hào)矩陣表表6-1 ROM中的信息表中的信息表 地地 址址 內(nèi)內(nèi) 容容A1

7、A0D3D2D1D00 00 11 01 10101101101011100存儲(chǔ)矩陣的輸出和輸入是或的關(guān)系，這種存儲(chǔ)矩存儲(chǔ)矩陣的輸出和輸入是或的關(guān)系，這種存儲(chǔ)矩陣是或矩陣。陣是或矩陣。地址譯碼器的輸出和輸入是與的關(guān)系，因此地址譯碼器的輸出和輸入是與的關(guān)系，因此ROM是一個(gè)多輸入變量（地址）和多輸出變量（數(shù)據(jù)）是一個(gè)多輸入變量（地址）和多輸出變量（數(shù)據(jù)）的與或邏輯陣列。的與或邏輯陣列。位線與字線之間邏輯關(guān)系為：位線與字線之間邏輯關(guān)系為： D0=W0+W1 D1=W1+W3 D2=W0+W2+W3 D3=W1+W3可編程只讀存儲(chǔ)器(PROM)vPROM的存儲(chǔ)內(nèi)容可以由使用者編制寫入，但只能寫入一次

8、，一經(jīng)寫入就不能再更改。vPROM和ROM的區(qū)別在于ROM由廠家編程，而PROM由用戶編程。出廠時(shí)PROM的內(nèi)容全是1或全是0，使用時(shí)，用戶可以根據(jù)需要編好代碼，寫入PROM中?？删幊讨蛔x存儲(chǔ)器(PROM)v圖6-4為一種PROM的結(jié)構(gòu)圖，存儲(chǔ)矩陣的存儲(chǔ)單元由雙極型三極管和熔斷絲組成。可擦可編程只讀存儲(chǔ)器(EPROM)vPROM只能寫一次的原因是熔絲斷了，不能再接通。vE P R O M 的 存 儲(chǔ) 內(nèi) 容 可 以 改 變 ， 但EPROM所存內(nèi)容的擦除或改寫，需要專門的擦抹器和編程器實(shí)現(xiàn)。在工作時(shí)，也只能讀出?？刹量删幊讨蛔x存儲(chǔ)器(EPROM)v可擦除可編程存儲(chǔ)器又可以分為：v光 可 擦 除

9、 可 編 程 存 儲(chǔ) 器 U V E P R O M (UltraViolet Erasable Programmable ReadOnly Memory)可擦可編程只讀存儲(chǔ)器(EPROM)v可擦除可編程存儲(chǔ)器又可以分為：v電可擦除可編程存儲(chǔ)器E2PROM (Electrical Erasable Programmable ReadOnly Memory)v快閃存儲(chǔ)器(Flash Memory)等。v快閃存儲(chǔ)器以其高集成度、大容量、低成本和使用方便等優(yōu)點(diǎn)得到廣泛應(yīng)用。例如在一些較新的計(jì)算機(jī)主板上采用Flash ROM BIOS，會(huì)使得BIOS 升級(jí)變得非常方便。例6-1v試用ROM設(shè)計(jì)一個(gè)能實(shí)

10、現(xiàn)函數(shù)y=x2的運(yùn)算表電路，x的取值范圍為015的正整數(shù)。v解：因?yàn)樽宰兞縳的取值范圍為015的正整數(shù)，所以應(yīng)用4位二進(jìn)制正整數(shù)，用B=B3B2B1B0表示，而 y的最大值是225，可以用8位二進(jìn)制數(shù)Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。v根據(jù)y=x2的關(guān)系可列出Y7、 Y6、Y5、Y4、Y3、Y2、Y1、Y0與B3、B2、B1、B0之間的關(guān)系如表6-2所示。例6-10149162536496481100121144169196225十進(jìn)制數(shù)注0 0 0 0 0 0 0 00 0 0 0 0 0 0 10 0 0 0 0 1 0 00 0 0 0 1 0 0 10 0 0 1 0 0 0

11、00 0 0 1 1 0 0 10 0 1 0 0 1 0 00 0 1 1 0 0 0 10 1 0 0 0 0 0 00 1 0 1 0 0 0 10 1 1 0 0 1 0 00 1 1 1 1 0 0 11 0 0 1 0 0 0 01 0 1 0 1 0 0 11 1 0 0 0 1 0 01 1 1 0 0 0 0 1Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0輸 出0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1

12、 1 1B3 B2 B1 B0輸 入例6-16.3 隨機(jī)存取存儲(chǔ)器v隨機(jī)存取存儲(chǔ)器RAM (Random Access Memory)可隨時(shí)從任一指定地址存入(寫入)或取出(讀出)信息。v在計(jì)算機(jī)中，RAM用作內(nèi)存儲(chǔ)器和高速緩沖存儲(chǔ)器。vRAM分為靜態(tài)SRAM和動(dòng)態(tài)DRAM；靜態(tài)RAM又分為雙極型和MOS型。6.3 隨機(jī)存取存儲(chǔ)器v靜態(tài)RAM (Static RAM，SRAM)一旦將1個(gè)字寫入某個(gè)存儲(chǔ)位置中，只要不斷電，其存儲(chǔ)內(nèi)容保持不變，除非該存儲(chǔ)位置被重新寫入信息。v動(dòng)態(tài)RAM (Dynamic RAM，DRAM)，必須對(duì)存儲(chǔ)的數(shù)據(jù)進(jìn)行讀出和重寫操作來周期地刷新，否則存儲(chǔ)器中的數(shù)據(jù)將會(huì)消失

13、。6.3 隨機(jī)存取存儲(chǔ)器v大多數(shù)RAM在斷電后，所存儲(chǔ)的數(shù)據(jù)會(huì)消失，是易失性存儲(chǔ)器(volatile memory)。v一些RAM在斷電后仍能保持存儲(chǔ)的數(shù)據(jù)不變，如老式的磁芯存儲(chǔ)器和現(xiàn)代的CMOS靜態(tài)RAM。CMOS靜態(tài)RAM含有一個(gè)壽命為10年的鋰電池。v近年來，出現(xiàn)了非易失性鐵電RAM (ferroelectric RAM)，這些器件將磁元件和電元件組合在單個(gè)IC芯片上，斷電后，保持狀態(tài)不變。靜態(tài)RAMvRAM具有地址輸入、控制輸入、數(shù)據(jù)輸出和數(shù)據(jù)輸入。地址輸入地址輸入數(shù)據(jù)輸入數(shù)據(jù)輸入控制輸入控制輸入數(shù)據(jù)輸出數(shù)據(jù)輸出Chip-select (CS)inputOutput-enable (O

14、E) inputWrite-enable (WE)靜態(tài)RAMv靜態(tài)RAM中存儲(chǔ)單元的工作原理與D鎖存器類似，不同于邊沿式D觸發(fā)器。v即無論什么時(shí)候選中WE輸入，所選存儲(chǔ)單元的鎖存器總是打開的或是透明的，輸入數(shù)據(jù)流入或通過鎖存器。所存儲(chǔ)的實(shí)際值是在鎖存器關(guān)閉時(shí)存在的值。靜態(tài)RAMv靜態(tài)RAM通常只具有兩種已定義的存儲(chǔ)操作：v讀 當(dāng)CS和OE有效時(shí)，地址呈現(xiàn)在地址輸入端上，所選存儲(chǔ)位置上的鎖存器輸出被傳遞到DOUT。v寫 地址呈現(xiàn)在地址輸入端，數(shù)據(jù)字呈現(xiàn)在DIN上，接著CS和WE有效；所選存儲(chǔ)位置上的鎖存器被打開，輸入字被存儲(chǔ)。靜態(tài)RAMv靜態(tài)RAM的內(nèi)部結(jié)構(gòu)v靜態(tài)RAM中的每一位存儲(chǔ)單元具有圖示

15、電路相同功能。vSRAM單元被組合成帶有附加控制邏輯的陣列中，形成完整的靜態(tài)RAM。靜態(tài)RAMv84靜態(tài)RAM的內(nèi)部結(jié)構(gòu)在讀操作中，輸在讀操作中，輸出數(shù)據(jù)是地址輸出數(shù)據(jù)是地址輸入的組合函數(shù)，入的組合函數(shù)，在輸出總線使能在輸出總線使能時(shí)，改變地址線時(shí)，改變地址線是無損害的。讀是無損害的。讀操作的存取時(shí)間操作的存取時(shí)間是從最后一個(gè)地是從最后一個(gè)地址輸入變得穩(wěn)定址輸入變得穩(wěn)定開始計(jì)算的。開始計(jì)算的。靜態(tài)RAMv84靜態(tài)RAM的內(nèi)部結(jié)構(gòu)在寫操作中，輸在寫操作中，輸入數(shù)據(jù)存儲(chǔ)在鎖入數(shù)據(jù)存儲(chǔ)在鎖存器中。在存器中。在WR_L有效的瞬有效的瞬間不要求鎖存器間不要求鎖存器的的D輸入數(shù)據(jù)達(dá)輸入數(shù)據(jù)達(dá)到穩(wěn)定，它只需

16、到穩(wěn)定，它只需要在要在WR_L失效失效前某個(gè)時(shí)刻達(dá)到前某個(gè)時(shí)刻達(dá)到即可。即可。靜態(tài)RAMv84靜態(tài)RAM的內(nèi)部結(jié)構(gòu)在寫操作中，地在寫操作中，地址輸入在址輸入在WR_L有效之前的一段有效之前的一段建立時(shí)間內(nèi)必須建立時(shí)間內(nèi)必須達(dá)到穩(wěn)定，并在達(dá)到穩(wěn)定，并在WR_L失效后的失效后的一段時(shí)間內(nèi)保持一段時(shí)間內(nèi)保持穩(wěn)定。否則數(shù)據(jù)穩(wěn)定。否則數(shù)據(jù)可能可能“噴灑噴灑”在在陣列的各個(gè)地方。陣列的各個(gè)地方。靜態(tài)RAMv84靜態(tài)RAM的內(nèi)部結(jié)構(gòu)僅當(dāng)僅當(dāng)CS_L和和WE_L同時(shí)有效同時(shí)有效時(shí)，時(shí)，WR_L在內(nèi)在內(nèi)部才有效。因而部才有效。因而一個(gè)寫周期一個(gè)寫周期(write cycle)是是從從CS_L和和WE_L有效時(shí)開

17、有效時(shí)開始，到二者中任始，到二者中任一個(gè)失效時(shí)結(jié)束。一個(gè)失效時(shí)結(jié)束。靜態(tài)RAMvSRAM的常見應(yīng)用v在小的微處理機(jī)系統(tǒng)中做數(shù)據(jù)存儲(chǔ)，通常是在“嵌入式”應(yīng)用中，如電話、烤爐、電子減振器等。通用計(jì)算機(jī)中常用DRAM。v超快速SRAM通常在高性能計(jì)算機(jī)的“高速緩沖”存儲(chǔ)器中存儲(chǔ)常用指令和數(shù)據(jù)。動(dòng)態(tài)RAMvSRAM中最基本的存儲(chǔ)器單元是D鎖存器，在分立設(shè)計(jì)中需要4個(gè)門電路，在定制設(shè)計(jì)的SRAM LSI 芯片中，需要4-6個(gè)晶體管實(shí)現(xiàn)。v為了構(gòu)建具有較高密度的RAM，芯片設(shè)計(jì)者發(fā)明了每位只用一個(gè)晶體管的存儲(chǔ)器單元。動(dòng)態(tài)RAMvDRAM的結(jié)構(gòu)v僅用一個(gè)晶體管構(gòu)建一個(gè)雙穩(wěn)元件是不可能的。動(dòng)態(tài)RAM (dyn

18、amic RAM，DRAM)中的存儲(chǔ)器單元是在微小的電容器上存儲(chǔ)信息，并通過一個(gè)MOS管來存取這些信息。位位線線字線字線DRAM中一中一位存儲(chǔ)單元位存儲(chǔ)單元通過將字線設(shè)置為高電通過將字線設(shè)置為高電平以存取這些信息。平以存取這些信息。動(dòng)態(tài)RAMvDRAM的結(jié)構(gòu)v寫入信息時(shí)，字線為高電平，MOS管導(dǎo)通，對(duì)電容充電，相當(dāng)于寫入1信息。動(dòng)態(tài)RAMvDRAM的結(jié)構(gòu)v讀出信息時(shí)，位線首先被預(yù)充電到高、低電平間的中間電壓，接著將字線設(shè)為高電平， 根據(jù)電容器的電壓是高電平還是低電平，決定被預(yù)充電的位線被推高一點(diǎn)還是推低一點(diǎn)。通過讀出放大器通過讀出放大器(sense amplifier)能檢測到這一微小變化，并

19、將其能檢測到這一微小變化，并將其恢復(fù)成相應(yīng)的恢復(fù)成相應(yīng)的0或或1。注意，讀一。注意，讀一個(gè)單元會(huì)破壞存儲(chǔ)在電容器上的個(gè)單元會(huì)破壞存儲(chǔ)在電容器上的原始電壓，因而數(shù)據(jù)在讀之后必原始電壓，因而數(shù)據(jù)在讀之后必須重新寫入原來的單元。須重新寫入原來的單元。 動(dòng)態(tài)RAMvDRAM的結(jié)構(gòu)vDRAM單元中的電容器具有很少電容量，但存取它的MOS晶體管卻有很高的阻抗，因此需要相對(duì)很長的時(shí)間(很多毫秒)才能使高電壓放電到低電平。集成RAM簡介 v圖6-14是Intel公司1k4的CMOS型靜態(tài)RAM 2114的結(jié)構(gòu)圖。行行地地址址譯譯碼碼器器 6464 存儲(chǔ)矩陣存儲(chǔ)矩陣 I/O電路電路列地址譯碼器列地址譯碼器讀寫控

20、制讀寫控制A6A7A8A9A0A1A2A3A4A5X0X63B0B63Y0Y15CS R/WD0D1D2D30 CS0/ WR執(zhí)行寫操作執(zhí)行寫操作0 CS1/ WR執(zhí)行讀操作執(zhí)行讀操作正確使用正確使用2114 RAM的關(guān)鍵是掌握各種信號(hào)的時(shí)序關(guān)系。的關(guān)鍵是掌握各種信號(hào)的時(shí)序關(guān)系。集成RAM簡介 v如圖是Intel公司的MOS型靜態(tài)RAM 2114的外引腳排列圖。集成RAM簡介 v如圖為CMOS型2k8的靜態(tài)RAM 6116外引腳排列圖。集成RAM簡介 v如圖為CMOS型8k8的靜態(tài)RAM 6264外引腳排列圖。 RAM的擴(kuò)展 vRAM的種類很多，存儲(chǔ)容量有大有小。當(dāng)一片RAM不能滿足存儲(chǔ)容量需

21、要時(shí)，就需要將若干片RAM組合起來，構(gòu)成滿足存儲(chǔ)容量要求的存儲(chǔ)器。RAM的擴(kuò)展分為位擴(kuò)展和字?jǐn)U展兩種。 RAM的擴(kuò)展 v位擴(kuò)展 v字?jǐn)?shù)滿足要求，而位數(shù)不夠時(shí)，應(yīng)采用位擴(kuò)展。v實(shí)現(xiàn)位擴(kuò)展的原則是：v多個(gè)單片RAM的I/O端并行輸出。v多個(gè)RAM的CS接到一起，作為RAM的片選端（同時(shí)被選中）；v地址端對(duì)應(yīng)接到一起，作為RAM的地址輸入端。v多個(gè)單片RAM的R/W端接到一起，作為RAM的讀/寫控制端（讀/寫控制端只能有一個(gè)）； RAM的擴(kuò)展 v位擴(kuò)展 圖圖6-15 RAM位擴(kuò)展接線圖位擴(kuò)展接線圖CSR/WA0A1A7I/O1I/O2I/O3I/O4CS2561位位RAM (1)A0 A1A7R/W

22、CS2561位位RAM (2)A0 A1A7R/WCS2561位位RAM (3)A0 A1A7R/W2561位位RAM (4)A0 A1A7R/WCS RAM的擴(kuò)展 v字?jǐn)U展v在RAM的數(shù)據(jù)位的位數(shù)足夠，而字?jǐn)?shù)達(dá)不到要求時(shí)，需要進(jìn)行字?jǐn)U展。字?jǐn)?shù)增加，地址線數(shù)相應(yīng)增加。如2568位RAM的地址線數(shù)為8條，而10248位RAM的地址線數(shù)為10條。 RAM的擴(kuò)展 v實(shí)現(xiàn)字?jǐn)U展的原則是：v多個(gè)單片RAM的I/O端并接，作為RAM的I/O端 v多片構(gòu)成字?jǐn)U展之后，每次訪問只能選中一片，選中哪一片，由字?jǐn)U展后多出的地址線決定。多出的地址線經(jīng)輸出低有效的譯碼器譯碼，接至各片RAM的CS端；v地址端對(duì)應(yīng)接到一

23、起，作為低位地址輸入端。vR/W端接到一起作為RAM的讀/寫控制端（讀寫控制端只能有一個(gè)）； RAM的擴(kuò)展 R/WA0A1A72568位位RAM (1)A0 A1A7R/W CSI/O1I/O8I/O42568位位RAM (2)A0 A1A7R/W CSI/O1I/O8I/O42568位位RAM (3)A0 A1A7R/W CSI/O1I/O8I/O42568位位RAM (4)A0 A1A7R/W CSI/O1I/O8I/O4A8A9F0F1F2F32線線-4線線譯碼器譯碼器例6-1v試用10244位RAM實(shí)現(xiàn)40968位存儲(chǔ)器。v解：40968位存儲(chǔ)器需10244位RAM的芯片數(shù)v根據(jù)2n

24、=字?jǐn)?shù)，求得4096個(gè)字的地址線數(shù)n=12，兩片10244位RAM并聯(lián)實(shí)現(xiàn)了位擴(kuò)展，達(dá)到8位的要求。v地址線A11、A10接譯碼器輸入端，譯碼器的每一條輸出線對(duì)應(yīng)接到2片10244位RAM的CS端。連接方式見圖6-17所示。片片一一片片存存儲(chǔ)儲(chǔ)容容量量總總存存儲(chǔ)儲(chǔ)器器容容量量84102484096 C例6-1例v用RAM2114和74LS138組成4k8位的存儲(chǔ)系統(tǒng)，寫出設(shè)計(jì)思想，畫出邏輯圖。解：解：RAM2114的容量是的容量是1k4位，位，若要組成若要組成4k8位的存儲(chǔ)系統(tǒng)，位的存儲(chǔ)系統(tǒng)，需同時(shí)進(jìn)行字位擴(kuò)展，首先進(jìn)行需同時(shí)進(jìn)行字位擴(kuò)展，首先進(jìn)行用用2片片2114進(jìn)行位擴(kuò)展，組成進(jìn)行位擴(kuò)展，

25、組成1k8的的RAM，也稱為一頁面。，也稱為一頁面。在位擴(kuò)展的基礎(chǔ)上用在位擴(kuò)展的基礎(chǔ)上用4個(gè)頁面進(jìn)個(gè)頁面進(jìn)行行 字?jǐn)U展。字?jǐn)U展。習(xí)題解答v6-1 為什么用ROM可以實(shí)現(xiàn)邏輯函數(shù)式？v解：ROM的存儲(chǔ)矩陣由與陣列和或陣列組成。v與陣列的輸入為地址碼，輸出為地址譯碼器的輸出，包含了全部輸入變量的最小項(xiàng)。v或陣列的輸出（數(shù)據(jù)輸出）為最小項(xiàng)之和。v這樣，用具有2n個(gè)譯碼輸出和m位數(shù)據(jù)輸出的ROM，可以得到一組最多為m個(gè)輸出的n個(gè)變量的邏輯函數(shù)。習(xí)題解答v6-2已知固定ROM中存放四個(gè)四位二進(jìn)制數(shù)為0101，1010，0010，0100，試畫出ROM的結(jié)點(diǎn)圖。v解：四位二進(jìn)制數(shù)0101，1010，001

26、0，0100的結(jié)點(diǎn)圖如圖所示。 D3D2D1D0W3W2W1W0題題6-2的結(jié)點(diǎn)圖的結(jié)點(diǎn)圖習(xí)題解答v6-3 ROM點(diǎn)陣圖及地址線上波形圖如圖6-18，試畫出D3D0線上的波形圖。習(xí)題解答v6-3 解：由題圖示ROM結(jié)點(diǎn)圖可以得到： 10101103AAAAAWWD 010101302AAAAAAWWD 00101201AAAAAWWD 010101013100AAAAAAAAWWWD 由表達(dá)式畫出波形圖如圖所示。由表達(dá)式畫出波形圖如圖所示。習(xí)題解答v6-5 下列RAM各有多少條地址線？v（1）5122位 （2）1K8位 （3）2K1位v（4）16K1位 （5）2564位 （6）64K1位v解：

27、5122位：512=29，故有9個(gè)地址輸入端。v1K8位:1K=1024=210，故有10個(gè)地址輸入端。v2K1位:2K=2048=211，故有11個(gè)地址輸入端。v16K1位:16K=214，故有14個(gè)地址輸入端。v2564位:256=28，故有8個(gè)地址輸入端。v64K1位:64K=216，故有16個(gè)地址輸入端。習(xí)題解答v6-6 將2561位的RAM擴(kuò)展成下列存儲(chǔ)器：v（1）20481位 （2）2568位 （3）10244位v解：將2561位擴(kuò)展為（只給出所需芯片個(gè)數(shù)，邏輯圖略）20841位為字?jǐn)U展，需要位為字?jǐn)U展，需要2048=211=11個(gè)個(gè)地址輸入，需要地址輸入，需要片片2561位位RAM，一個(gè)，一個(gè)3-8譯碼器。譯碼器。8125612048 習(xí)題解答v6-6 將2561位的RAM擴(kuò)展成下列存儲(chǔ)器：v（1）20481位 （2）2568位 （3）10244位v解：將2561位擴(kuò)展為（只給出所需芯片個(gè)數(shù)，邏輯圖略）2568位為位擴(kuò)展，需要位為位擴(kuò)展，需要 8片片2561位位RAM。16125641024 10244為字、位同時(shí)擴(kuò)展，需要為字、位同時(shí)擴(kuò)展，需要1024=210=10個(gè)地址輸入，需要