計(jì)算機(jī)組成與結(jié)構(gòu)第6章-總線(xiàn)系統(tǒng)課件

1、第6章 總線(xiàn)系統(tǒng)2022-2-212目錄目錄l6.1 總線(xiàn)的概念和結(jié)構(gòu)形態(tài)總線(xiàn)的概念和結(jié)構(gòu)形態(tài) 理解理解l6.2 總線(xiàn)接口總線(xiàn)接口 了解了解l6.3 總線(xiàn)的仲裁總線(xiàn)的仲裁理解理解l6.4 總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式了解了解l6.5 HOST總線(xiàn)和總線(xiàn)和PCI總線(xiàn)總線(xiàn) 了解了解l6.6 InfiniBand標(biāo)準(zhǔn)標(biāo)準(zhǔn)了解了解2022-2-213考研大綱要求考研大綱要求(一一) 總線(xiàn)概述總線(xiàn)概述1. 總線(xiàn)的基本概念總線(xiàn)的基本概念2. 總線(xiàn)的分類(lèi)總線(xiàn)的分類(lèi)3. 總線(xiàn)的組成及性能指標(biāo)總線(xiàn)的組成及性能指標(biāo)(二二) 總線(xiàn)仲裁總線(xiàn)仲裁1. 集中仲裁方式集中仲裁方式2. 分布仲裁方式分布仲

2、裁方式(三三) 總線(xiàn)操作和定時(shí)總線(xiàn)操作和定時(shí)1. 同步定時(shí)方式同步定時(shí)方式2. 異步定時(shí)方式異步定時(shí)方式(四四) 總線(xiàn)標(biāo)準(zhǔn)總線(xiàn)標(biāo)準(zhǔn)2022-2-2146.1 總線(xiàn)的概念和結(jié)構(gòu)形態(tài)總線(xiàn)的概念和結(jié)構(gòu)形態(tài)l 6.1.1總線(xiàn)的基本概念總線(xiàn)的基本概念l 6.1.2總線(xiàn)的連接方式總線(xiàn)的連接方式l 6.1.3總線(xiàn)的內(nèi)部結(jié)構(gòu)總線(xiàn)的內(nèi)部結(jié)構(gòu)l 6.1.4總線(xiàn)結(jié)構(gòu)實(shí)例總線(xiàn)結(jié)構(gòu)實(shí)例2022-2-2156.1.1 總線(xiàn)的基本概念總線(xiàn)的基本概念l總線(xiàn)總線(xiàn)構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是構(gòu)成計(jì)算機(jī)系統(tǒng)的互聯(lián)機(jī)構(gòu)，是系統(tǒng)內(nèi)各功能部件之間進(jìn)行系統(tǒng)內(nèi)各功能部件之間進(jìn)行信息傳送的公共通路信息傳送的公共通路。l總線(xiàn)的分類(lèi)總線(xiàn)的分類(lèi) 按

3、傳送的信息分按傳送的信息分u數(shù)據(jù)總線(xiàn)、地址總線(xiàn)、控制總線(xiàn)數(shù)據(jù)總線(xiàn)、地址總線(xiàn)、控制總線(xiàn)按連接部件分按連接部件分u內(nèi)部總線(xiàn)、局部總線(xiàn)、系統(tǒng)總線(xiàn)、通信總線(xiàn)內(nèi)部總線(xiàn)、局部總線(xiàn)、系統(tǒng)總線(xiàn)、通信總線(xiàn)2022-2-216按傳送信息分類(lèi)的總線(xiàn)按傳送信息分類(lèi)的總線(xiàn)l地址總線(xiàn)地址總線(xiàn)單向單向，三態(tài)總線(xiàn)，用于傳送，三態(tài)總線(xiàn)，用于傳送地址信息地址信息；其位數(shù)決定可直接尋址的范圍；其位數(shù)決定可直接尋址的范圍；l數(shù)據(jù)總線(xiàn)數(shù)據(jù)總線(xiàn)雙向雙向，三態(tài)總線(xiàn)，用于傳送，三態(tài)總線(xiàn)，用于傳送數(shù)據(jù)信息數(shù)據(jù)信息 ；其位數(shù)有其位數(shù)有8位、位、16位、位、32位、位、64位等；位等；l控制總線(xiàn)控制總線(xiàn)傳送控制、狀態(tài)信息；傳送控制、狀態(tài)信息；其類(lèi)

4、型決定計(jì)算機(jī)的特色；位數(shù)不定。其類(lèi)型決定計(jì)算機(jī)的特色；位數(shù)不定。2022-2-217按連接部件分類(lèi)的總線(xiàn)按連接部件分類(lèi)的總線(xiàn)l內(nèi)部總線(xiàn)內(nèi)部總線(xiàn)各芯片內(nèi)部邏輯器件的連接總線(xiàn)；各芯片內(nèi)部邏輯器件的連接總線(xiàn)；l局部總線(xiàn)局部總線(xiàn)CPU與其他部件的連接總線(xiàn)；與其他部件的連接總線(xiàn)；介于介于CPU內(nèi)部總線(xiàn)和系統(tǒng)總線(xiàn)之間，可高速傳輸數(shù)據(jù)；內(nèi)部總線(xiàn)和系統(tǒng)總線(xiàn)之間，可高速傳輸數(shù)據(jù)；l系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)計(jì)算機(jī)各功能部件的連接總線(xiàn)；計(jì)算機(jī)各功能部件的連接總線(xiàn)；l通信總線(xiàn)（通信總線(xiàn)（IO總線(xiàn)）總線(xiàn)）微機(jī)系統(tǒng)與微機(jī)系統(tǒng)、其他設(shè)備之間的連接總線(xiàn)；微機(jī)系統(tǒng)與微機(jī)系統(tǒng)、其他設(shè)備之間的連接總線(xiàn)；2022-2-218M.M 擴(kuò)展板擴(kuò)

5、展板CPU 插件板插件板I/O插件板插件板BUS總線(xiàn)的物理實(shí)現(xiàn)總線(xiàn)的物理實(shí)現(xiàn)2022-2-2191、總線(xiàn)的特性、總線(xiàn)的特性l物理特性物理特性總線(xiàn)的位數(shù)，總線(xiàn)插頭、插座的形狀，引腳的排列方式等；總線(xiàn)的位數(shù)，總線(xiàn)插頭、插座的形狀，引腳的排列方式等；l功能特性功能特性確定每一根總線(xiàn)的名稱(chēng)、定義、功能與邏輯關(guān)系等，如傳送確定每一根總線(xiàn)的名稱(chēng)、定義、功能與邏輯關(guān)系等，如傳送數(shù)據(jù)、地址、控制信號(hào)；數(shù)據(jù)、地址、控制信號(hào)；l電氣特性電氣特性規(guī)定每一根總線(xiàn)上信號(hào)的傳送方向及有效電平范圍等內(nèi)容；規(guī)定每一根總線(xiàn)上信號(hào)的傳送方向及有效電平范圍等內(nèi)容；l時(shí)間特性時(shí)間特性總線(xiàn)上各信號(hào)有效的時(shí)序關(guān)系；總線(xiàn)上各信號(hào)有效的時(shí)序

6、關(guān)系；2022-2-21102、總線(xiàn)標(biāo)準(zhǔn)、總線(xiàn)標(biāo)準(zhǔn)l總線(xiàn)的標(biāo)準(zhǔn)化總線(xiàn)的標(biāo)準(zhǔn)化 為保證總線(xiàn)的性能充分發(fā)揮以及兼容問(wèn)題而提出的；為保證總線(xiàn)的性能充分發(fā)揮以及兼容問(wèn)題而提出的； 主要包括總線(xiàn)的各種特性、數(shù)據(jù)傳輸率、總線(xiàn)通信協(xié)議、主要包括總線(xiàn)的各種特性、數(shù)據(jù)傳輸率、總線(xiàn)通信協(xié)議、仲裁協(xié)議等一系列規(guī)定和約定。仲裁協(xié)議等一系列規(guī)定和約定。l總線(xiàn)標(biāo)準(zhǔn)的來(lái)源總線(xiàn)標(biāo)準(zhǔn)的來(lái)源 權(quán)威組織正式公布的標(biāo)準(zhǔn)；權(quán)威組織正式公布的標(biāo)準(zhǔn)； 實(shí)際存在的工業(yè)標(biāo)準(zhǔn)；實(shí)際存在的工業(yè)標(biāo)準(zhǔn)；l典型的標(biāo)準(zhǔn)總線(xiàn)典型的標(biāo)準(zhǔn)總線(xiàn) ISA、EISA、PCI等；等；l按總線(xiàn)標(biāo)準(zhǔn)設(shè)計(jì)的接口是按總線(xiàn)標(biāo)準(zhǔn)設(shè)計(jì)的接口是通用接口通用接口。2022-2-2111

7、3、總線(xiàn)的性能指標(biāo)、總線(xiàn)的性能指標(biāo)l總線(xiàn)寬度總線(xiàn)寬度一次總線(xiàn)操作中，最多可傳送的數(shù)據(jù)位數(shù)。一次總線(xiàn)操作中，最多可傳送的數(shù)據(jù)位數(shù)。l總線(xiàn)周期總線(xiàn)周期一次總線(xiàn)操作所需要的最小間隔時(shí)間。一次總線(xiàn)操作所需要的最小間隔時(shí)間?？偩€(xiàn)周期與總線(xiàn)的時(shí)鐘頻率成反比，即總線(xiàn)周期與總線(xiàn)的時(shí)鐘頻率成反比，即T=1/fl總線(xiàn)帶寬總線(xiàn)帶寬單位時(shí)間內(nèi)通過(guò)總線(xiàn)的數(shù)據(jù)位數(shù)，總線(xiàn)的數(shù)據(jù)傳輸率；單位時(shí)間內(nèi)通過(guò)總線(xiàn)的數(shù)據(jù)位數(shù)，總線(xiàn)的數(shù)據(jù)傳輸率；單位一般為單位一般為MB/s。2022-2-2112課本課本P186【例例1】(1)某總線(xiàn)在一個(gè)總線(xiàn)周期中并行傳送某總線(xiàn)在一個(gè)總線(xiàn)周期中并行傳送4個(gè)字節(jié)的數(shù)據(jù)，假個(gè)字節(jié)的數(shù)據(jù)，假設(shè)一個(gè)總線(xiàn)周期等

8、于一個(gè)總線(xiàn)時(shí)鐘周期，總線(xiàn)時(shí)鐘頻率為設(shè)一個(gè)總線(xiàn)周期等于一個(gè)總線(xiàn)時(shí)鐘周期，總線(xiàn)時(shí)鐘頻率為33MHz，則總線(xiàn)帶寬是多少，則總線(xiàn)帶寬是多少? l 一個(gè)總線(xiàn)周期一個(gè)總線(xiàn)周期 T =1/f=1/(33106)l 一個(gè)總線(xiàn)周期的傳送的數(shù)據(jù)量一個(gè)總線(xiàn)周期的傳送的數(shù)據(jù)量 D =4Bl 總線(xiàn)帶寬總線(xiàn)帶寬Dr = D/T = D1/T = Df = 4B33106/s=132MB/s(2)如果一個(gè)總線(xiàn)周期中并行傳送如果一個(gè)總線(xiàn)周期中并行傳送64位數(shù)據(jù)，總線(xiàn)時(shí)鐘頻率升位數(shù)據(jù)，總線(xiàn)時(shí)鐘頻率升為為66MHz，則總線(xiàn)帶寬是多少，則總線(xiàn)帶寬是多少?l 總線(xiàn)帶寬總線(xiàn)帶寬Dr = Df = 8B66106/s = 528MB/s

9、2022-2-21136.1.2 總線(xiàn)的連接方式總線(xiàn)的連接方式l適配器：又稱(chēng)接口適配器：又稱(chēng)接口實(shí)現(xiàn)高速實(shí)現(xiàn)高速CPU與低速外設(shè)之間工作速度上的匹配和同步，與低速外設(shè)之間工作速度上的匹配和同步，并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制。并完成計(jì)算機(jī)和外設(shè)之間的所有數(shù)據(jù)傳送和控制。 l單機(jī)系統(tǒng)中，總線(xiàn)結(jié)構(gòu)的三種基本類(lèi)型：?jiǎn)螜C(jī)系統(tǒng)中，總線(xiàn)結(jié)構(gòu)的三種基本類(lèi)型： 單總線(xiàn)結(jié)構(gòu)單總線(xiàn)結(jié)構(gòu)u使用一條單一的系統(tǒng)總線(xiàn)來(lái)連接使用一條單一的系統(tǒng)總線(xiàn)來(lái)連接CPU、內(nèi)存和、內(nèi)存和I/O設(shè)備。設(shè)備。 雙總線(xiàn)結(jié)構(gòu)雙總線(xiàn)結(jié)構(gòu)u在在CPU和主存之間專(zhuān)門(mén)設(shè)置了一組高速的存儲(chǔ)總線(xiàn)。和主存之間專(zhuān)門(mén)設(shè)置了一組高速的存儲(chǔ)總線(xiàn)。 三總線(xiàn)

10、結(jié)構(gòu)三總線(xiàn)結(jié)構(gòu)u在各外部設(shè)備與通道之間增加一組在各外部設(shè)備與通道之間增加一組I/O總線(xiàn)。總線(xiàn)。多總線(xiàn)結(jié)構(gòu)多總線(xiàn)結(jié)構(gòu)u通過(guò)橋?qū)⒍嗫偩€(xiàn)彼此相連。通過(guò)橋?qū)⒍嗫偩€(xiàn)彼此相連。2022-2-2114l系統(tǒng)內(nèi)的所有部件均由系統(tǒng)內(nèi)的所有部件均由系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)連接；連接；l優(yōu)點(diǎn)：優(yōu)點(diǎn)：各部件之間可直接進(jìn)行通信；系統(tǒng)易于擴(kuò)充；各部件之間可直接進(jìn)行通信；系統(tǒng)易于擴(kuò)充；l缺點(diǎn)：缺點(diǎn)：總線(xiàn)負(fù)載重；總線(xiàn)負(fù)載重；若有慢速設(shè)備，則會(huì)產(chǎn)生較大的時(shí)間延遲，降低系統(tǒng)的工若有慢速設(shè)備，則會(huì)產(chǎn)生較大的時(shí)間延遲，降低系統(tǒng)的工作效率。作效率。單總線(xiàn)結(jié)構(gòu)單總線(xiàn)結(jié)構(gòu)CPUCPU主存主存設(shè)備設(shè)備適配器適配器設(shè)備設(shè)備適配器適配器系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)

11、2022-2-2115l系統(tǒng)內(nèi)的所有部件均由系統(tǒng)內(nèi)的所有部件均由系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)連接；在連接；在CPU和主存之間再和主存之間再專(zhuān)門(mén)設(shè)置了一組高速的專(zhuān)門(mén)設(shè)置了一組高速的存儲(chǔ)總線(xiàn)存儲(chǔ)總線(xiàn)。l特點(diǎn)：特點(diǎn)：保持了單總線(xiàn)的優(yōu)點(diǎn)（簡(jiǎn)單、易擴(kuò)充）；保持了單總線(xiàn)的優(yōu)點(diǎn)（簡(jiǎn)單、易擴(kuò)充）；減輕了系統(tǒng)總線(xiàn)的工作負(fù)擔(dān)，使減輕了系統(tǒng)總線(xiàn)的工作負(fù)擔(dān)，使CPU工作效率有所提高；工作效率有所提高；但增加了硬件成本。但增加了硬件成本。雙總線(xiàn)結(jié)構(gòu)雙總線(xiàn)結(jié)構(gòu)CPU主存主存設(shè)備設(shè)備適配器適配器設(shè)備設(shè)備適配器適配器存儲(chǔ)總線(xiàn)存儲(chǔ)總線(xiàn)系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)2022-2-2116l系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)負(fù)責(zé)連接負(fù)責(zé)連接CPU、主存、主存、I/O通道；通

12、道；存儲(chǔ)總線(xiàn)存儲(chǔ)總線(xiàn)負(fù)責(zé)連接負(fù)責(zé)連接CPU與主存；與主存；I/O總線(xiàn)總線(xiàn)負(fù)責(zé)連接各負(fù)責(zé)連接各I/O適配器。適配器。l特點(diǎn)：特點(diǎn)：設(shè)置了設(shè)置了通道通道，對(duì)外設(shè)進(jìn)行統(tǒng)一的管理，分擔(dān)了，對(duì)外設(shè)進(jìn)行統(tǒng)一的管理，分擔(dān)了CPU的工作。的工作。提高了提高了CPU工作效率，同時(shí)也最大限度的提高外設(shè)的工作工作效率，同時(shí)也最大限度的提高外設(shè)的工作速度。速度。但硬件成本進(jìn)一步增加。但硬件成本進(jìn)一步增加。三總線(xiàn)結(jié)構(gòu)三總線(xiàn)結(jié)構(gòu)CPU主存主存設(shè)備適配器設(shè)備適配器設(shè)備適配器設(shè)備適配器IOPI/OI/O總線(xiàn)總線(xiàn)系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)存儲(chǔ)總線(xiàn)存儲(chǔ)總線(xiàn)2022-2-2117三總線(xiàn)結(jié)構(gòu)的又一形式三總線(xiàn)結(jié)構(gòu)的又一形式局域網(wǎng)局域網(wǎng)系統(tǒng)總線(xiàn)系

13、統(tǒng)總線(xiàn)CPUCache局部總線(xiàn)局部總線(xiàn)擴(kuò)展總線(xiàn)接口擴(kuò)展總線(xiàn)接口擴(kuò)展總線(xiàn)擴(kuò)展總線(xiàn)Modem串行接口串行接口SCSI局部局部I/OI/O控制器控制器主存主存2022-2-2118多總線(xiàn)結(jié)構(gòu)多總線(xiàn)結(jié)構(gòu)2022-2-21196.1.3 總線(xiàn)的內(nèi)部結(jié)構(gòu)總線(xiàn)的內(nèi)部結(jié)構(gòu)l早期總線(xiàn)內(nèi)部結(jié)構(gòu)早期總線(xiàn)內(nèi)部結(jié)構(gòu)實(shí)際是實(shí)際是CPU芯片芯片引腳的延伸；引腳的延伸；l早期總線(xiàn)的不足早期總線(xiàn)的不足CPU是總線(xiàn)上惟是總線(xiàn)上惟一的主控者。一的主控者。 總線(xiàn)結(jié)構(gòu)與總線(xiàn)結(jié)構(gòu)與CPU緊密相關(guān)，通用緊密相關(guān)，通用性較差。性較差。 2022-2-2120現(xiàn)代總線(xiàn)現(xiàn)代總線(xiàn)l多采用標(biāo)準(zhǔn)總線(xiàn)多采用標(biāo)準(zhǔn)總線(xiàn)與結(jié)構(gòu)、與結(jié)構(gòu)、CPU、技術(shù)無(wú)關(guān)；、技

14、術(shù)無(wú)關(guān)；又被稱(chēng)為底板總線(xiàn)。又被稱(chēng)為底板總線(xiàn)。 l現(xiàn)代總線(xiàn)可分為四個(gè)部分：現(xiàn)代總線(xiàn)可分為四個(gè)部分： 數(shù)據(jù)傳送總線(xiàn)數(shù)據(jù)傳送總線(xiàn)u地址線(xiàn)、數(shù)據(jù)線(xiàn)、控制線(xiàn)；地址線(xiàn)、數(shù)據(jù)線(xiàn)、控制線(xiàn)；仲裁總線(xiàn)仲裁總線(xiàn)u總線(xiàn)請(qǐng)求線(xiàn)、總線(xiàn)授權(quán)線(xiàn)；總線(xiàn)請(qǐng)求線(xiàn)、總線(xiàn)授權(quán)線(xiàn)； 中斷和同步總線(xiàn)中斷和同步總線(xiàn)u中斷請(qǐng)求線(xiàn)、中斷認(rèn)可線(xiàn)；中斷請(qǐng)求線(xiàn)、中斷認(rèn)可線(xiàn)； 公用線(xiàn)公用線(xiàn)u時(shí)鐘信號(hào)、電源等；時(shí)鐘信號(hào)、電源等；2022-2-2121CPUCPU多媒體多媒體PCI PCI 橋橋高速局域網(wǎng)高速局域網(wǎng)高性能圖形高性能圖形調(diào)制解調(diào)器調(diào)制解調(diào)器圖文傳真圖文傳真PCI 總線(xiàn)總線(xiàn)系統(tǒng)總線(xiàn)系統(tǒng)總線(xiàn)33 MHz33 MHz的的3232位數(shù)據(jù)通路位數(shù)據(jù)通路

15、8 MHz8 MHz的的1616位數(shù)據(jù)通路位數(shù)據(jù)通路ISA EISA標(biāo)準(zhǔn)總線(xiàn)標(biāo)準(zhǔn)總線(xiàn) 控制器控制器 SCSI SCSI 控制器控制器存儲(chǔ)器存儲(chǔ)器6.1.4 總線(xiàn)結(jié)構(gòu)實(shí)例總線(xiàn)結(jié)構(gòu)實(shí)例CPU-CPU-存儲(chǔ)器總線(xiàn)，存儲(chǔ)器總線(xiàn)，6464位位DBDB、3232位位ABAB，66.6MHz66.6MHzPCIPCI總線(xiàn)總線(xiàn)連接快速外設(shè)連接快速外設(shè)3232位位/64/64位總線(xiàn)寬度位總線(xiàn)寬度33.3MHz33.3MHzPCI-ISAPCI-ISA總線(xiàn)總線(xiàn)連接低速外設(shè)連接低速外設(shè)1616位位DBDB，2424位位ABAB8MHz8MHz何謂何謂“橋橋”？具有緩存、轉(zhuǎn)換、控具有緩存、轉(zhuǎn)換、控制功能的邏輯電路制功

16、能的邏輯電路2022-2-21226.1.5 總線(xiàn)技術(shù)的發(fā)展歷程總線(xiàn)技術(shù)的發(fā)展歷程l1981年，年，IBM公司推出了公司推出了PC/XT總線(xiàn)；總線(xiàn)；l1984年，年，Intel公司聯(lián)合幾家公司制定了公司聯(lián)合幾家公司制定了ISA總線(xiàn)規(guī)范；總線(xiàn)規(guī)范；ISA，Industry Standard Architecture，工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)，工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)l1987年，年，IBM公司推出了公司推出了MCA總線(xiàn)；總線(xiàn)；MCA，Micro Channel Architecture，微通道結(jié)構(gòu)，微通道結(jié)構(gòu)l1991年，年，Intel、Compaq等等9家公司聯(lián)合推出家公司聯(lián)合推出EISA總線(xiàn)；總線(xiàn)；EISA，Ext

17、ended Industrial Standard Architecture l1992年，視頻電子標(biāo)準(zhǔn)協(xié)會(huì)年，視頻電子標(biāo)準(zhǔn)協(xié)會(huì)(VESA)公布了公布了VL總線(xiàn)標(biāo)準(zhǔn)；總線(xiàn)標(biāo)準(zhǔn)；VL，VESA Local Bus l1992年，年，Intel公司推出了公司推出了PCI總線(xiàn)；總線(xiàn)；PCI，Peripheral Component Interconnect，外圍設(shè)備互連總線(xiàn)，外圍設(shè)備互連總線(xiàn)l1996年，年， Intel公司推出了公司推出了AGP總線(xiàn)；總線(xiàn)；AGP，Accelerated Graphics Port，加速圖形接口，加速圖形接口2022-2-2123總線(xiàn)技術(shù)的發(fā)展歷程總線(xiàn)技術(shù)的發(fā)展歷程

18、PC/XT總線(xiàn)總線(xiàn)2022-2-2124PC/XT總線(xiàn)總線(xiàn)l早期早期PC/XT微機(jī)配套的微機(jī)配套的8位系統(tǒng)總線(xiàn)，也稱(chēng)為位系統(tǒng)總線(xiàn)，也稱(chēng)為PC總線(xiàn)；總線(xiàn)；主板上包括主板上包括8個(gè)個(gè)PC/XT總線(xiàn)擴(kuò)展槽；總線(xiàn)擴(kuò)展槽；主板時(shí)鐘頻率為主板時(shí)鐘頻率為14.3128MHz；CPU時(shí)鐘為時(shí)鐘為4.77MHz，最快的訪(fǎng)存周期由，最快的訪(fǎng)存周期由4個(gè)時(shí)鐘周期構(gòu)個(gè)時(shí)鐘周期構(gòu)成，總線(xiàn)帶寬約為成，總線(xiàn)帶寬約為1MB/s；lPC/XT總線(xiàn)擴(kuò)展槽包括總線(xiàn)擴(kuò)展槽包括62個(gè)管腳；個(gè)管腳；CPU引腳經(jīng)過(guò)引腳經(jīng)過(guò)8282、8286、8288、8259、8237等芯片組等芯片組合而成；合而成；右側(cè)為右側(cè)為A列，左側(cè)為列，左側(cè)為B列

19、，各列，各31個(gè)管腳，包括地址線(xiàn)、數(shù)個(gè)管腳，包括地址線(xiàn)、數(shù)據(jù)線(xiàn)、控制線(xiàn)、狀態(tài)線(xiàn)、輔助線(xiàn)與電源線(xiàn)五類(lèi)；據(jù)線(xiàn)、控制線(xiàn)、狀態(tài)線(xiàn)、輔助線(xiàn)與電源線(xiàn)五類(lèi)；2022-2-2125 揚(yáng)聲器 8 個(gè)8 位62 引腳擴(kuò)展槽 擴(kuò)展總線(xiàn)緩沖 CPU 8088(4.77MHz) 8087（可選） ROM BIOS DRAM控制器 RAM 8237 DMA控制器 DMA頁(yè)面寄存器 8253 定時(shí)/計(jì)數(shù)器 8259 中斷控制器 8250 串行通信控制器 鍵盤(pán)與并行控制電路 2022-2-2126ISA總線(xiàn)總線(xiàn)l16位位的總線(xiàn)結(jié)構(gòu)，并保持了對(duì)的總線(xiàn)結(jié)構(gòu)，并保持了對(duì)8位總線(xiàn)的兼容性；位總線(xiàn)的兼容性；主板上也是主板上也是8個(gè)擴(kuò)展

20、槽；個(gè)擴(kuò)展槽；擴(kuò)展槽既可以插入擴(kuò)展槽既可以插入16位板卡，也可以插入位板卡，也可以插入8位板卡；位板卡；總線(xiàn)時(shí)鐘與總線(xiàn)時(shí)鐘與CPU時(shí)鐘均為時(shí)鐘均為612MHz，訪(fǎng)存周期至少，訪(fǎng)存周期至少3個(gè)時(shí)鐘個(gè)時(shí)鐘周期，總線(xiàn)帶寬約為周期，總線(xiàn)帶寬約為48MB/s；lISA總線(xiàn)設(shè)計(jì)為長(zhǎng)短插槽形式；總線(xiàn)設(shè)計(jì)為長(zhǎng)短插槽形式；前前62管腳的長(zhǎng)插槽管腳的長(zhǎng)插槽u信號(hào)分布與功能含義大致與信號(hào)分布與功能含義大致與PCPC總線(xiàn)相同；總線(xiàn)相同；后后36管腳的短插槽管腳的短插槽uISA總線(xiàn)新增，分為總線(xiàn)新增，分為C、D列，各列，各18個(gè)管腳；個(gè)管腳；2022-2-2127ISA總線(xiàn)插槽總線(xiàn)插槽同一類(lèi)型的同一類(lèi)型的插槽都是相插槽

21、都是相通的，板卡通的，板卡可以插入其可以插入其中任何一個(gè)中任何一個(gè)槽中。槽中。2022-2-2128ISA聲卡聲卡2022-2-21292022-2-2130EISA總線(xiàn)總線(xiàn)lEISA總線(xiàn)是總線(xiàn)是ISA總線(xiàn)的擴(kuò)展總線(xiàn)的擴(kuò)展數(shù)據(jù)總線(xiàn)從數(shù)據(jù)總線(xiàn)從16位變?yōu)槲蛔優(yōu)?2位，位，地址總線(xiàn)從地址總線(xiàn)從24位變?yōu)槲蛔優(yōu)?2位；位；增加了突發(fā)式傳送（增加了突發(fā)式傳送（Burst Transfer，又稱(chēng)猝發(fā)式傳送）；，又稱(chēng)猝發(fā)式傳送）；支持多處理器的高性能支持多處理器的高性能32位位標(biāo)準(zhǔn)總線(xiàn)。標(biāo)準(zhǔn)總線(xiàn)。lEISA總線(xiàn)擴(kuò)展槽的插腳分上、下兩層；總線(xiàn)擴(kuò)展槽的插腳分上、下兩層；上層同上層同ISA總線(xiàn)的兼容；總線(xiàn)的兼容

22、；下層是下層是EISA總線(xiàn)新增的信號(hào)；總線(xiàn)新增的信號(hào)；ISA插板ISA插板EISA插板EISA插板2022-2-2131PCI總線(xiàn)總線(xiàn)lPCI總線(xiàn)是一種將系統(tǒng)中外圍部件以結(jié)構(gòu)化可控制方式連接起總線(xiàn)是一種將系統(tǒng)中外圍部件以結(jié)構(gòu)化可控制方式連接起來(lái)的總線(xiàn)標(biāo)準(zhǔn)，是基于奔騰處理器而發(fā)展的總線(xiàn)。來(lái)的總線(xiàn)標(biāo)準(zhǔn)，是基于奔騰處理器而發(fā)展的總線(xiàn)。lPCI 總線(xiàn)的主要性能總線(xiàn)的主要性能數(shù)據(jù)總線(xiàn)數(shù)據(jù)總線(xiàn)32位（位（5V） ，可擴(kuò)充到，可擴(kuò)充到64位（位（3.3V） ；最多支持最多支持10 臺(tái)外設(shè)；臺(tái)外設(shè)；總線(xiàn)時(shí)鐘頻率總線(xiàn)時(shí)鐘頻率33MHz/66MHz；支持突發(fā)式傳送，最大數(shù)據(jù)傳輸速率支持突發(fā)式傳送，最大數(shù)據(jù)傳輸速率

23、528MB/s；能自動(dòng)識(shí)別外設(shè)，硬件插卡自動(dòng)識(shí)別、配置，能自動(dòng)識(shí)別外設(shè)，硬件插卡自動(dòng)識(shí)別、配置，即插即用即插即用；獨(dú)特的中間緩沖器設(shè)計(jì)方式，獨(dú)立于獨(dú)特的中間緩沖器設(shè)計(jì)方式，獨(dú)立于 CPU，并將，并將CPU子系子系統(tǒng)與外設(shè)分開(kāi)；統(tǒng)與外設(shè)分開(kāi)；支持多主設(shè)備系統(tǒng)；支持多主設(shè)備系統(tǒng)；2022-2-2132PCI插槽插槽2022-2-2133PCI系統(tǒng)結(jié)構(gòu)系統(tǒng)結(jié)構(gòu)lPCI總線(xiàn)中提出了總線(xiàn)中提出了“橋橋”的概念的概念“橋橋”連接兩條總線(xiàn)，使總線(xiàn)之間互相通信；連接兩條總線(xiàn)，使總線(xiàn)之間互相通信；PCI總線(xiàn)是在總線(xiàn)是在CPU和原來(lái)的系統(tǒng)總線(xiàn)之間插入的一級(jí)總線(xiàn)，和原來(lái)的系統(tǒng)總線(xiàn)之間插入的一級(jí)總線(xiàn)，由一個(gè)由一個(gè)橋接

24、電路橋接電路實(shí)現(xiàn)對(duì)這一層的管理，并實(shí)現(xiàn)上下之間的實(shí)現(xiàn)對(duì)這一層的管理，并實(shí)現(xiàn)上下之間的接口以協(xié)調(diào)數(shù)據(jù)的傳送。接口以協(xié)調(diào)數(shù)據(jù)的傳送。l橋的類(lèi)型橋的類(lèi)型主橋：連接主橋：連接CPU和基本和基本PCI總線(xiàn)，也稱(chēng)為總線(xiàn)，也稱(chēng)為“北橋北橋”；標(biāo)準(zhǔn)總線(xiàn)橋：連接標(biāo)準(zhǔn)總線(xiàn)橋：連接PCI總線(xiàn)和其他標(biāo)準(zhǔn)總線(xiàn)和其他標(biāo)準(zhǔn)IO總線(xiàn)；總線(xiàn)；PCI橋：連接兩條橋：連接兩條PCI總線(xiàn)；總線(xiàn)；南橋南橋2022-2-2134CPUCache 控制器控制器內(nèi)存控制器內(nèi)存控制器處理器總線(xiàn)與主處理器總線(xiàn)與主PCI總線(xiàn)橋接器總線(xiàn)橋接器高速緩存高速緩存Cache內(nèi)存內(nèi)存DRAMPCI與與PCI橋接器橋接器PCI與與ISA橋接器橋接器PCI與與

25、EISA橋接器橋接器LAN I/O控制器控制器MODEM控制器控制器I/O支持支持軟盤(pán)軟盤(pán)鍵盤(pán)鍵盤(pán)串行口串行口I/O支持支持并行口并行口聲頻聲頻處理器總線(xiàn)處理器總線(xiàn)主主PCI總線(xiàn)總線(xiàn)次次PCI總線(xiàn)總線(xiàn)ISA總線(xiàn)總線(xiàn)EISA總線(xiàn)總線(xiàn)存儲(chǔ)器存儲(chǔ)器總線(xiàn)總線(xiàn)PCI SCSI卡卡PCI 顯卡顯卡標(biāo)準(zhǔn)標(biāo)準(zhǔn)總線(xiàn)橋總線(xiàn)橋PCI橋橋主橋主橋基于基于PCI總線(xiàn)的系統(tǒng)結(jié)構(gòu)圖總線(xiàn)的系統(tǒng)結(jié)構(gòu)圖2022-2-2135Pentium PC的體系結(jié)構(gòu)的體系結(jié)構(gòu) 處理器總線(xiàn)處理器總線(xiàn)2022-2-2136AGP總線(xiàn)總線(xiàn)lAGP總線(xiàn)是一種顯示卡專(zhuān)用的局部圖形總線(xiàn)；總線(xiàn)是一種顯示卡專(zhuān)用的局部圖形總線(xiàn)；嚴(yán)格的說(shuō)，嚴(yán)格的說(shuō)，AGP不能

26、稱(chēng)為總線(xiàn)，因?yàn)樗屈c(diǎn)對(duì)點(diǎn)連接，即不能稱(chēng)為總線(xiàn)，因?yàn)樗屈c(diǎn)對(duì)點(diǎn)連接，即控制芯片和控制芯片和AGP顯示卡連接連接；顯示卡連接連接；lAGP總線(xiàn)直接與主板的北橋芯片相連，讓顯示芯片與系統(tǒng)主內(nèi)總線(xiàn)直接與主板的北橋芯片相連，讓顯示芯片與系統(tǒng)主內(nèi)存直接相連存直接相連;避免了窄帶寬的避免了窄帶寬的PCI總線(xiàn)形成的系統(tǒng)瓶頸，增加總線(xiàn)形成的系統(tǒng)瓶頸，增加3D圖形數(shù)據(jù)圖形數(shù)據(jù)傳輸速度傳輸速度;在顯存不足的情況下還可以調(diào)用系統(tǒng)主內(nèi)存。在顯存不足的情況下還可以調(diào)用系統(tǒng)主內(nèi)存。 2022-2-2137AGP插槽插槽2022-2-2138AGP接口的發(fā)展接口的發(fā)展l1996年，年，AGP 1.0圖形標(biāo)準(zhǔn)問(wèn)世；圖形標(biāo)準(zhǔn)問(wèn)世

27、；包括包括AGP 1X和和AGP 2X兩種模式；兩種模式；數(shù)據(jù)傳輸帶寬分別達(dá)到了數(shù)據(jù)傳輸帶寬分別達(dá)到了266MB/s和和533MB/s；l1998年，年，AGP 2.0規(guī)范正式發(fā)布；規(guī)范正式發(fā)布；增加了增加了AGP 4X模式，數(shù)據(jù)傳輸帶寬達(dá)到模式，數(shù)據(jù)傳輸帶寬達(dá)到1066MB/s；l1998年，年，AGP Pro接口與接口與AGP 2.0同時(shí)推出同時(shí)推出 ；在原有在原有AGP插槽的兩側(cè)進(jìn)行延伸，提供額外的電能，增強(qiáng)插槽的兩側(cè)進(jìn)行延伸，提供額外的電能，增強(qiáng)其功能。其功能。 l2000年，年，AGP3.0 規(guī)范正式發(fā)布；規(guī)范正式發(fā)布； 增加了增加了AGP 8X模式，數(shù)據(jù)傳輸帶寬達(dá)到了模式，數(shù)據(jù)傳輸

28、帶寬達(dá)到了2133MB/s；2022-2-2139286主板386主板486主板2022-2-2140Pentium主板支持PentiumII/III的主板支持Pentium4的主板2022-2-21416.2 總線(xiàn)接口總線(xiàn)接口l6.2.1 信息的傳送方式信息的傳送方式l6.2.2 接口的基本概念接口的基本概念2022-2-21426.2.1 信息的傳送方式信息的傳送方式l串行傳送串行傳送使用一條傳輸線(xiàn)，采用脈沖傳送。使用一條傳輸線(xiàn)，采用脈沖傳送。特點(diǎn)：成本比較低廉，信息傳送速度慢；特點(diǎn)：成本比較低廉，信息傳送速度慢； l并行傳送并行傳送每一數(shù)據(jù)位需要一條傳輸線(xiàn)，一般采用電位傳送；每一數(shù)據(jù)位需

29、要一條傳輸線(xiàn)，一般采用電位傳送；系統(tǒng)總線(xiàn)的信息傳送方式。系統(tǒng)總線(xiàn)的信息傳送方式。l分時(shí)傳送分時(shí)傳送總線(xiàn)傳送信息的分時(shí)復(fù)用總線(xiàn)傳送信息的分時(shí)復(fù)用u某個(gè)傳輸線(xiàn)上既傳送地址信息，又傳送數(shù)據(jù)信息。某個(gè)傳輸線(xiàn)上既傳送地址信息，又傳送數(shù)據(jù)信息。共享總線(xiàn)部件對(duì)總線(xiàn)的分時(shí)復(fù)用共享總線(xiàn)部件對(duì)總線(xiàn)的分時(shí)復(fù)用u在不同的時(shí)間內(nèi)由不同的部件使用總線(xiàn)。在不同的時(shí)間內(nèi)由不同的部件使用總線(xiàn)。串行和并行串行和并行傳送示意圖傳送示意圖例如：例如：CPU中的復(fù)用引腳中的復(fù)用引腳例如：系統(tǒng)中主模塊對(duì)例如：系統(tǒng)中主模塊對(duì)總線(xiàn)的爭(zhēng)用總線(xiàn)的爭(zhēng)用2022-2-21432022-2-21446.2.2 接口的基本概念接口的基本概念l接口接口I

30、/O設(shè)備適配器；設(shè)備適配器；指指CPU和主存、外圍設(shè)備之間通過(guò)總線(xiàn)進(jìn)行連接的邏輯部件。和主存、外圍設(shè)備之間通過(guò)總線(xiàn)進(jìn)行連接的邏輯部件。 l接口的典型功能接口的典型功能控制、緩沖、狀態(tài)、轉(zhuǎn)換、中斷等?？刂?、緩沖、狀態(tài)、轉(zhuǎn)換、中斷等。 l一個(gè)適配器必有兩個(gè)接口一個(gè)適配器必有兩個(gè)接口一個(gè)同系統(tǒng)總線(xiàn)相連，采用并行方式；一個(gè)同系統(tǒng)總線(xiàn)相連，采用并行方式；另外一個(gè)同設(shè)備相連，可能采用并行方式或是串行方式。另外一個(gè)同設(shè)備相連，可能采用并行方式或是串行方式。lCPU、接口和外圍設(shè)備之間的連接關(guān)系、接口和外圍設(shè)備之間的連接關(guān)系課本課本P192 圖圖6.7 2022-2-2145課本課本P193【例例2】利用串行

31、方式傳送字符，每秒鐘傳送的比特利用串行方式傳送字符，每秒鐘傳送的比特(bit)位數(shù)常位數(shù)常稱(chēng)為波特率。稱(chēng)為波特率。假設(shè)數(shù)據(jù)傳送速率是假設(shè)數(shù)據(jù)傳送速率是120個(gè)字符個(gè)字符/秒，每一個(gè)字符格式規(guī)秒，每一個(gè)字符格式規(guī)定包含定包含10位（起始位、停止位、位（起始位、停止位、8個(gè)數(shù)據(jù)位），問(wèn)傳送個(gè)數(shù)據(jù)位），問(wèn)傳送的波特率是多少的波特率是多少?每位占用的時(shí)間是多少每位占用的時(shí)間是多少?解：解： 波特率為：波特率為：10位位120/秒秒=1200波特波特 每個(gè)每個(gè)bit占用的時(shí)間占用的時(shí)間Td是波特率的倒數(shù)：是波特率的倒數(shù)： Td=1/1200=0.8330.001s=0.833ms2022-2-21466

32、.3 總線(xiàn)的仲裁總線(xiàn)的仲裁l6.3.1 集中式仲裁集中式仲裁l6.3.2 分布式仲裁分布式仲裁2022-2-2147總線(xiàn)的仲裁總線(xiàn)的仲裁l連接到總線(xiàn)上的功能模塊有連接到總線(xiàn)上的功能模塊有主動(dòng)主動(dòng)和和被動(dòng)被動(dòng)兩種形態(tài)；兩種形態(tài)；主方主方可以啟動(dòng)一個(gè)總線(xiàn)周期；可以啟動(dòng)一個(gè)總線(xiàn)周期；從方從方只能響應(yīng)主方請(qǐng)求；只能響應(yīng)主方請(qǐng)求；每次總線(xiàn)操作，只能有一個(gè)主方，但是可以有多個(gè)從方。每次總線(xiàn)操作，只能有一個(gè)主方，但是可以有多個(gè)從方。l多個(gè)功能模塊爭(zhēng)用總線(xiàn)時(shí)，必須由多個(gè)功能模塊爭(zhēng)用總線(xiàn)時(shí)，必須由總線(xiàn)仲裁部件總線(xiàn)仲裁部件選擇一個(gè)主選擇一個(gè)主設(shè)備使用總線(xiàn)。設(shè)備使用總線(xiàn)。l總線(xiàn)占用期總線(xiàn)占用期主方持續(xù)控制總線(xiàn)的時(shí)間

33、。主方持續(xù)控制總線(xiàn)的時(shí)間。l總線(xiàn)仲裁方式總線(xiàn)仲裁方式集中式：由集中式：由中央仲裁器中央仲裁器決定總線(xiàn)使用權(quán)的歸屬。決定總線(xiàn)使用權(quán)的歸屬。分布式：多個(gè)仲裁器競(jìng)爭(zhēng)使用總線(xiàn)。分布式：多個(gè)仲裁器競(jìng)爭(zhēng)使用總線(xiàn)。2022-2-21486.3.1 集中式仲裁集中式仲裁l 鏈?zhǔn)讲樵?xún)方式鏈?zhǔn)讲樵?xún)方式設(shè)備的優(yōu)先權(quán)設(shè)備的優(yōu)先權(quán)與總線(xiàn)控制器的距離與總線(xiàn)控制器的距離有關(guān)；有關(guān)；優(yōu)點(diǎn)優(yōu)點(diǎn)：硬件連接簡(jiǎn)單，判優(yōu)容易，設(shè)備增刪容易；：硬件連接簡(jiǎn)單，判優(yōu)容易，設(shè)備增刪容易；缺點(diǎn)缺點(diǎn)：對(duì)電路故障敏感，優(yōu)先級(jí)固定；：對(duì)電路故障敏感，優(yōu)先級(jí)固定； l 計(jì)數(shù)器定時(shí)查詢(xún)方式計(jì)數(shù)器定時(shí)查詢(xún)方式設(shè)備的優(yōu)先權(quán)由設(shè)備的優(yōu)先權(quán)由計(jì)數(shù)值計(jì)數(shù)值決定，計(jì)

34、數(shù)值為決定，計(jì)數(shù)值為0時(shí)同鏈?zhǔn)讲樵?xún)方式；時(shí)同鏈?zhǔn)讲樵?xún)方式；優(yōu)點(diǎn)優(yōu)點(diǎn)：優(yōu)先權(quán)控制靈活，對(duì)電路故障不敏感；：優(yōu)先權(quán)控制靈活，對(duì)電路故障不敏感；缺點(diǎn)缺點(diǎn)：硬件成本增加，控制復(fù)雜度高；：硬件成本增加，控制復(fù)雜度高；l 獨(dú)立請(qǐng)求方式獨(dú)立請(qǐng)求方式設(shè)備的優(yōu)先權(quán)由設(shè)備的優(yōu)先權(quán)由中央仲裁器的內(nèi)部排隊(duì)邏輯中央仲裁器的內(nèi)部排隊(duì)邏輯決定；決定；優(yōu)點(diǎn)優(yōu)點(diǎn)：響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備花費(fèi)的時(shí)間少；：響應(yīng)時(shí)間快，即確定優(yōu)先響應(yīng)的設(shè)備花費(fèi)的時(shí)間少； 對(duì)優(yōu)先次序的控制也是相當(dāng)靈活的；對(duì)優(yōu)先次序的控制也是相當(dāng)靈活的； 缺點(diǎn)缺點(diǎn)：硬件復(fù)雜度高。：硬件復(fù)雜度高。2022-2-2149鏈?zhǔn)讲樵?xún)方式（鏈?zhǔn)讲樵?xún)方式（1/2）l連接方

35、式連接方式采用采用菊花鏈菊花鏈的方式連接的方式連接所有具有總線(xiàn)使用能力的部件所有具有總線(xiàn)使用能力的部件；各設(shè)備各設(shè)備共用共用一根總線(xiàn)請(qǐng)求信號(hào)線(xiàn)一根總線(xiàn)請(qǐng)求信號(hào)線(xiàn)BR、總線(xiàn)授權(quán)信號(hào)線(xiàn)、總線(xiàn)授權(quán)信號(hào)線(xiàn)BG、總線(xiàn)忙信號(hào)線(xiàn)總線(xiàn)忙信號(hào)線(xiàn)BS與中央仲裁器連接；與中央仲裁器連接；l工作方式工作方式總線(xiàn)授權(quán)信號(hào)總線(xiàn)授權(quán)信號(hào)BG串行地從一個(gè)串行地從一個(gè)I/O接口傳送到下一個(gè)接口傳送到下一個(gè)I/O接口。接口。中央中央仲裁器仲裁器設(shè)備接口設(shè)備接口0 0設(shè)備接口設(shè)備接口1 1設(shè)備接口設(shè)備接口N NBGBRBS2022-2-2150總總線(xiàn)線(xiàn)控控制制部部件件I/O接口接口0BSBRI/O接口接口1I/O接口接口nBG數(shù)據(jù)

36、線(xiàn)數(shù)據(jù)線(xiàn)地址線(xiàn)地址線(xiàn)BS -總線(xiàn)忙總線(xiàn)忙BR-總線(xiàn)請(qǐng)求總線(xiàn)請(qǐng)求BG-總線(xiàn)同意總線(xiàn)同意I/O接口接口1鏈?zhǔn)讲樵?xún)方式（鏈?zhǔn)讲樵?xún)方式（2/2）2022-2-2151計(jì)數(shù)器定時(shí)查詢(xún)方式（計(jì)數(shù)器定時(shí)查詢(xún)方式（1/2）l連接方式連接方式省去總線(xiàn)授權(quán)信號(hào)省去總線(xiàn)授權(quán)信號(hào)BG；增加計(jì)數(shù)器增加計(jì)數(shù)器和和設(shè)備地址線(xiàn)號(hào)線(xiàn)設(shè)備地址線(xiàn)號(hào)線(xiàn)，每次相應(yīng)總線(xiàn)申請(qǐng)，由計(jì)數(shù)，每次相應(yīng)總線(xiàn)申請(qǐng)，由計(jì)數(shù)值決定響應(yīng)的順序。值決定響應(yīng)的順序。l工作方式工作方式有總線(xiàn)請(qǐng)求時(shí)，發(fā)出計(jì)數(shù)值，選擇設(shè)備查詢(xún)請(qǐng)求狀態(tài)，依次有總線(xiàn)請(qǐng)求時(shí)，發(fā)出計(jì)數(shù)值，選擇設(shè)備查詢(xún)請(qǐng)求狀態(tài)，依次查詢(xún)每一個(gè)設(shè)備；查詢(xún)每一個(gè)設(shè)備；中央中央仲裁器仲裁器設(shè)備接口設(shè)備接口0設(shè)備接

37、口設(shè)備接口1設(shè)備接口設(shè)備接口NBRBS設(shè)備地址設(shè)備地址2022-2-2152 0BS -總線(xiàn)忙總線(xiàn)忙BR-總線(xiàn)請(qǐng)求總線(xiàn)請(qǐng)求總總線(xiàn)線(xiàn)控控制制部部件件數(shù)據(jù)線(xiàn)數(shù)據(jù)線(xiàn)地址線(xiàn)地址線(xiàn)I/O接口接口0BSBRI/O接口接口1I/O接口接口n設(shè)備地址設(shè)備地址I/O接口接口1 計(jì)數(shù)器計(jì)數(shù)器設(shè)備地址設(shè)備地址 1計(jì)數(shù)器定時(shí)查詢(xún)方式（計(jì)數(shù)器定時(shí)查詢(xún)方式（2/2）2022-2-2153獨(dú)立請(qǐng)求方式（獨(dú)立請(qǐng)求方式（1/2）l連接方式連接方式每個(gè)部件均有每個(gè)部件均有獨(dú)立的請(qǐng)求和響應(yīng)信號(hào)線(xiàn)獨(dú)立的請(qǐng)求和響應(yīng)信號(hào)線(xiàn)，由中央仲裁器，由中央仲裁器的內(nèi)部排隊(duì)邏輯決定響應(yīng)順序。的內(nèi)部排隊(duì)邏輯決定響應(yīng)順序。中央中央仲裁器仲裁器設(shè)備接口設(shè)備

38、接口0 0設(shè)備接口設(shè)備接口1 1設(shè)備接口設(shè)備接口N NBR0BG0BR1BG1BRNBGN2022-2-2154總總線(xiàn)線(xiàn)控控制制部部件件數(shù)據(jù)線(xiàn)數(shù)據(jù)線(xiàn)地址線(xiàn)地址線(xiàn)I/O接口接口0I/O接口接口1I/O接口接口nBR0BG0BR1BG1BRnBGnBG-總線(xiàn)同意總線(xiàn)同意BR-總線(xiàn)請(qǐng)求總線(xiàn)請(qǐng)求獨(dú)立請(qǐng)求方式（獨(dú)立請(qǐng)求方式（2/2）排隊(duì)器排隊(duì)器2022-2-21556.3.2 分布式仲裁分布式仲裁l分布式仲裁不需要中央仲裁器，由分布在各部件中的多個(gè)仲裁分布式仲裁不需要中央仲裁器，由分布在各部件中的多個(gè)仲裁器競(jìng)爭(zhēng)使用總線(xiàn)。器競(jìng)爭(zhēng)使用總線(xiàn)。l每個(gè)潛在的主模塊都有每個(gè)潛在的主模塊都有自己的仲裁器自己的仲裁器和

39、和唯一的仲裁號(hào)唯一的仲裁號(hào)，通過(guò)仲，通過(guò)仲裁總線(xiàn)上仲裁號(hào)的比較，決定可占用總線(xiàn)的部件。裁總線(xiàn)上仲裁號(hào)的比較，決定可占用總線(xiàn)的部件。某部件某部件有總線(xiàn)請(qǐng)求有總線(xiàn)請(qǐng)求時(shí)，將其時(shí)，將其仲裁號(hào)發(fā)送到共享仲裁總線(xiàn)上仲裁號(hào)發(fā)送到共享仲裁總線(xiàn)上；每個(gè)仲裁器將仲裁總線(xiàn)上得到的號(hào)與自己的號(hào)進(jìn)行比較；每個(gè)仲裁器將仲裁總線(xiàn)上得到的號(hào)與自己的號(hào)進(jìn)行比較；如果仲裁總線(xiàn)上的號(hào)大，則它的總線(xiàn)請(qǐng)求不予響應(yīng)，并撤如果仲裁總線(xiàn)上的號(hào)大，則它的總線(xiàn)請(qǐng)求不予響應(yīng)，并撤消它的仲裁號(hào)；消它的仲裁號(hào)；最后，獲勝者的仲裁號(hào)保留在仲裁總線(xiàn)上。最后，獲勝者的仲裁號(hào)保留在仲裁總線(xiàn)上。l分布式仲裁是以分布式仲裁是以?xún)?yōu)先級(jí)仲裁策略?xún)?yōu)先級(jí)仲裁策略為基礎(chǔ)。為基礎(chǔ)。 2022-2-21566.4 總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式總線(xiàn)的定時(shí)和數(shù)據(jù)傳送模式l6.4.1 總線(xiàn)的定時(shí)總線(xiàn)的定時(shí)l6.4.2 總行數(shù)據(jù)傳送模式總行數(shù)據(jù)傳送模式2022-2-21576.4.1 總線(xiàn)的定時(shí)總線(xiàn)的定時(shí)l總線(xiàn)的信息傳送過(guò)程總線(xiàn)的信息傳送過(guò)程請(qǐng)求總線(xiàn)、總線(xiàn)仲裁、尋址、信息傳送、狀態(tài)返回；請(qǐng)求總線(xiàn)、總線(xiàn)仲裁、尋址、信息傳送、狀態(tài)返回； l定時(shí)定時(shí)確定確定事件出現(xiàn)在總線(xiàn)上的時(shí)序關(guān)系事件出現(xiàn)在總線(xiàn)上的時(shí)序關(guān)系；l定時(shí)的分類(lèi)：定時(shí)的分類(lèi)：l 同步定時(shí)同步定時(shí)l 異步定