PSpice模型制作

1、PSpice模型是對電路元器件的數(shù)學(xué)描述，是進(jìn)行電路仿真分析的前提條件，它的精度和速度直接影響電路分析結(jié)果的精確度和仿真速度。因此，在進(jìn)行PSpice仿真之前，需要有相應(yīng)元器件的適當(dāng)PSpice模型，如合適的直流模型、交流小信號模型、瞬態(tài)分析模型、噪聲模型、溫度模型等等。在電路設(shè)計的過程中，如果直接調(diào)用軟件自帶模型庫中的元件模型參數(shù)，不一定能夠滿足各種不同的實際設(shè)計需要，這時就需要修改元件模型參數(shù)。此外，對于新創(chuàng)建的元件，則需要用戶自己設(shè)置適當(dāng)?shù)腜Spice模型參數(shù)。1、 PSpice模型參數(shù)的修改PSpice模型修改比較簡單：可以直接選擇元件，然后右擊選擇Edit PSpice model，

2、即可打開PSpice模型編輯器，編輯所需修改的參數(shù)，存盤即可。其中：Models List欄用以顯示模型名稱；Simulation Parameters欄用以修改設(shè)置模型參數(shù)；Model Text欄用以顯示模型描述語言，當(dāng)然這里只能讀取，不可以在此進(jìn)行編輯。2、 PSpice模型的創(chuàng)建為了滿足具體設(shè)計需要，設(shè)計者往往需要創(chuàng)建自己的元件庫，要進(jìn)行PSpice仿真，就必須對新建元件進(jìn)行模型設(shè)置，新建模型，有兩種主要方式：1、Model Editor模型編輯 （1）執(zhí)行Cadence/Release 16.3/PSpice Accessories/Model Editor命令，進(jìn)入模型編輯器界面，執(zhí)

3、行File/New命令，如下圖： （2）點擊符號，彈出新建模型的New Model對話框，如下圖：在該對話框中選擇設(shè)置，Model Name填寫模型名稱；選擇Use Device Characteristic Curves表示用硬件的典型曲線來描述模型；選擇Use Templates表示用軟件自帶樣本進(jìn)行參數(shù)的修改設(shè)置；From Model用以選擇模型類型。選擇Use Device Characteristic Curves，再確定模型，點擊OK即可進(jìn)入模型編輯器窗口，其中可以設(shè)置元件的所有相關(guān)仿真參數(shù)設(shè)定，編輯器會以曲線形式將參數(shù)設(shè)定后的模型特性實時顯示出來。 其中Reverse Leaka

4、ge欄，用以設(shè)置曲線特定點的對應(yīng)X、Y值；曲線顯示區(qū)可以實時顯示電壓、電流等模型典型特性曲線；Parameters欄用以編輯模型特定參數(shù)范圍。 （3）完成模型參數(shù)設(shè)置后，保存，而后執(zhí)行File/Model Import Wizard（Capture）彈出Model Import Wizard：Specify Library對話框，輸入創(chuàng)建的模型庫*.lib文件，輸出模型*.olb文件，即為所創(chuàng)建的模型自動分配模型的Capture符號，便于原理圖繪制仿真。 （4）回到Capture原理圖中，調(diào)用剛剛創(chuàng)建的*.olb庫文件，即可調(diào)用新建的元件PSpice模型，如下圖： （5）此后若想對該元件進(jìn)行參

5、數(shù)修改，即可直接右擊選擇Edit PSpice Model命令，即可進(jìn)入模型編輯器中進(jìn)行參數(shù)調(diào)整。2、 模型文本編輯 元器件模型參數(shù)還可以采用文本形式進(jìn)行編輯設(shè)置，即直接將模型參數(shù)從鍵盤輸入，新建文本文件，用下列描述語言輸入元件模型參數(shù)：* 0627 D model.MODEL 0627 D+ M=.3333+ VJ=.75+ BV=100模型參數(shù)描述文本設(shè)置完成后，保存為*.lib文件格式即可，然后再在Model Editor中可以可以將該文件分配到Capture元件庫文件*.olb，就可以進(jìn)行模型調(diào)用了。3、 PSpice宏模型的創(chuàng)建隨著集成技術(shù)的發(fā)展，集成電路規(guī)模越來越大，集成度越來越高

6、，芯片中的底層元件越來越多，分析軟件受現(xiàn)實因素限制，進(jìn)行晶體管級的大規(guī)模電路仿真分析是很不現(xiàn)實的，因此宏模型應(yīng)運而生。宏模型是指在一定精度范圍內(nèi)，電子系統(tǒng)的端口輸入輸出特性的簡化等效模型，可以是一組等效電路、數(shù)學(xué)函數(shù)或一張數(shù)據(jù)表格，大大簡化了原電路復(fù)雜度，加快了電路仿真分析計算的速度。由于電路不同的等效模型，不同的宏模型由此產(chǎn)生：電路簡化宏模型、電路特性宏模型、表格特性宏模型以及數(shù)學(xué)函數(shù)宏模型等，其中PSpice仿真支持行為級宏模型、數(shù)學(xué)宏模型和表格宏模型。1、 行為級宏模型創(chuàng)建行為級宏建模即電路模擬行為建模（ABM），經(jīng)常采用的是字電路形式來描述，例如執(zhí)行Edit PSpice Model即

7、可對芯片編輯宏模型，以下為74AS168芯片的行為級宏模型，：*-* 74AS168 Synchronous 4-bit Up/Down Decade Counters* The ALS/AS Data Book, 1986, TI* JSW 7/27/92 Remodeled using LOGICEXP, PINDLY, & CONSTRAINT devices*.SUBCKT 74AS168 CLK_I U/DBAR_I ENPBAR_I ENTBAR_I LOADBAR_I+ A_I B_I C_I D_I QA_O QB_O QC_O QD_O RCOBAR_O+ OPTIO

8、NAL: DPWR=$G_DPWR DGND=$G_DGND+ PARAMS: MNTYMXDLY=0 IO_LEVEL=0*UAS168LOG LOGICEXP(17,15) DPWR DGND+ CLK_I U/DBAR_I ENPBAR_I ENTBAR_I LOADBAR_I A_I B_I C_I D_I+ QA QB QC QD QABAR QBBAR QCBAR QDBAR+ CLK U/DBAR ENPBAR ENTBAR LOADBAR A B C D RCOBAR DA DB DC DD EN+ D0_GATE IO_AS00 IO_LEVEL=IO_LEVEL+ LOGI

9、C:+ CLK = CLK_I + ENPBAR = ENPBAR_I + ENTBAR = ENTBAR_I + U/DBAR = U/DBAR_I + LOADBAR = LOADBAR_I + A = A_I + B = B_I + C = C_I + D = D_I + UD = U/DBAR + LOAD = LOADBAR + EN = ENTBAR & ENPBAR & LOADBAR + IA4 = (QABAR & U/DBAR) | (QA & UD) + IB4 = (QBBAR & U/DBAR) | (QB & UD)

10、+ IC4 = (QCBAR & U/DBAR) | (QC & UD) + ID4 = (QDBAR & U/DBAR) | (QD & UD) + IB5 = (U/DBAR & ID4) + IC5 = (QCBAR & UD & QDBAR) + IA1 = A & LOAD + IA2 = EN ( LOADBAR & QA) + IB1 = B & LOAD + IB2 = (EN & IA4) & LOADBAR & QB + IB3 = IA4 & EN &

11、IC5 & IB5 & QBBAR + IC1 = C & LOAD + IC2 = (EN & IA4 & IB4) & LOADBAR & QC + IC3 = (QC & LOADBAR) & EN & IA4 & IB4 & IC5 + ID1 = D & LOAD + ID2 = (EN & IA4) & LOADBAR & QD + ID3 = (QD & LOADBAR) & EN & IA4 & IB4 & IC

12、4 + DA = IA1 | IA2 + DB = IB1 | IB2 | IB3 + DC = IC1 | IC2 | IC3 + DD = ID1 | ID2 | ID3 + RCOBAR = (U/DBAR & IA4 & ID4 & ENTBAR) | (ENTBAR & UD &+ IA4 & IB4 & IC4 & ID4) *UDFF DFF(4) DPWR DGND $D_HI $D_HI CLK DA DB DC DD+ QA QB QC QD QABAR QBBAR QCBAR QDBAR D0_EFF IO_

13、AS00*UAS168DLY PINDLY (5,0,10) DPWR DGND+ RCOBAR QA QB QC QD+ CLK ENPBAR ENTBAR U/DBAR LOADBAR A B C D EN+ RCOBAR_O QA_O QB_O QC_O QD_O+ IO_AS00+ MNTYMXDLY = MNTYMXDLY IO_LEVEL = IO_LEVEL+ BOOLEAN:+ CLOCK = CHANGED_LH(CLK,0) + CNTENT = CHANGED(ENTBAR,0) + PINDLY:+ RCOBAR_O = + CASE(+ CNTENT, DELAY(1

14、.5NS,-1,9NS),+ CHANGED(U/DBAR,0) & TRN_LH, DELAY(2NS,-1,12NS),+ CHANGED(U/DBAR,0) & TRN_HL, DELAY(2NS,-1,13NS),+ CLOCK & TRN_HL, DELAY(2NS,-1,13NS),+ CLOCK & TRN_LH, DELAY(3NS,-1,16.5NS),+ DELAY(3NS,-1,16NS)+ )+ + QA_O QB_O QC_O QD_O = + CASE(+ CLOCK & TRN_LH, DELAY(1NS,-1,7NS),+

15、 CLOCK & TRN_HL, DELAY(2NS,-1,13NS),+ DELAY(2NS,-1,13NS)+ )+ + FREQ:+ NODE = CLK+ MAXFREQ = 75MEG+ WIDTH:+ NODE = CLK+ SETUP_HOLD:+ DATA(4) = A B C D+ CLOCK LH = CLK+ SETUPTIME = 8NS+ WHEN = LOADBAR!='1 CHANGED(LOADBAR,0) + SETUP_HOLD:+ DATA(2) = ENPBAR ENTBAR+ CLOCK LH = CLK+ SETUPTIME = 8N

16、S+ WHEN = CHANGED(EN,8NS) & (LOADBAR!='0 CHANGED(LOADBAR,0) + SETUP_HOLD:+ DATA(1) = U/DBAR+ CLOCK LH = CLK+ SETUPTIME = 8NS+ WHEN = EN!='0 CHANGED(EN,0) + SETUP_HOLD:+ DATA(1) = LOADBAR + CLOCK LH = CLK+ SETUPTIME = 8NS*.ENDS*行為級宏模型即將子系統(tǒng)內(nèi)電路以網(wǎng)表的形式描述出來，描述該子系統(tǒng)的內(nèi)部行為模型子電路。按照以上語言的描述方式，可以對任意系統(tǒng)

17、進(jìn)行行為級宏建模。注意：輸入文件語法還是有比較嚴(yán)格的規(guī)范的。簡單來說，文件結(jié)構(gòu)是由注釋，子電路模型聲明，參數(shù)聲明，函數(shù)聲明，電路結(jié)構(gòu)聲明，結(jié)束聲明構(gòu)成。子電路聲明必須由關(guān)鍵字.subckt起始，描述子電路名、端口名和順序；參數(shù)聲明由.param起始，描述參數(shù)名和參數(shù)值；函數(shù)聲明由.func起始，描述函數(shù)名和函數(shù)解析式；電路結(jié)構(gòu)聲明由電路結(jié)構(gòu)關(guān)鍵字C電容，R電阻，E電壓源，F(xiàn)電流源，G電導(dǎo)，Q晶體管， D二極管，X子電路等起始，描述元件名、連接節(jié)點、元件值。結(jié)束聲明是關(guān)鍵字.ends。要注意每一行不得超過132個char，超過的要用行內(nèi)連接符+ 移動到下一行去，否則在分析時會報錯。2、 數(shù)學(xué)宏模

18、型的創(chuàng)建數(shù)學(xué)宏模型就是以簡單的數(shù)學(xué)函數(shù)來描述電路輸入輸出之間的關(guān)系，而對內(nèi)部電路如何連接、如何運行不予詳細(xì)描述。例如：低通濾波器數(shù)學(xué)宏模型可直接用3、 表格宏模型的創(chuàng)建非線性普遍存在于模擬電路中，有時，即使所有元件都是線性的，輸入輸出之間的關(guān)系也可能是非線性的。這時可以將電路或元件端口的測試數(shù)據(jù)制成表格，在仿真分析時，計算機可以直接查詢其測量數(shù)據(jù)，獲得復(fù)雜元件的特性模擬量，在保證精度的前提下，使計算速度大大加快。Gtunnel node1 node2 tableV（node1，node2）=（0，0）（0.01，2.153m）（0.02，2.973m）（0.03，4.567m）（0.04，5.155m） 表格宏模型在OrCAD中符號為TABLE，當(dāng)設(shè)置其屬性時，按該元件圖形符號下方標(biāo)注的數(shù)據(jù)對形式，輸入各數(shù)據(jù)對即可。建立宏模型時，要注意以下兩點:（1） 宏模型是在一定精度范圍內(nèi)準(zhǔn)確模擬電路特性；