章時序邏輯電路分析

1、第第 4 4 章時序邏輯電路分析章時序邏輯電路分析4.1 4.1 時序邏輯電路模型時序邏輯電路模型4.2 4.2 觸發(fā)器觸發(fā)器4.3 4.3 同步時序邏輯分析同步時序邏輯分析4.4 4.4 異步時序邏輯分析異步時序邏輯分析4.5 4.5 計算機中常用的時序邏輯電路計算機中常用的時序邏輯電路4.1 時序邏輯電路模型 什么是時序邏輯電路？什么是時序邏輯電路？ 組合邏輯組合邏輯: 當前的輸出只與當前時刻的輸入有關(guān)，與過去的輸入歷史無關(guān)。當前的輸出只與當前時刻的輸入有關(guān)，與過去的輸入歷史無關(guān)。 時序邏輯時序邏輯: 當前的當前的輸出不僅與當前的輸入有關(guān)，而且與過去的輸入歷史有關(guān)。輸出不僅與當前的輸入有關(guān)

2、，而且與過去的輸入歷史有關(guān)。 時序邏輯電路模型：時序邏輯電路模型：組合邏輯電路1xpx1zqzvy1y1wuw存儲電路對于組合邏輯部分，輸入分為：外部輸入對于組合邏輯部分，輸入分為：外部輸入 x1 xp ；內(nèi)部輸入內(nèi)部輸入 y1 yv 輸出分為：外部輸出輸出分為：外部輸出 z1 zq ；內(nèi)部輸出內(nèi)部輸出 w1 wu存儲電路接收存儲電路接收 w1 wu，并予以記憶；并予以記憶；輸出輸出 y1 yv 就是記憶的內(nèi)容就是記憶的內(nèi)容 用兩組邏輯表達式共同描述時序邏輯電路的功能：用兩組邏輯表達式共同描述時序邏輯電路的功能： 11111( ,),1,(,),1,iipvnjjuvzf xxyyiqygww

3、yyjv因因 w 是是 x 和和 y 的函數(shù)，故的函數(shù)，故 11111(,),1,(,),1,iipvnjjpvzf xxyyiqygxxyyjv 該方程組表明，時序邏輯電路的外部輸出和次態(tài)都是外部輸入和現(xiàn)該方程組表明，時序邏輯電路的外部輸出和次態(tài)都是外部輸入和現(xiàn)態(tài)的函數(shù)。態(tài)的函數(shù)。 w 稱為激勵函數(shù)。稱為激勵函數(shù)。 輸出函數(shù)輸出函數(shù) 次態(tài)函數(shù)次態(tài)函數(shù) 存儲電路由存儲電路由若干若干觸發(fā)器組成觸發(fā)器組成. y1 yv 稱為稱為時序邏輯時序邏輯電路的狀態(tài)。電路的狀態(tài)。 一般，電路的狀態(tài)在輸入發(fā)生變化前后是不一樣的，分別稱為現(xiàn)一般，電路的狀態(tài)在輸入發(fā)生變化前后是不一樣的，分別稱為現(xiàn)態(tài)和次態(tài)，記為態(tài)和

4、次態(tài)，記為 y（n）和和 y（n+1），簡記為簡記為 y 和和 y（n+1） 。4.2 4.2 觸發(fā)器觸發(fā)器 觸發(fā)器是組成存儲電路的基本邏輯單元，一個觸發(fā)器能存儲觸發(fā)器是組成存儲電路的基本邏輯單元，一個觸發(fā)器能存儲1個個二進制位。其特點如下：二進制位。其特點如下： 有兩個互補的輸出端有兩個互補的輸出端: : “ “1”態(tài)時態(tài)時: : Q =1, “ “0”態(tài)時態(tài)時: : Q = =0, , 有一組輸入信號有一組輸入信號( (通常為通常為1 13 3個個) )： 稱為稱為 激勵激勵、時鐘時鐘 有兩個穩(wěn)定有兩個穩(wěn)定狀態(tài)狀態(tài): “: “0”狀態(tài)、狀態(tài)、“1”狀態(tài)。狀態(tài)?，F(xiàn)態(tài)現(xiàn)態(tài)：輸入作用前的狀態(tài)，記

5、作：輸入作用前的狀態(tài)，記作 Qn 和和 ，簡記為，簡記為 Q 和和 。次態(tài)次態(tài)：輸入作用后的狀態(tài)，記作：輸入作用后的狀態(tài)，記作 Q(n+1) 和和 。 0 Q觸發(fā)器觸發(fā)器QQ輸入輸入時鐘時鐘激勵激勵輸出輸出 工作方式：工作方式： 在輸入的作用下，由現(xiàn)態(tài)轉(zhuǎn)變成在輸入的作用下，由現(xiàn)態(tài)轉(zhuǎn)變成次態(tài)。次態(tài)。 nQQ1 nQ注意：次態(tài)不僅與輸入有關(guān)，而且與現(xiàn)態(tài)有關(guān)！注意：次態(tài)不僅與輸入有關(guān)，而且與現(xiàn)態(tài)有關(guān)！1 Q4.2.1 基本R-S觸發(fā)器 1QSRG1QG2QQRS1. 用與非門構(gòu)成的用與非門構(gòu)成的基本基本R-S觸發(fā)器觸發(fā)器 電路電路邏輯符號邏輯符號輸出端：輸出端： Q：狀態(tài)輸出端：狀態(tài)輸出端 ：反相狀

6、態(tài)輸出端：反相狀態(tài)輸出端輸入端：輸入端： R： 復(fù)位端復(fù)位端（Reset） S： 置位端置位端（Set） 沒有時鐘輸入端沒有時鐘輸入端Q輸入信號輸入信號 R、S 的作用方式：低電平有效。的作用方式：低電平有效。當輸入信號無效時，輸出信號當輸入信號無效時，輸出信號Q 、 必定保持反相。必定保持反相。Q1QS=1R=1G1QG2（1 1）工作原理）工作原理 p 情況情況1： 若若R = 1、S = 1保持不變保持不變，則：，則： 1QS=1R=1G1QG2即維持現(xiàn)態(tài)不變。只要保持即維持現(xiàn)態(tài)不變。只要保持R = 1、S = 1不變，狀態(tài)將一直保持下去。不變，狀態(tài)將一直保持下去。0Q 1Q R = 1

7、S = 1R = 11Q 0Q S = 1若現(xiàn)態(tài)為若現(xiàn)態(tài)為 Q=110若現(xiàn)態(tài)為若現(xiàn)態(tài)為 Q=010p 情況情況2： 若若R 出現(xiàn)短暫的低電平出現(xiàn)短暫的低電平0，S = 1不變不變，則：，則： R = 01QS=1RG1QG21R = 10即：無論現(xiàn)態(tài)是什么，只要在即：無論現(xiàn)態(tài)是什么，只要在 R 端施加一個低電平脈沖，端施加一個低電平脈沖，R-S觸發(fā)觸發(fā) 器將無條件器將無條件翻轉(zhuǎn)翻轉(zhuǎn)到到“0”態(tài)。態(tài)。 此操作稱為此操作稱為“復(fù)位復(fù)位”，或，或“置置0”1Q Q = dR= 1Q = 0Rd0Q00Q p 情況情況3： 若若R =1不變不變，S 出現(xiàn)短暫出現(xiàn)短暫 的低電平的低電平0，則：則： 即：

8、無論現(xiàn)態(tài)是什么，只要在即：無論現(xiàn)態(tài)是什么，只要在 S 斷輸入一個低電平脈沖，斷輸入一個低電平脈沖，R-S觸發(fā)觸發(fā) 器將無條件翻轉(zhuǎn)到器將無條件翻轉(zhuǎn)到“1”態(tài)。態(tài)。 此操作稱為此操作稱為“置位置位”，或，或“置置1”S = 01S = 10Q = dS = 1Q = 1Sd0Q1p 情況情況4：若：若R = 0、S = 0，則：則： 1QS=0R=0G1QG211001QS=1R=1G1QG211?在在 R = 0、S = 0期間：期間：1Q 1Q ，當當 返回返回 R = 1、S = 1 時時：狀態(tài)不確定：狀態(tài)不確定！保證！保證R-S觸發(fā)器正常工作必須滿足的條件：觸發(fā)器正常工作必須滿足的條件：

9、R 和和 S 不能同時為不能同時為0。R-S 觸發(fā)器結(jié)論：觸發(fā)器結(jié)論：（1 1） 不論現(xiàn)態(tài)是什么，不論現(xiàn)態(tài)是什么， 在在 R 端施加低電平能將現(xiàn)態(tài)強制性地轉(zhuǎn)換到端施加低電平能將現(xiàn)態(tài)強制性地轉(zhuǎn)換到 “ “0” ” 態(tài)態(tài)； 在在 S 端施加低電平能將現(xiàn)態(tài)強制性地轉(zhuǎn)換到端施加低電平能將現(xiàn)態(tài)強制性地轉(zhuǎn)換到 “ “1” ” 態(tài)態(tài)； R 和和 S 不能同時不能同時施加低電平施加低電平。（2） R 和和 S 端的有效電平為低電平端的有效電平為低電平（2 2）邏輯功能描述）邏輯功能描述 R SQ(n+1)功能說明功能說明0 0d不定不定0 10置置01 01置置11 1Q不變不變邏輯功能表邏輯功能表 QQ(n

10、+1)RS=00RS=01RS=11RS=100d0011d 011狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換表 由功能由功能表得到表得到狀態(tài)表狀態(tài)表 次態(tài)卡諾圖次態(tài)卡諾圖 Qn+11nQSRQ1RS次態(tài)方程：次態(tài)方程： 約束方程：約束方程： 特征方程特征方程用特征方程描述邏輯功能用特征方程描述邏輯功能 由卡諾圖由卡諾圖導(dǎo)出次態(tài)導(dǎo)出次態(tài)方程方程由狀態(tài)表得由狀態(tài)表得到卡諾圖到卡諾圖 QSRG1G2Q 1 1RSQQR SQn+1功能說明功能說明0 0Q 不變不變0 11置置 11 00置置01 1d不定不定功能表功能表 電路電路邏輯符號邏輯符號（注意，無小圓圈）（注意，無小圓圈）1nQSRQ1R S次態(tài)方程：次態(tài)方程：

11、 約束方程：約束方程： 結(jié)論：結(jié)論：（1 1） 不論現(xiàn)態(tài)是什么，不論現(xiàn)態(tài)是什么， 在在 R 端施加端施加高電平高電平能將現(xiàn)態(tài)強制能將現(xiàn)態(tài)強制性地轉(zhuǎn)換到性地轉(zhuǎn)換到 “ “0” ” 態(tài)態(tài)； 在在 S 端施加端施加高電平高電平能將現(xiàn)態(tài)強制能將現(xiàn)態(tài)強制性地轉(zhuǎn)換到性地轉(zhuǎn)換到 “ “1” ” 態(tài)態(tài)； R 和和 S 不能同時不能同時施加施加高電平高電平。（2） R 和和 S端的有效電平為端的有效電平為高電平高電平2 2 用或非門構(gòu)成的基本用或非門構(gòu)成的基本R-S觸發(fā)器觸發(fā)器 基本基本R-S觸發(fā)器的缺點：觸發(fā)器的缺點： （1 1） 存在約束關(guān)系，操作不便；存在約束關(guān)系，操作不便； （2 2） 對對R、S要求嚴

12、格，要相互配合，準確實時。要求嚴格，要相互配合，準確實時。3. 3. 時鐘控制時鐘控制R-S觸發(fā)器觸發(fā)器 改進措施改進措施： 先施加好先施加好R、S信號，再用另一個統(tǒng)一、標準的信號實施觸發(fā)。信號，再用另一個統(tǒng)一、標準的信號實施觸發(fā)。時鐘信號，簡稱時鐘，時鐘信號，簡稱時鐘，記為記為 CP 或或 CLK 基本基本R-S觸發(fā)器觸發(fā)器QSRCPQG1G2G3G4控制門控制門 工作原理：工作原理：p 當當 CP=0 時，時，G3、G4門被封鎖，不門被封鎖，不管管R、S如何變化，如何變化，G3、G4門都輸出門都輸出1。觸發(fā)器的狀態(tài)不會改變。觸發(fā)器的狀態(tài)不會改變。p 當當 CP=1 時，時，G3、G4開放，

13、開放，R、S經(jīng)經(jīng)過過G3、G4門反相后，分別施加到門反相后，分別施加到G1、G2門。門。 注意：注意：R、S的有效電平變?yōu)楦唠娖?。的有效電平變?yōu)楦唠娖健?RSQQCR SQn+1功能說明功能說明0 0Q不變不變0 11置置11 00置置01 1d不定不定QQn+1RS=00RS=01RS=11RS=1000 1d01 11d000,0101100RS100,10 鐘控鐘控R-SR-S觸發(fā)器的邏輯符號觸發(fā)器的邏輯符號狀態(tài)圖狀態(tài)圖 注意：注意： （1） R、S 端無小圓圈，即高電平為有效電平；端無小圓圈，即高電平為有效電平； （2） C（鐘控端）無小圓圈，即高電平期間鐘控端）無小圓圈，即高電平期間

14、CP有效。有效。 鐘控鐘控R-SR-S觸發(fā)器的描述觸發(fā)器的描述功能表功能表 狀態(tài)表狀態(tài)表 邏輯符號邏輯符號狀態(tài)圖：描述時序邏輯電路的重要工具。狀態(tài)圖：描述時序邏輯電路的重要工具。 圓圈表示狀態(tài)，圈中標上狀態(tài)值。圓圈表示狀態(tài)，圈中標上狀態(tài)值。 箭頭線表示狀態(tài)的轉(zhuǎn)移，線旁的值為箭頭線表示狀態(tài)的轉(zhuǎn)移，線旁的值為發(fā)生狀態(tài)轉(zhuǎn)移的條件；發(fā)生狀態(tài)轉(zhuǎn)移的條件； 圖旁標明各輸入變量的名稱及組合次圖旁標明各輸入變量的名稱及組合次序。序。1nQSRQ0R S次態(tài)方程：次態(tài)方程： 約束方程：約束方程： 結(jié)合約束條件，可得到結(jié)合約束條件，可得到特征方程特征方程由狀態(tài)表或狀態(tài)圖可作由狀態(tài)表或狀態(tài)圖可作出出次態(tài)的次態(tài)的卡諾

15、圖卡諾圖由卡諾圖化由卡諾圖化簡可得到次簡可得到次態(tài)方程態(tài)方程鐘控鐘控R-S觸發(fā)器的特點：觸發(fā)器的特點：p 降低了對降低了對R、S 信號要求信號要求 當當CP=0時，時，R、S信號中的毛刺不起作用；信號中的毛刺不起作用； 當當CP=1時，保證時，保證R、S信號穩(wěn)定即可。信號穩(wěn)定即可。 通常，時鐘信號就是同步時序邏輯的公共時鐘，整個電路按時鐘通常，時鐘信號就是同步時序邏輯的公共時鐘，整個電路按時鐘 節(jié)拍有序工作。節(jié)拍有序工作。 p 仍然存在約束條件，存在仍然存在約束條件，存在“空翻空翻” 在在CP=1期間，仍然要遵守約束條件期間，仍然要遵守約束條件 在在CP=1期間，如果輸入信號發(fā)生多次變化，將引

16、起多次翻轉(zhuǎn)，其期間，如果輸入信號發(fā)生多次變化，將引起多次翻轉(zhuǎn)，其 中只有某一次翻轉(zhuǎn)是我們所希望的，其它翻轉(zhuǎn)稱為中只有某一次翻轉(zhuǎn)是我們所希望的，其它翻轉(zhuǎn)稱為 “空翻空翻”。1. D 觸發(fā)器觸發(fā)器 目的：解決輸入約束問題。目的：解決輸入約束問題。 DCQQQDCPQG4G3G1G2基本基本R-S觸發(fā)器觸發(fā)器控制門控制門 工作原理：工作原理：p CP = 0：G3、G4被封鎖，被封鎖，D的變的變 化不能傳到化不能傳到G1、G2，觸發(fā)器保持現(xiàn)，觸發(fā)器保持現(xiàn)狀態(tài)狀態(tài)p CP = 1：G3、G4門開放，門開放，D經(jīng)經(jīng)G3、G4轉(zhuǎn)換成一對互補信號送到轉(zhuǎn)換成一對互補信號送到G1、G2。 若若D = 0，則則R

17、S=01，Q = 0； 若若D = 1，則則RS=10，Q = 1。 結(jié)論：結(jié)論： （1 1） RS不可能為不可能為11，從而消除了狀態(tài)，從而消除了狀態(tài) 不確定，解決了輸入約束問題。不確定，解決了輸入約束問題。 （2 2） “ “空翻空翻”現(xiàn)象依然存在。現(xiàn)象依然存在。電路電路邏輯符號邏輯符號RS4.2.2 4.2.2 常用觸發(fā)器常用觸發(fā)器 D 觸發(fā)器的描述觸發(fā)器的描述DQn+1功能功能說明說明00置置011置置1QQn+1D = 0D = 100 1101110D1000 1QD011010Qn+11nQD由功能由功能表得到表得到狀態(tài)表狀態(tài)表功能表功能表狀態(tài)表狀態(tài)表狀態(tài)圖狀態(tài)圖12-122-2

18、由狀態(tài)表得到由狀態(tài)表得到卡諾圖卡諾圖由狀態(tài)表得由狀態(tài)表得到狀態(tài)圖到狀態(tài)圖也可以由狀也可以由狀態(tài)圖得到卡態(tài)圖得到卡諾圖諾圖由卡諾圖化簡得由卡諾圖化簡得到特征方程到特征方程3特征方程特征方程維持阻塞維持阻塞D 觸發(fā)器觸發(fā)器p 目的：解決目的：解決“空翻空翻”問題。問題。 p 維持阻塞線路的作用：維持阻塞線路的作用： 僅當僅當CP的上升沿出現(xiàn)的一瞬間，的上升沿出現(xiàn)的一瞬間，D端的數(shù)據(jù)才能置入觸發(fā)器。端的數(shù)據(jù)才能置入觸發(fā)器。 CPDQ0101僅此瞬間，僅此瞬間，Q Q由由0 0翻轉(zhuǎn)到翻轉(zhuǎn)到1 1p 邊沿觸發(fā)方式：邊沿觸發(fā)方式： 僅在時鐘邊沿瞬間起觸發(fā)作用，抗干擾能力強。僅在時鐘邊沿瞬間起觸發(fā)作用，抗干

19、擾能力強。 這里為上升沿觸發(fā)。也有下降沿觸發(fā)的。這里為上升沿觸發(fā)。也有下降沿觸發(fā)的。p 為便于使用，增加為便于使用，增加RD和和SD端：端： RD：直接復(fù)位端，低電平有效：直接復(fù)位端，低電平有效 SD ：直接置位端，低電平有效：直接置位端，低電平有效 可以通過可以通過RD、SD直接進行復(fù)位、直接進行復(fù)位、置位操作。置位操作。注意：注意： 不允許不允許RD和和SD同時有效同時有效； 平時平時，RD、SD應(yīng)保持為應(yīng)保持為“1”。DQSDRDCQ邏輯符號邏輯符號p 邏輯符號：邏輯符號： 時鐘輸入端無小圓圈，表示上升時鐘輸入端無小圓圈，表示上升沿觸發(fā)；沿觸發(fā)； RD和和SD有小圓圈，表示有小圓圈，表示

20、低電平有效低電平有效p 邏輯功能描述與前面的邏輯功能描述與前面的D D觸發(fā)器相觸發(fā)器相同。同。 目的：引入兩種新功能目的：引入兩種新功能 （1 1）自動翻轉(zhuǎn)；（自動翻轉(zhuǎn)；（2 2）現(xiàn)態(tài)保持）現(xiàn)態(tài)保持 QKJCPQG1G2G3G4 工作原理：工作原理：（1） J=0，K=0 CP被封鎖，被封鎖，現(xiàn)態(tài)保持現(xiàn)態(tài)保持不變不變（2 2）J=0，K=1 J=0 G4被封鎖被封鎖 若若Q = 1：CP上跳上跳 G3下跳下跳 Qn+1= 0； 若若Q = 0：G3 被封鎖被封鎖 CP上跳無效上跳無效 Qn+1= 0；（3） J=1，K=0 置置1（4） J=1，K=1 若若Q = 0 G3被封鎖、被封鎖、G4

21、開放開放 CP上跳上跳 Qn+1= 0； 若若Q = 1 G4被封鎖、被封鎖、G3開放開放 CP上跳上跳 Qn+1= 1； 注意：注意：CP =1時存在空翻。時存在空翻。 2. J-K觸發(fā)器觸發(fā)器置置0自動翻轉(zhuǎn)自動翻轉(zhuǎn) 主從主從J-K觸發(fā)器觸發(fā)器目的：目的：改進電路，克服改進電路，克服CP =1時時 存在的空翻。存在的空翻。 QSDRD從從觸觸發(fā)發(fā)器器KJCP1Q主主觸觸發(fā)發(fā)器器CPDQCKSDRDQ主觸發(fā)器：主觸發(fā)器： CP上升沿觸發(fā)后，從觸發(fā)器上升沿觸發(fā)后，從觸發(fā)器 維持前一狀態(tài)不變；維持前一狀態(tài)不變； 因有從觸發(fā)器因有從觸發(fā)器前一狀態(tài)前一狀態(tài)的的封封 鎖，鎖，主觸發(fā)器主觸發(fā)器不會發(fā)生空翻

22、。不會發(fā)生空翻。主從主從J-K觸發(fā)器的特點：觸發(fā)器的特點： （1）后沿型觸發(fā)器，無空翻現(xiàn)）后沿型觸發(fā)器，無空翻現(xiàn)象發(fā)生；象發(fā)生； （2）有兩個輸入使能端，具有）有兩個輸入使能端，具有4種功能，便于使用。種功能，便于使用。 （3）CP上升沿采樣上升沿采樣J-K值，值，CP下降沿新狀態(tài)才被輸出。下降沿新狀態(tài)才被輸出。 從觸發(fā)器：從觸發(fā)器： CP下跳下跳沿觸發(fā)，沿觸發(fā)，將主觸發(fā)器將主觸發(fā)器 的狀態(tài)置入的狀態(tài)置入從觸發(fā)器。從觸發(fā)器。 注意：時鐘輸入注意：時鐘輸入端有小圓圈，表端有小圓圈，表示下降沿觸發(fā)示下降沿觸發(fā)電路電路邏輯符號邏輯符號 主從主從J-K觸發(fā)器的描述觸發(fā)器的描述由功能由功能表得到表得到狀

23、態(tài)表狀態(tài)表功能表功能表狀態(tài)表狀態(tài)表狀態(tài)圖狀態(tài)圖12-122-2由狀態(tài)表得到由狀態(tài)表得到卡諾圖卡諾圖由狀態(tài)表得由狀態(tài)表得到狀態(tài)圖到狀態(tài)圖也可以由狀也可以由狀態(tài)圖得到卡態(tài)圖得到卡諾圖諾圖由卡諾圖化簡得由卡諾圖化簡得到特征方程到特征方程3J KQn+1功能說明功能說明0 0Q不變不變0 11置置11 00置置01 1翻轉(zhuǎn)翻轉(zhuǎn)QQQn+1JK=00JK=01JK=11JK=1000 0111 100110,110JK100,0101,1100,1000 01 11 10QJK01011100011nQJQKQ特征方程特征方程3. T觸發(fā)器觸發(fā)器 目的：目的：實際中僅需要自動翻轉(zhuǎn)和現(xiàn)態(tài)保實際中僅需要自動

24、翻轉(zhuǎn)和現(xiàn)態(tài)保 持功能。持功能。TQCQJQCQKTRDRDSDSD 構(gòu)成：構(gòu)成：僅需將僅需將J-K端連起來作為端連起來作為T輸入端輸入端 T 觸發(fā)器的描述：觸發(fā)器的描述：TQn+1功能功能說明說明0Q不變不變1翻轉(zhuǎn)翻轉(zhuǎn)功能表功能表由功能表得由功能表得到狀態(tài)表到狀態(tài)表1QQn+1T = 0T= 100 1110Q2-1狀態(tài)表狀態(tài)表由狀態(tài)表得到由狀態(tài)表得到卡諾圖卡諾圖0 1QT011010Qn+110T1010由狀態(tài)表得由狀態(tài)表得到狀態(tài)圖到狀態(tài)圖22-2也可以由狀態(tài)圖也可以由狀態(tài)圖得到卡諾圖得到卡諾圖31nQTQTQ特征方程特征方程4.2.3 各類觸發(fā)器的相互轉(zhuǎn)換 1 1 D觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換

25、成J-K觸發(fā)器觸發(fā)器 DQQ組合組合邏輯邏輯CPJK觸發(fā)器觸發(fā)器KJC。（1）畫出）畫出J-K觸發(fā)器的邏輯框圖觸發(fā)器的邏輯框圖 為把為把D輸入轉(zhuǎn)換為輸入轉(zhuǎn)換為J、K輸入，需設(shè)計一輸入，需設(shè)計一 組合電路組合電路， 以實現(xiàn)從以實現(xiàn)從J、K到到D的變換。的變換。（2 2）求組合邏輯的邏輯表達式）求組合邏輯的邏輯表達式 D觸發(fā)器的特征方程：觸發(fā)器的特征方程： J-K觸發(fā)器的特征方程：觸發(fā)器的特征方程： 令：令： 即有：即有： 變換為：變換為：1nDQD1nJKQJQKQ11nnJKDQQDJQKQDJQKQJQ KQ（3 3）畫由）畫由D觸發(fā)器組成觸發(fā)器組成J-K觸發(fā)器的電路圖。觸發(fā)器的電路圖。 Q

26、CPQ1KJDQQ組合電路組合電路組合電路組合電路2 2 R-S觸發(fā)器轉(zhuǎn)換成觸發(fā)器轉(zhuǎn)換成J-K觸發(fā)器觸發(fā)器 QQ組組合合邏邏輯輯CPKJSQQR組合電路組合電路QCPKJQ11RS組合組合電路電路（1）畫出）畫出J-K觸發(fā)器的邏輯框圖觸發(fā)器的邏輯框圖 為把為把R、S輸入轉(zhuǎn)換為輸入轉(zhuǎn)換為J、K輸入，需設(shè)計一輸入，需設(shè)計一 組合電路組合電路， 以實現(xiàn)從以實現(xiàn)從J、K到到 R 、 S 的變換。的變換。（2 2）求組合電路的邏輯表達式）求組合電路的邏輯表達式 D觸發(fā)器的特征方程：觸發(fā)器的特征方程： J-K觸發(fā)器的特征方程：觸發(fā)器的特征方程： 由真值表求由真值表求 R 和和 S 的表達式：的表達式：10

27、nRSQSRQRS、1nJKQJQKQ輸輸 入入共同次態(tài)共同次態(tài) Qn+1輸出輸出Q J KR S0 0 00d d 00 0 10d d 00 1 010 10 1 110 11 0 010 d d1 0 101 01 1 010 d d1 1 101 0RQKSQJ（2 2）求組合電路的邏輯表達式）求組合電路的邏輯表達式 D觸發(fā)器的特征方程：觸發(fā)器的特征方程： J-K觸發(fā)器的特征方程：觸發(fā)器的特征方程： 由真值表求由真值表求 R 和和 S 的表達式：的表達式：（3）由真值）由真值表求出邏輯表表求出邏輯表達式：達式：（4）畫出電）畫出電路圖路圖觸發(fā)器分類觸發(fā)器分類觸發(fā)器觸發(fā)器名稱名稱功功 能

28、能保持保持置置0置置1翻轉(zhuǎn)翻轉(zhuǎn)R-SJ-KDT 按功能分類：按功能分類： 按觸發(fā)方式分類：按觸發(fā)方式分類：p 非鐘控型：非鐘控型： 無無CP端，激勵端直接起作用；端，激勵端直接起作用；p 鐘控型：鐘控型： 由由CP觸發(fā)，由激勵端決定次態(tài)；觸發(fā)，由激勵端決定次態(tài)；u 電平型：電平型： CP=1 （或（或CP=0）期間均觸發(fā)；）期間均觸發(fā)；u 邊沿型：邊沿型： 僅僅CP上跳（或下跳）瞬間觸發(fā)；上跳（或下跳）瞬間觸發(fā)； 按電路結(jié)構(gòu)分類：按電路結(jié)構(gòu)分類：p 維持阻塞型：維持阻塞型： 僅時鐘的一個邊沿起作用。僅時鐘的一個邊沿起作用。p 主從型：主從型： 時鐘的上升沿對激勵采樣，下降沿輸出。時鐘的上升沿對

29、激勵采樣，下降沿輸出。 觸發(fā)器應(yīng)用一例 用觸發(fā)器組成寄存器用觸發(fā)器組成寄存器 寄存器是微處理器中的重要部件，用于存放數(shù)據(jù)處理的中間結(jié)果。寄存器是微處理器中的重要部件，用于存放數(shù)據(jù)處理的中間結(jié)果。具有數(shù)據(jù)具有數(shù)據(jù)“寫寫”入、入、“讀讀”出、初始化出、初始化“清零清零”功能功能 。D7Q7OEDB7WED6Q6DB6D5Q5DB5D4Q4DB4D3Q3DB3D2Q2DB2D1Q1DB1D0Q0DB0RDRDRDRDRDRDRDRDCLR（1）數(shù)據(jù)清除。將所有觸發(fā)器的數(shù)據(jù)清除。將所有觸發(fā)器的RD端接在一起，作為清零輸入端端接在一起，作為清零輸入端 。 （2 2）數(shù)據(jù)寫入。令）數(shù)據(jù)寫入。令 、 ，先讓

30、，先讓 ；將要寫入的數(shù)據(jù)施加；將要寫入的數(shù)據(jù)施加到到 DB7DB0，再在再在 端施加寫入脈沖，端施加寫入脈沖，DB7DB0上的數(shù)據(jù)即被寫入。上的數(shù)據(jù)即被寫入。 （3 3）數(shù)據(jù)讀出。令）數(shù)據(jù)讀出。令 、 ，在，在 端施加讀脈沖，三態(tài)門開通，端施加讀脈沖，三態(tài)門開通，數(shù)據(jù)由數(shù)據(jù)由DB7DB0輸出。輸出。 CLR1OE 1CLR 1WE WE1WE 1CLR OE（1）電源電流）電源電流IE 觸發(fā)器的所有輸入端接無效電平，輸出端懸空時，電源向觸發(fā)器提供的電流觸發(fā)器的所有輸入端接無效電平，輸出端懸空時，電源向觸發(fā)器提供的電流。此參數(shù)說明觸發(fā)器電路的空載功耗。此參數(shù)說明觸發(fā)器電路的空載功耗。（2）低電平

31、輸入電流）低電平輸入電流IIL和高電平輸入電流和高電平輸入電流IIH 測試條件：觸發(fā)器輸出端懸空。測試條件：觸發(fā)器輸出端懸空。 IIL：某輸入端接地，從該輸入端流出的電流；：某輸入端接地，從該輸入端流出的電流； IIH：觸發(fā)器某輸入端接電源，流進該輸入端的電流：觸發(fā)器某輸入端接電源，流進該輸入端的電流。 此參數(shù)說明對驅(qū)動電路的負載要求。此參數(shù)說明對驅(qū)動電路的負載要求。（3）輸出高電平）輸出高電平VoH和輸出低電平和輸出低電平VoL 觸發(fā)器輸出端觸發(fā)器輸出端Q或輸出高電平時的對地電壓為或輸出高電平時的對地電壓為VOH，輸出低電平時的對地電輸出低電平時的對地電壓為壓為VOL。 此參數(shù)說明此參數(shù)說明

32、觸發(fā)器的抗干擾能力。觸發(fā)器的抗干擾能力。 直流參數(shù)直流參數(shù)4.2.4 集成觸發(fā)器的主要特性參數(shù) 開關(guān)參數(shù)開關(guān)參數(shù)（1）最高時鐘頻率）最高時鐘頻率fmax 觸發(fā)器在計數(shù)狀態(tài)下能正常工作的最高工作頻率，是標志觸發(fā)器工作速觸發(fā)器在計數(shù)狀態(tài)下能正常工作的最高工作頻率，是標志觸發(fā)器工作速度高低的一個重要指標。度高低的一個重要指標。（2）對時鐘信號的延遲時間（對時鐘信號的延遲時間（tCPLH和和tCPHL） 從時鐘脈沖的觸發(fā)沿到觸發(fā)器輸出端由從時鐘脈沖的觸發(fā)沿到觸發(fā)器輸出端由0狀態(tài)變到狀態(tài)變到1狀態(tài)的延遲時間為狀態(tài)的延遲時間為tCPLH； 從時鐘脈沖的觸發(fā)沿到觸發(fā)器輸出端由從時鐘脈沖的觸發(fā)沿到觸發(fā)器輸出端

33、由1狀態(tài)變到狀態(tài)變到0狀態(tài)的延遲時間為狀態(tài)的延遲時間為tCPHL。一般，一般，tCPLH比比tCPHL約大一級門的延遲時間。約大一級門的延遲時間。（3）對置）對置0端端 RD 或置或置1端端 SD 的延遲時間的延遲時間tRLH、tRHL或或tSLH、tSHL 從置從置0脈沖的觸發(fā)沿到輸出端由脈沖的觸發(fā)沿到輸出端由0變?yōu)樽優(yōu)?的延遲時間為的延遲時間為tRLH，到輸出端由到輸出端由1變?yōu)樽優(yōu)?的延遲時間為的延遲時間為tRHL； 從置從置1脈沖的觸發(fā)沿到輸出端由脈沖的觸發(fā)沿到輸出端由0變?yōu)樽優(yōu)? 的延遲時間為的延遲時間為tSLH，到輸出端由到輸出端由1變?yōu)樽優(yōu)?的延遲時間為的延遲時間為tSHL。 4

34、.3 4.3 同步時序邏輯分析同步時序邏輯分析所謂時序邏輯分析，就是要找出給定時序邏輯電路的邏輯功所謂時序邏輯分析，就是要找出給定時序邏輯電路的邏輯功能，通過分析，可以了解給定時序邏輯電路的功能，評價設(shè)能，通過分析，可以了解給定時序邏輯電路的功能，評價設(shè)計方案，改進邏輯電路設(shè)計。計方案，改進邏輯電路設(shè)計。CPCP：時鐘脈沖。：時鐘脈沖。存儲電路中的存儲值僅當存儲電路中的存儲值僅當CP到到來時刻發(fā)生改變。來時刻發(fā)生改變。同步時序邏輯同步時序邏輯異步時序邏輯異步時序邏輯無無CP脈沖。脈沖。當輸入變化時，存儲電路中的存當輸入變化時，存儲電路中的存儲值就會發(fā)生改變。儲值就會發(fā)生改變。4.3 4.3 同

35、步時序邏輯分析同步時序邏輯分析（1 1） 按工作方式分為：按工作方式分為： 同步時序邏輯同步時序邏輯和和異步時序邏輯異步時序邏輯CPCP：時鐘脈沖。：時鐘脈沖。存儲電路中的存儲值僅當存儲電路中的存儲值僅當CP到到來時刻發(fā)生改變。來時刻發(fā)生改變。同步時序邏輯同步時序邏輯異步時序邏輯異步時序邏輯無無CP脈沖。脈沖。當輸入變化時，存儲電路中的存當輸入變化時，存儲電路中的存儲值就會發(fā)生改變。儲值就會發(fā)生改變。（2 ） 按輸出中是否直接含有輸入，分為：按輸出中是否直接含有輸入，分為： Meal型型和和Moore型型CP),.,.(11sniiyyxxfZ Meal型：型： 輸出是輸入和狀態(tài)的函數(shù)輸出是輸

36、入和狀態(tài)的函數(shù)CP),.(1siiyyfZ Moore型：型： 輸出僅為狀態(tài)的函數(shù)輸出僅為狀態(tài)的函數(shù)（3） 按時鐘和輸入信號的作用方式，分為：按時鐘和輸入信號的作用方式，分為： 脈沖型脈沖型和和電平型電平型 同步脈沖型：同步脈沖型： 電路的狀態(tài)僅在電路的狀態(tài)僅在CP的上跳沿（或下跳沿）的上跳沿（或下跳沿）時刻時刻發(fā)生改變。發(fā)生改變。 同步電平型：同步電平型： 電路的狀態(tài)在電路的狀態(tài)在CP的高電平（或低電平）期間發(fā)生改變。的高電平（或低電平）期間發(fā)生改變。 異步脈沖型：異步脈沖型： 電路的狀態(tài)僅在各輸入的上跳沿（或下跳沿）電路的狀態(tài)僅在各輸入的上跳沿（或下跳沿）時刻時刻發(fā)生改變。發(fā)生改變。 異步

37、電平型：異步電平型： 電路的狀態(tài)在各輸入的高電平（或低電平）期間發(fā)生改變。電路的狀態(tài)在各輸入的高電平（或低電平）期間發(fā)生改變。4.3.1 4.3.1 同步時序邏輯電路的描述方法同步時序邏輯電路的描述方法 用三組邏輯函數(shù)聯(lián)立描述：用三組邏輯函數(shù)聯(lián)立描述：1. 用邏輯函數(shù)表達描述用邏輯函數(shù)表達描述slyYYkyrjyyxxgYmiyyxxfZlrinlsnjjsnii., 1),.,(., 1),.,.,(., 1),.,.,(1)1(1111 輸出函數(shù)輸出函數(shù)激勵函數(shù)激勵函數(shù)次態(tài)函數(shù)次態(tài)函數(shù)2. 用狀態(tài)表描述用狀態(tài)表描述在一個表格中列出各種輸入值時，輸出和狀態(tài)的值在一個表格中列出各種輸入值時，輸

38、出和狀態(tài)的值3. 用狀態(tài)圖描述用狀態(tài)圖描述用有向圖的方式反映狀態(tài)表中的數(shù)據(jù)用有向圖的方式反映狀態(tài)表中的數(shù)據(jù)4. 用時間圖描述用時間圖描述用波形圖的方式反映輸入、輸出和狀態(tài)之間的關(guān)系用波形圖的方式反映輸入、輸出和狀態(tài)之間的關(guān)系1. 1. 邏輯函數(shù)表達式邏輯函數(shù)表達式 11( ,)1,2,iipvzf xxyyiq1( ,),1,iivzf yyiq（Mealy型）型） （Moore型）型） 輸出函數(shù)：輸出函數(shù)： 11( ,)1,2,kkpvwh xxyyku激勵函數(shù)：激勵函數(shù)： 111(,),1,njjuvyg ww yyjv次態(tài)函數(shù)：次態(tài)函數(shù)： 分析的任務(wù)就是要確定這分析的任務(wù)就是要確定這3

39、3個函數(shù)表達式。個函數(shù)表達式。 例例4-34-3：用邏輯函數(shù)表達式描述如圖同步時序邏輯電路。用邏輯函數(shù)表達式描述如圖同步時序邏輯電路。CPD1Q11QD2Q22Qx 1 1z輸出函數(shù)：輸出函數(shù)：21zxQ Q221121DxQxQDxQxQ激勵激勵函數(shù)：函數(shù)：122111nnQDQD次態(tài)函數(shù)次態(tài)函數(shù)：由電路看出由電路看出由電路看出由電路看出即特征方程即特征方程將將激勵激勵函數(shù)代入函數(shù)代入次態(tài)函數(shù)得：次態(tài)函數(shù)得：12211121nnQxQxQQxQxQ最終結(jié)果最終結(jié)果由最終結(jié)果中含有變量由最終結(jié)果中含有變量x可知，本例為可知，本例為Mealy型電路。型電路。 接上例。已求出：接上例。已求出： 2

40、. 狀態(tài)轉(zhuǎn)換表與狀態(tài)表狀態(tài)轉(zhuǎn)換表與狀態(tài)表 輸出函數(shù)：輸出函數(shù)：對狀態(tài)轉(zhuǎn)換表作變形，記對狀態(tài)轉(zhuǎn)換表作變形，記4個狀態(tài)為：個狀態(tài)為： S0 = 00、S1=01、S2=10、S3=11得到得到狀態(tài)表狀態(tài)表。次態(tài)函數(shù)次態(tài)函數(shù)：填表填表狀態(tài)表的特點：狀態(tài)表的特點： 更容易由現(xiàn)態(tài)和輸入，查出次態(tài)更容易由現(xiàn)態(tài)和輸入，查出次態(tài)和輸出。和輸出。12211121nnQxQxQQxQxQ21zxQ Q輸入輸入x現(xiàn)態(tài)現(xiàn)態(tài)次態(tài)次態(tài)輸出輸出zQ2 Q1Q2n+1 Q1n +100 00 0000 10 0001 00 0001 10 0010 00 1010 11 0011 01 1111 11 10狀態(tài)轉(zhuǎn)換表狀態(tài)轉(zhuǎn)換

41、表現(xiàn)態(tài)現(xiàn)態(tài)S次態(tài)次態(tài)/輸出輸出 （Sn+1 / z）x=0 x=1S0S0 / 0S1 / 0S1S0 / 0S2 / 0S2S0 / 0S3 / 1S3S0 / 0S3 / 0狀態(tài)表狀態(tài)表3. 狀態(tài)圖狀態(tài)圖 x / z1/0S0S10/00/0S2S31/11/00/00/01/0接上例。已求出狀態(tài)表：接上例。已求出狀態(tài)表： 現(xiàn)態(tài)現(xiàn)態(tài)S次態(tài)次態(tài)/輸出輸出 （Sn+1 / z）x=0 x=1S0S0 / 0S1 / 0S1S0 / 0S2 / 0S2S0 / 0S3 / 1S3S0 / 0S3 / 0由由狀態(tài)表畫出狀態(tài)狀態(tài)表畫出狀態(tài)圖圖箭頭線表示狀態(tài)轉(zhuǎn)移的方向，此處為：箭頭線表示狀態(tài)轉(zhuǎn)移的方向

42、，此處為： 若現(xiàn)態(tài)為若現(xiàn)態(tài)為S S3 3，當輸入，當輸入 x x =0=0時，將時，將轉(zhuǎn)移到轉(zhuǎn)移到S S0 0，并有輸出，并有輸出 z z =0 =0 。箭頭線旁的數(shù)據(jù)表示箭頭線旁的數(shù)據(jù)表示輸入輸入/ /輸出輸出, ,即即x/zx/z圓圈表示狀態(tài)圓圈表示狀態(tài)4. 4. 工作波形圖工作波形圖接上例：接上例： 已求出狀態(tài)圖，由狀態(tài)圖得已求出狀態(tài)圖，由狀態(tài)圖得出對出對特定的輸入系列的響應(yīng)。特定的輸入系列的響應(yīng)。x / z1/0S0S10/00/0S2S31/11/00/00/01/0用意：用一個特定的輸入系列，得出對應(yīng)的輸出系列用意：用一個特定的輸入系列，得出對應(yīng)的輸出系列 。CP 1 2 3 4

43、5 6 7 8 9 10 11 12 13 14 15 x 0 1 0 1 1 0 1 1 1 0 1 1 1 1 0 Q2 0 0 0 0 0 1 0 0 1 0 0 0 1 1 1 Q1 0 0 1 0 1 0 0 1 0 1 0 1 0 1 1 Q2n+1 0 0 0 0 1 0 0 1 1 0 0 1 1 1 0Q1n+1 0 1 0 1 0 0 1 0 1 0 1 0 1 1 0z 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0給定有代表性的輸入系列給定有代表性的輸入系列xi給定電路的初始狀態(tài)給定電路的初始狀態(tài)Q2 Q1由由狀態(tài)圖逐步推出次態(tài)和輸出。狀態(tài)圖逐步推出次態(tài)和輸

44、出。123456789111012131415CPQ2Q1xz由上述次態(tài)和輸出響應(yīng)得出工作波形圖：由上述次態(tài)和輸出響應(yīng)得出工作波形圖：同步時序邏輯電路描述小結(jié)同步時序邏輯電路描述小結(jié) 四種描述方式都是非常重要的，各具獨到之處。一般應(yīng)相互四種描述方式都是非常重要的，各具獨到之處。一般應(yīng)相互配合，綜合運用。配合，綜合運用。 4.3.2 同步時序邏輯分析下面通過實例，引入同步時序邏輯電路分析的一般步驟下面通過實例，引入同步時序邏輯電路分析的一般步驟. . 例例4-4：分析圖示同步時序電路的邏輯功能。：分析圖示同步時序電路的邏輯功能。J1K1Q1Q2J2K2Q2Q2J3K3Q3Q31CPY1步驟步驟1

45、 寫出輸出函數(shù)、次態(tài)函數(shù)及激勵函數(shù)寫出輸出函數(shù)、次態(tài)函數(shù)及激勵函數(shù) 輸出僅為狀態(tài)的函數(shù)，故為輸出僅為狀態(tài)的函數(shù)，故為Moore型電路。型電路。輸出函數(shù)：輸出函數(shù)：23YQ Q123121212312321JQ QKJQKQQJQQKQ激勵函數(shù)：激勵函數(shù)：將式激勵函數(shù)代入將式激勵函數(shù)代入JK觸發(fā)器特征方程觸發(fā)器特征方程 ，有：，有：1nQJQKQ3112311212132112323nnnQQ Q QQQQQQ QQQQ QQ Q步驟步驟2 列出狀態(tài)轉(zhuǎn)換表列出狀態(tài)轉(zhuǎn)換表 現(xiàn)態(tài)現(xiàn)態(tài)次態(tài)次態(tài)輸出輸出YQ3 Q2 Q1Q3n+1 Q2n+1 Q1n +10 0 00 0 100 0 10 1 000

46、1 00 1 100 1 11 0 001 0 01 0 101 0 11 1 001 1 00 0 011 1 10 0 01次態(tài)函數(shù)：次態(tài)函數(shù)：步驟步驟3 畫出狀態(tài)轉(zhuǎn)換圖畫出狀態(tài)轉(zhuǎn)換圖 00000010010001101000101011011111 由狀態(tài)圖可見，每經(jīng)過由狀態(tài)圖可見，每經(jīng)過7個個CP，電路的狀態(tài)循環(huán)變化一次。是一個電路的狀態(tài)循環(huán)變化一次。是一個7進制計數(shù)器，進位脈沖從進制計數(shù)器，進位脈沖從Y輸出。輸出。 “111”狀態(tài)不在計數(shù)狀態(tài)中，稱為無關(guān)狀態(tài)。狀態(tài)不在計數(shù)狀態(tài)中，稱為無關(guān)狀態(tài)。 一旦因某種異常原因陷入這種狀態(tài)，電路能在下一一旦因某種異常原因陷入這種狀態(tài)，電路能在下一C

47、P的作用下轉(zhuǎn)入正的作用下轉(zhuǎn)入正常計數(shù)狀態(tài)，即電路具有自恢復(fù)功能。常計數(shù)狀態(tài)，即電路具有自恢復(fù)功能。 邏輯功能邏輯功能 分析：分析：步驟步驟4 畫出工作波形圖畫出工作波形圖 CPQ1Q2Q31234567Y注意：由于采用下降沿觸發(fā)型觸發(fā)器，狀態(tài)的轉(zhuǎn)換發(fā)生于注意：由于采用下降沿觸發(fā)型觸發(fā)器，狀態(tài)的轉(zhuǎn)換發(fā)生于CP的的 下降沿時刻。下降沿時刻。 由狀態(tài)轉(zhuǎn)換圖容易直接畫出：由狀態(tài)轉(zhuǎn)換圖容易直接畫出：例例4-5：分析圖示同步時序電路的邏輯功能。：分析圖示同步時序電路的邏輯功能。T1Q1T2Q22QT0Q0&1Q0Q&1&1=11CPx&1L步驟步驟1 寫出輸出函數(shù)、激勵函數(shù)

48、寫出輸出函數(shù)、激勵函數(shù) 及次態(tài)函數(shù)及次態(tài)函數(shù)2120210LQ QQ QQ QQ210TxQQ1101TxQQxQ010()TxQxQ122222102102111111101110111010000010010010()()()nnnQT QT QxQQ QxQQ QQTQTQxQQxQ QxQQxQQxQxQQT QT QxQxQQxQxQ QxQxQ步驟步驟2 列出狀態(tài)轉(zhuǎn)換表、狀態(tài)表列出狀態(tài)轉(zhuǎn)換表、狀態(tài)表xQ2 Q1 Q0Q2n+1 Q1n+1 Q0n+1L00 0 00 0 0000 0 10 0 0000 1 00 0 0000 1 11 0 0101 0 01 0 0101 0 1

49、1 0 0101 1 01 0 0101 1 10 0 0010 0 00 0 1010 0 10 1 0010 1 00 1 1010 1 10 1 1111 0 01 0 1111 0 11 1 0111 1 01 1 1111 1 11 1 10記：記： 76543210111,110,101100011,010,001000SSSSSSSS現(xiàn)態(tài)現(xiàn)態(tài)S次態(tài)次態(tài)/輸出輸出 （Sn+1 /L）x=0 x=1S0S0 / 0S1 / 0S1S0 / 0S2 / 0S2S0 / 0S3 / 1S3S4 / 1S3 / 1S4S4 / 1S5 / 1S5S4 / 1S6 / 1S6S4 / 1S7

50、 / 0S7S0 / 0S7 / 0則狀態(tài)轉(zhuǎn)為：則狀態(tài)轉(zhuǎn)為： 步驟步驟3 畫出狀態(tài)圖，分析邏輯功能畫出狀態(tài)圖，分析邏輯功能 x1010/0101110100100S00S10S20S31S41S51S61S70在在S0，輸出為，輸出為0，如果連續(xù)輸入，如果連續(xù)輸入3個或以上的個或以上的1，則轉(zhuǎn)移到，則轉(zhuǎn)移到S3并輸出并輸出1。此后，如果連續(xù)輸入此后，如果連續(xù)輸入0，則轉(zhuǎn)移到，則轉(zhuǎn)移到S4態(tài)并保持輸出態(tài)并保持輸出1。接下來，如果再次連續(xù)輸入接下來，如果再次連續(xù)輸入3個或以上的個或以上的1，則電路轉(zhuǎn)移到，則電路轉(zhuǎn)移到S0態(tài)并輸出態(tài)并輸出0。此后，如果連續(xù)輸入此后，如果連續(xù)輸入0，則轉(zhuǎn)移到，則轉(zhuǎn)移到

51、S0態(tài)并保持輸出態(tài)并保持輸出0。該電路具有手機電源開關(guān)鍵的功能。該電路具有手機電源開關(guān)鍵的功能。假設(shè)時鐘的周期為假設(shè)時鐘的周期為1秒，秒，L=0表示關(guān)機、表示關(guān)機、L=1表示開機。表示開機。在關(guān)機下，按下在關(guān)機下，按下x 鍵持續(xù)鍵持續(xù)3秒及以上可開機（從秒及以上可開機（從S0 S3） ，在開機下，按下在開機下，按下x 鍵持續(xù)鍵持續(xù)3秒及以上可關(guān)機（從秒及以上可關(guān)機（從S4 S7） 。4.4 異步時序邏輯電路的分析 （1） 無公共時鐘控制信號無公共時鐘控制信號 觸發(fā)器的翻轉(zhuǎn)借助于輸入信號或電路中的其它信號的改變來實現(xiàn)。觸觸發(fā)器的翻轉(zhuǎn)借助于輸入信號或電路中的其它信號的改變來實現(xiàn)。觸發(fā)器的翻轉(zhuǎn)又會導(dǎo)

52、致電路中的有關(guān)信號改變。這種互為因果的關(guān)系如果處發(fā)器的翻轉(zhuǎn)又會導(dǎo)致電路中的有關(guān)信號改變。這種互為因果的關(guān)系如果處理不當，就會使電路不能正常工作。理不當，就會使電路不能正常工作。（2）輸入信號不允許同時變化。因控制翻轉(zhuǎn)的輸入信號來自不同的信）輸入信號不允許同時變化。因控制翻轉(zhuǎn)的輸入信號來自不同的信號源，不可能嚴格對齊。觸發(fā)順序不同會導(dǎo)致電路進入不同的狀態(tài)。號源，不可能嚴格對齊。觸發(fā)順序不同會導(dǎo)致電路進入不同的狀態(tài)。 異步時序邏輯的主要優(yōu)點：異步時序邏輯的主要優(yōu)點：（1）可靈活地為各觸發(fā)器選擇不同的翻轉(zhuǎn)控制信號，電路得以簡化。）可靈活地為各觸發(fā)器選擇不同的翻轉(zhuǎn)控制信號，電路得以簡化。（2）任何時刻

53、只需考慮輸入信號中的一個有效，電路的描述簡單。）任何時刻只需考慮輸入信號中的一個有效，電路的描述簡單。 異步時序邏輯的分類：異步時序邏輯的分類： （1）電平型異步時序邏輯電路：觸發(fā)器的翻轉(zhuǎn)受觸發(fā)信號的電平高低）電平型異步時序邏輯電路：觸發(fā)器的翻轉(zhuǎn)受觸發(fā)信號的電平高低控制，接收作用的時間長；控制，接收作用的時間長； （2）脈沖型異步邏輯時序電路：觸發(fā)器的翻轉(zhuǎn)僅在觸發(fā)信號的有關(guān)跳）脈沖型異步邏輯時序電路：觸發(fā)器的翻轉(zhuǎn)僅在觸發(fā)信號的有關(guān)跳變沿發(fā)生，接收作用的時間短，較易把握。變沿發(fā)生，接收作用的時間短，較易把握。 異步時序邏輯的特點：異步時序邏輯的特點：例例4-6： 分析圖示電路，說明邏輯功能。分析

54、圖示電路，說明邏輯功能。 D1Q2D2Q1XC2C12Q1Qy2y1電路類型：電路類型：Moore型脈沖異步時序邏輯電路。型脈沖異步時序邏輯電路。分析步驟：分析步驟： 步驟步驟1 寫出輸出函數(shù)和激勵函數(shù)寫出輸出函數(shù)和激勵函數(shù) 11122211122,DQCxDQCQyQyQ步驟步驟2 列出次態(tài)真值表列出次態(tài)真值表 輸入輸入現(xiàn)態(tài)現(xiàn)態(tài)激勵與時鐘激勵與時鐘次態(tài)次態(tài)Xy2 y1D2 C2 D1 C1y2n+1 y1n +1 0 01 1 0 10 11 0 1 01 00 1 1 11 10 0 0 0 推導(dǎo)步驟：推導(dǎo)步驟： 注意注意: 觸發(fā)器為下降沿觸發(fā)型觸發(fā)器為下降沿觸發(fā)型,下跳沿才起作用。在表中

55、用下跳沿才起作用。在表中用“”表示表示 次態(tài)真值表的列表步驟：次態(tài)真值表的列表步驟： 列出列出 x、y2、y1，為下一步推導(dǎo)次態(tài)作好準備；，為下一步推導(dǎo)次態(tài)作好準備； 推導(dǎo)推導(dǎo)C1、D2、D1。按步驟。按步驟1 的激勵函數(shù)直接列出；的激勵函數(shù)直接列出； 推導(dǎo)推導(dǎo) y1n+1。由。由D1的現(xiàn)態(tài)的現(xiàn)態(tài)y1、時鐘和激勵、時鐘和激勵C1、D1，索引，索引D觸發(fā)器的功觸發(fā)器的功 能表，就可推導(dǎo)出來；能表，就可推導(dǎo)出來； 推導(dǎo)推導(dǎo)C2。由于。由于C2=Q1，注意，注意C2是時鐘，僅需列出有效的跳變值是時鐘，僅需列出有效的跳變值“”。由由Q1向向 Q1n+1的的變化情況，可列出變化情況，可列出C2。 推導(dǎo)推

56、導(dǎo) y2n+1 。 由觸發(fā)器由觸發(fā)器D2的現(xiàn)態(tài)的現(xiàn)態(tài)y2、時鐘和激勵時鐘和激勵C2、D2，索引索引D觸發(fā)觸發(fā) 器的功能表，器的功能表，就就可推導(dǎo)出可推導(dǎo)出來；來； 步驟步驟3 列出狀態(tài)表和狀態(tài)圖列出狀態(tài)表和狀態(tài)圖 00 x011110現(xiàn)態(tài)現(xiàn)態(tài)次態(tài)次態(tài) y2n+1y1n+1 y2 y1x = 0 00 1 0 11 01 01 11 10 0 由狀態(tài)圖可知，由狀態(tài)圖可知，這是一個兩位二進這是一個兩位二進制計數(shù)器，電路的制計數(shù)器，電路的輸出就是電路的狀輸出就是電路的狀態(tài)值，也是計數(shù)值。態(tài)值，也是計數(shù)值。 4.5 計算機中常用的時序邏輯電路 用于暫時存放二進制代碼的邏輯器件稱為寄存器。用于暫時存放二

57、進制代碼的邏輯器件稱為寄存器。 寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成寄存器是由具有存儲功能的觸發(fā)器組合起來構(gòu)成的。一個觸發(fā)器可以存儲的。一個觸發(fā)器可以存儲1位二進制代碼，存放位二進制代碼，存放n位二位二進制代碼的寄存器，需用進制代碼的寄存器，需用n個觸發(fā)器來構(gòu)成。個觸發(fā)器來構(gòu)成。 按照功能的不同，可將寄存器分為基本寄存器和按照功能的不同，可將寄存器分為基本寄存器和移位寄存器移位寄存器Shift Registers兩大類?；炯拇嫫髦荒懿纱箢??；炯拇嫫髦荒懿⑿兴腿霐?shù)據(jù)，需要時也只能并行輸出。移位寄存器中行送入數(shù)據(jù)，需要時也只能并行輸出。移位寄存器中的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移

58、或左移，的數(shù)據(jù)可以在移位脈沖作用下依次逐位右移或左移，數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、數(shù)據(jù)既可以并行輸入、并行輸出，也可以串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、串行輸出，還可以并行輸入、串行輸出，串行輸入、并行輸出，十分靈活，用途也很廣。并行輸出，十分靈活，用途也很廣。4.5.1 寄存器1基本寄存器該寄存器輸出通過三態(tài)緩該寄存器輸出通過三態(tài)緩沖門：當輸出使能沖門：當輸出使能 /OE有效有效時，時， 8位寄存器中代碼并行位寄存器中代碼并行輸出；當輸出；當/OE無效時，無效時， 寄存寄存器輸出端為高阻抗。器輸出端為高阻抗。這樣可以使多個寄存器掛這樣可以使多個寄存器掛

59、接到公共總線上。接到公共總線上?；炯拇嫫魇俏⑻幚砥髦械闹匾考?，用于存放數(shù)據(jù)處理的中間結(jié)果 ，常見的有通用8位寄存器 (Generic 8-bit Register)74373CLKOE1D2D4D3D1Q3Q5Q7Q2Q4Q6Q8Q5D6D7D8D74LS3742移位寄存器 Shift Registers分 析 右 圖分 析 右 圖電路：四位電路：四位移位寄存器，移位寄存器，它能寄存四它能寄存四位二進制代位二進制代碼，并進行碼，并進行右移。右移。移位寄存器是用來寄存二進制代碼，并能對該代碼進行移位的邏輯部件。常見的有74194，一種常用的4位雙向移位寄存器 D0Q0 1D1Q1 1D2Q2

60、 1D3Q3 11B3B2B1B0MCPxQ3Q2Q1Q03典型芯片-74194中規(guī)模集成電路寄存器的種類很多，例如，74194是一種常用的4位雙向移位寄存器。如圖4-39(a)所示，SRSI是右移串行輸入端；SLSI是左移串行輸入端；A、B、C、D是并行輸入端；QD 是右移串行輸出端； QA 是左移串行輸出端； QA、QB、QC、QD 是并行輸出端； /CLR 是異步的寄存器清“0”信號；S1 S0 是工作方式控制(其功能表如圖4-39(b)所示)。SHIFT REG.SLSISRSIBCCLKCLRNDS1S0AQAQBQCQD74194instCPQ0 FF0 Q0 Q1 FF1 Q1 1J 1KC1 1J 1KC1&am