數(shù)據(jù)采集卡設(shè)計(jì)

1、微型計(jì)算機(jī)控制技術(shù)期中試題基于PCI總線的數(shù)據(jù)采集卡自動(dòng)化0905班張亞明0906050503摘要：本文采用一種基于USB接口的實(shí)用型數(shù)據(jù)采集卡。 采用CPLD和 PSD進(jìn)行信道前端處理，以FPGA為采集的核心控制芯片并用于參數(shù) 的存儲(chǔ)與讀寫，設(shè)計(jì)了一種快速、高精度數(shù)據(jù)采集卡硬件是一外置式 的密封設(shè)備，軟件具有很好的用戶圖形界面。 詳細(xì)地論述了本采集卡 的硬件結(jié)構(gòu)，并列舉了采集卡的主要性能指標(biāo)，對(duì)采集卡所要求的性 能指標(biāo)，詳細(xì)地論述了系統(tǒng)的硬件。關(guān)鍵詞：數(shù)據(jù)采集卡 CPLD PCI總線USB設(shè)計(jì)要求：該數(shù)據(jù)采集卡要求高精度數(shù)據(jù)采集，采用PCI總線，運(yùn)用US眼口。 進(jìn)行32位數(shù)據(jù)輸入、16路數(shù)據(jù)

2、輸出、4路可程控增益，必須具有隔離 功能。引言：計(jì)算機(jī)技術(shù)在飛速發(fā)展，微機(jī)應(yīng)用日益普及深入，微機(jī)在通信、 自動(dòng)化、工業(yè)自動(dòng)控制、電子測量、信息管理和信息系統(tǒng)等方面得到 廣泛的應(yīng)用。在冶金、化工、醫(yī)學(xué)和電器性能測試等許多應(yīng)用場合需 要同時(shí)對(duì)多通道快變的模擬信號(hào)進(jìn)行采集、 預(yù)處理、暫存和向上位機(jī) 傳送，再由上位機(jī)進(jìn)行數(shù)據(jù)分析處理、自動(dòng)報(bào)表生成、信號(hào)波形顯示 和輸出打印等處理。本文采用一種基于US眼口的實(shí)用型數(shù)據(jù)采集卡。采用CPLD口DSP 進(jìn)行信道前端處理，以FPGM采集的核心控制芯片并用于參數(shù)的存儲(chǔ) 與讀寫，設(shè)計(jì)了一種快速、高精度數(shù)據(jù)采集卡 硬件是一外置式的密封 設(shè)備，軟件具有很好的用戶圖形界面

3、。 詳細(xì)地論述了本采集卡的硬件 結(jié)構(gòu)，并列舉了采集卡的主要性能指標(biāo)，對(duì)采集卡所要求的性能指標(biāo)， 詳細(xì)地論述了系統(tǒng)的硬件。設(shè)計(jì)方案：一、設(shè)計(jì)總框圖如圖1所示：本設(shè)計(jì)要求高精度數(shù)據(jù)采集，采用PCI總線，運(yùn)用US眼口。進(jìn)行 32位數(shù)據(jù)輸入、16路數(shù)據(jù)輸出、4路可程控增益，必須具有隔離功能。圖1二、系統(tǒng)硬件設(shè)計(jì)：(1) FPGA/CPL前介：FPGA現(xiàn)場可編程門陣列)與CPLD建雜可編程邏輯器件)都是可 程邏輯器件，它們是在PAL GA管邏輯器件的基礎(chǔ)之上發(fā)展起來的。 同以往的PAL, GA萼相比較，F(xiàn)PGA/CPLD規(guī)模比較大，它可以替代 幾十甚至幾千塊通用IC芯片。這樣的FPG/CPLD;際上就是

4、一個(gè)子系 統(tǒng)部件。這種芯片受到世界范圍內(nèi)電子工程設(shè)計(jì)人員的廣泛關(guān)注和普 遍歡迎。經(jīng)過了十幾年的發(fā)展，許多公司都開發(fā)出了多種可編程邏輯 器件。比較典型的就是Xilill公司的FPG黑件系列和Altera公司的 CPL解件系列，它們開發(fā)較早，占用了較大的 PLDJ場。盡管FPGA CPLD口其它類型PLD勺結(jié)構(gòu)各有其特點(diǎn)和長處，但概 括起來，它們由三大部分組成，如圖2. 1所示：I <> < nnirnt Binikr-i輸入匐出明連修費(fèi)源 口醫(yī)輯單元圖2.1典型PLD匡圖FPGAK片本設(shè)計(jì)選用H PSD3234BV-24片，具有單片機(jī)8032內(nèi)核的快閃編 程系統(tǒng)芯片，也是近年來

5、開發(fā)的新型轉(zhuǎn)換器件。包含兩大功能模塊： MC®3PSDI塊。其中MC蟆塊由1個(gè)標(biāo)準(zhǔn)的8032內(nèi)核，眾多的外設(shè)電路（特殊功能寄存器（SFR、定時(shí)器/計(jì)數(shù)器、PWM管理功能電路一LVD 和監(jiān)視器、I2C總線、片內(nèi)振蕩器、ADC I/O 口和USB和其他支持功 能組成。而PS蟆塊將涉及存儲(chǔ)器模塊、PLD或塊、電源管理單元（PMU、 I/O 口和JTA微口。功能框圖如圖2.2所示：awik圖2.2 p PSD3234BV-24能框圖如圖2.3 ppsd3234BV-24K片所示，該芯片采用兩種單電源供電方式：4.55.5V; 3.03.66V,故可直接供電。PSD可編程系統(tǒng)器件PS匿p PS

6、D3234BV-2的核心電路，主要由存儲(chǔ) 器模塊、PLD I/O 口、電源管理單元（PMU和JTA微口組成，如圖 2.4所示。P3.0:7 <c>PI 0；7 <P4 D；74U50+. / use- Xr巖石ftT inieri1G&ufii*r$SOKMCUPlCweExternalinlemupls在UARTO GFK), Rort 3伊s 日g Frt 1|4-bitADCMARTI(5)a-totPWM(8) OFIO. P&rl 4USB vUaGHB 乏lj1s>gProgrammable Decode and FJigft Logicl&

7、#163;t Fl-aah Memory: 128K ar 25CK Byoi.2nd Flash W&moiy 32K ByresSRAM:白K自理5GmnvcaJPurposePiDgrammableSfli工 1 d MacHwrUt(B) GPIO. Pon A (SO-pin only)&) GP1O, Ftort B(2) GP1O, Pert D(4) G-PiO, Pert CmQ ispQBC 32 Add rcli'DJIJLCfiiHEjTbl Euft陽。卡n devi« only)Supervisor:加aichdog and Low

8、-Vbltag；e Resei75 Vm, GND, Re&et, Crys-ial InPA0：7PB07PD1I12PC0.7MCUBusDedicalad PigA 1042-S圖2.4 PSD內(nèi)部功能框圖PCI總線：PCI總線協(xié)議：PCI總線的概念是由Intel公司聯(lián)合舊M、Compaq AST HR DEC 等100多家公司提出的，1999年2月公布。制定PCI總線的目標(biāo)是建立 一個(gè)工業(yè)標(biāo)準(zhǔn)的、低成本的、允許靈活配置的、高性能局部總線結(jié)構(gòu)。它既為今天的系統(tǒng)建立一個(gè)新的性能/價(jià)格比，又能適應(yīng)將來CPU勺特性，能在多種平臺(tái)和結(jié)構(gòu)中應(yīng)用。PCI總線標(biāo)準(zhǔn)是當(dāng)今PO域中最流行的總線標(biāo)準(zhǔn)

9、。隨著CPU勺快速 發(fā)展，基于圖形的操作系統(tǒng)(如Windows心速普及、多媒體、視頻處 理和網(wǎng)絡(luò)傳輸?shù)拇罅繎?yīng)用，使ISA總線逐漸成為系統(tǒng)數(shù)據(jù)傳輸瓶頸。PCI總線可以很好地滿足上述需要。PCI是一種局部總線(Local Bus), 由于獨(dú)立于CPU結(jié)構(gòu)，使總線形成了一種獨(dú)特的中問緩沖器的設(shè)計(jì)， 從而與CP及時(shí)鐘頻率無關(guān)。因此用戶可以將一些高速外設(shè)，如網(wǎng)絡(luò) 適配卡、圖形卡、硬盤控制器等從ISA總線上卸下，而通過局部總線 直接掛接到PCI總線上，使之與高速的CPU、線相匹配，從而打破了數(shù) 據(jù)I/O勺瓶頸，使高性能CPU)功能得以充分發(fā)揮。PCI總線的系統(tǒng)結(jié)構(gòu)：在一個(gè)PCI系統(tǒng)中可以做到高速外部設(shè)備和

10、低速外部設(shè)備共存、PCI總線與ISA/EISA總線并存，如圖2.5中所示。在圖2.5中可以看出，處理器/ Cach或存儲(chǔ)器子系統(tǒng)經(jīng)過一個(gè)PCI橋 連接到PCI總線上。此橋提供了一個(gè)低延遲的訪問通路，從而使處理 器能夠直接訪問通過它映射于存儲(chǔ)器空間或I /CS間的PCI設(shè)備，也 提供了能使PCI主設(shè)備直接訪問主存的高速通路。該橋也能提供數(shù)據(jù) 緩沖功能，以使CP% PCI總線上的設(shè)備并行工作而不必相互等待。 另 外，橋可使PCI總線的操作與CPU、線分開，以免相互影響。擴(kuò)展總線橋（標(biāo)準(zhǔn)總線接口）的設(shè)置是為了能在PCI總線上接出一條標(biāo)準(zhǔn)I/OT展總線，如ISA, EISMMCA、線，從而可繼續(xù)使用現(xiàn)

11、有的I/O設(shè)備，以增加PCI總線的兼容性和選擇范圍。一般地，典型的 PCI局部總線系統(tǒng)中，最多支持三個(gè)插梢（連接器），但這樣的擴(kuò)充能 力并不一定是必要的。PCI接插卡連接器屬于微通道（MC）類型的連接 器。同樣的PCI擴(kuò)充板連接器也可以用在ISA, EISA及MCA、線的系統(tǒng)中。如圖2.6所示:AD3L 0)地址及數(shù)據(jù)總愛他耳宓需弓刖PARFRAMx#持口拄制信弓TRI>¥#STOP#IDSELPCI兼容設(shè)番話誤報(bào)擔(dān)信號(hào)二 SERR#杵藪信胃REQ#GHT#率統(tǒng)估與_QdieRST范向"一網(wǎng)C/EE7. 4#FAR64LOCK*THTA#SBO#SDONETD1TCK

12、可選弓即64位L獷展信號(hào)INTB#1MTC#INTO#中甑信q高速韁在他與TMSTRST#圖2.7 PCI接口與FPG般線原理圖32路數(shù)據(jù)量輸入：有設(shè)計(jì)要求知，系統(tǒng)對(duì)數(shù)據(jù)采樣時(shí)進(jìn)行 32路數(shù)據(jù)采集，分為32 路數(shù)字采集和32路模擬量采集，同時(shí)須具有隔離功能。數(shù)字輸入時(shí)，通過光耦隔離后直接通過FPGA的32個(gè)I/O接口接收 數(shù)字量，光耦隔離選擇TLP521-4,而TLP521-4提供了 4個(gè)孤立的光耦中16引腳塑料DIP封裝，內(nèi)置4路線性光耦，也可以用于數(shù)字量隔 離。32路數(shù)字量輸入共需8片。其電路圖原理如圖2.8所示。其中P5為 數(shù)字量輸入接口模擬輸入通過線性光耦隔離后，通過 AD轉(zhuǎn)換成數(shù)字量

13、送入 FPGA。由于路數(shù)太多，不可能用 32個(gè)AD,因此選用4片CD4051 多路選擇開關(guān)，將32路選擇成4個(gè)8選1,因此需要4個(gè)CD4051,4 個(gè)AD轉(zhuǎn)換器。AD選擇ADS7822,12位高精度AD轉(zhuǎn)換器，采用串行 接口，占用FPGA的I/O 口少。光耦選擇TLP521-4,內(nèi)置4路線性 光耦，可以用于模擬量隔離。32路數(shù)字量共需8片。其電路圖原理 如圖2.9所示。其中P4為模擬量輸入接口。«1111111圖2.8 32路數(shù)字輸入電路圖J11I1-TJT - -4J1iJ11J|_j*J|1| |一-|I_gJ1_jH14j1-tF 1 -11 J v j1_j1-J1_Ji 1

14、j1-31 111,i_i ” 1_tR1 IL_1 l it1I +J1|TJ|_J1 1ii11 J11jj il11 jI_-J1i|1 1111 i 1 ii一-IJ1ij'11 .1i 16路數(shù)據(jù)輸出:數(shù)據(jù)輸出時(shí)同樣包括16位的數(shù)字量輸出和16位的模擬量輸 出。16路數(shù)字量輸出直接由FPGA16個(gè)I/O 口產(chǎn)生，通過光耦隔離 后輸出，光耦選擇TLP521-4,內(nèi)置4路線性光耦，也可以用于數(shù)字 量隔離。16路數(shù)字量輸出共需4片。其電路圖如圖2.10所示。其中 P3為數(shù)字量輸出接口。模擬輸出采用AD產(chǎn)生模擬量，并通過CD4015轉(zhuǎn)換為8路，再 通過電壓保持器保持電壓。要輸出十六路

15、，需要兩片 CD4051,16片 LF398電壓保持器。DA選用TLV5618 , TLV5618是12位高精度DA 有兩路輸出，采用串行通信，可節(jié)約 FPGA的I/O 口。16路模擬輸 出中有4路是程控增益，因此還需要程控增益運(yùn)放。本設(shè)計(jì)采用 THS7002, THS7002是雙通道數(shù)字可控增益運(yùn)放，因此需要 2片。其 電路圖如圖2.11.1、2.11.2所示。其中P6為模擬量輸出接口。圖2.10 16路數(shù)字輸出電路原理圖圖2.11.1 DA轉(zhuǎn)換與CD401旌接電路原理圖圖2.11.2 4路程控放大與輸出接口圖2.11 16路模擬量輸出三、系統(tǒng)軟件設(shè)計(jì)(1) p PSD3234BV-24空制

16、流程圖:Power onV二 Is VSYNC present?二Communication isidleEDID sent confinously usingVSYNC as clock 彳但JDC2 以0才1-present?Stop sending of EDID switch to DDC2 communiMitiDn modeHas a command been received?DDC2 communicationJ一 DDC2B+/DDC2AB? 一11 ,/1 丁 一Is 2B+/A.B etectedl?1Isit DDC2B mai 口咚Respond toDDC2B co

17、mmandRespond to DDC2B+/DDC2AB command圖3.1 p PSD3234BV-24空制流程圖p PSD3234BV-2欷件流程圖:圖3.2 p PSD3234BV-2欹件流程圖自動(dòng)掉電保護(hù)圖3.3自動(dòng)掉電流程圖四、結(jié)論當(dāng)前，隨著電子技術(shù)的飛速發(fā)展，智能化系統(tǒng)中需要傳輸?shù)臄?shù)據(jù) 量日益增大，要求數(shù)據(jù)傳送的速度也越來越快，傳統(tǒng)的數(shù)據(jù)傳輸方式 已無法滿足目前的要求。在此前提下，采用高速數(shù)據(jù)傳輸技術(shù)成為必 然，DMA直接存儲(chǔ)器訪問）技術(shù)就是較理想的解決方案之一，能夠滿 足信息處理實(shí)時(shí)性和準(zhǔn)確性的要求。本文以硬件描述語言和可編程邏輯器件（FPGA）為技術(shù)支撐，設(shè) 計(jì)PCI控制器的總體結(jié)構(gòu)。在通道檢測模塊中，解決了信號(hào)抗干擾和 請求信號(hào)