微機(jī)原理和接口技術(shù)課件第二講8088微處理器

1、第一章第一章 8086/8088 8086/8088微處理器微處理器本章主要內(nèi)容本章主要內(nèi)容l 8086/8088CPU的結(jié)構(gòu)特征的結(jié)構(gòu)特征l 總線接口部件總線接口部件BIUl 執(zhí)行部件執(zhí)行部件EUl 8086/8088的引腳信號及工作模式的引腳信號及工作模式l 8086/8088總線操作總線操作8086/8088CPU的結(jié)構(gòu)特征的結(jié)構(gòu)特征概況：概況： 1979年推出，第一代超大規(guī)模集成電路（年推出，第一代超大規(guī)模集成電路（VLSI）微處理器，采用微處理器，采用HMOS工藝制造，內(nèi)含工藝制造，內(nèi)含2.9萬晶體管。萬晶體管。 數(shù)據(jù)總線寬度數(shù)據(jù)總線寬度16位，地址總線寬度位，地址總線寬度20位；可

2、直位；可直接尋址空間接尋址空間2201M字節(jié)單元；字節(jié)單元；16位數(shù)據(jù)總線與地位數(shù)據(jù)總線與地址總線復(fù)用。址總線復(fù)用。 采用單一的采用單一的+5V電源，一相時(shí)鐘，時(shí)鐘頻率為電源，一相時(shí)鐘，時(shí)鐘頻率為5MHz（8086），），10MHz（80861），），8MHz（80862）。）。 133條指令，指令長度條指令，指令長度16字節(jié)。字節(jié)。 Intel 8088準(zhǔn)準(zhǔn)16位處理器，內(nèi)部寄存器及內(nèi)部位處理器，內(nèi)部寄存器及內(nèi)部操作均為操作均為16位，外部數(shù)據(jù)總線位，外部數(shù)據(jù)總線8位。位。 8088與與8086指令系統(tǒng)完全相同，芯片內(nèi)部邏輯指令系統(tǒng)完全相同，芯片內(nèi)部邏輯結(jié)構(gòu)、芯片引腳有個(gè)別差異。結(jié)構(gòu)、芯片引

3、腳有個(gè)別差異。8086/8088CPU的功能框圖的功能框圖AH ALBH BLCH CLDH DLSPBPDISI通通 用用 寄寄 存存 器器AXBXCXDXALU數(shù)據(jù)總線（數(shù)據(jù)總線（16位）位）運(yùn)算寄存器運(yùn)算寄存器ALU標(biāo)志寄存器標(biāo)志寄存器EU 控控制系統(tǒng)制系統(tǒng)執(zhí)行單元執(zhí)行單元EUCSDSSSESIP內(nèi)部暫存器內(nèi)部暫存器1 2 3 4 5 6數(shù)據(jù)總線數(shù)據(jù)總線8088:8位位8086:16位位總線總線 控控制邏輯制邏輯地址總線地址總線20位位指令隊(duì)列指令隊(duì)列80888086Q總線總線（8位）位）指令指針指令指針段寄存器段寄存器總線接口總線接口單元單元BIU外部外部總線總線寄存器寄存器AHSIA

4、LBHBLCHCLDH DLDIBPSPDSESSSCSIPPSWAX,累加器累加器AccumulatorBX,基數(shù)寄存器基數(shù)寄存器BaseCX,計(jì)數(shù)寄存器計(jì)數(shù)寄存器CountDX,數(shù)據(jù)寄存器數(shù)據(jù)寄存器Data源變址寄存器源變址寄存器Source Index目的變址寄存器目的變址寄存器Destination Index基址指針寄存器基址指針寄存器Base Point堆棧指針寄存器堆棧指針寄存器Stack Point數(shù)據(jù)段寄存器數(shù)據(jù)段寄存器Data Segment附加段寄存器附加段寄存器Extra Segment堆棧段寄存器堆棧段寄存器Stack Segment代碼段寄存器代碼段寄存器Code

5、Segment指令指針寄存器指令指針寄存器Instruction Pointer狀態(tài)標(biāo)志寄存器狀態(tài)標(biāo)志寄存器Processor Status Word數(shù)據(jù)數(shù)據(jù)寄存器寄存器變址變址寄存器寄存器指針指針寄存器寄存器通用寄存器通用寄存器段寄存器段寄存器控制寄存器控制寄存器編程結(jié)構(gòu)編程結(jié)構(gòu)兩部分組成：總線接口部件兩部分組成：總線接口部件BIU (Bus Interface Unit);執(zhí)行部件執(zhí)行部件 EU (Execution Unit). 總線接口部件總線接口部件BIU組成：組成： 4個(gè)個(gè)16位的段寄存器（位的段寄存器（CS、DS、ES、SS）1個(gè)個(gè)16位的指令指針寄存器位的指令指針寄存器IP 1

6、個(gè)地址加法器個(gè)地址加法器 內(nèi)部暫存器內(nèi)部暫存器46個(gè)字節(jié)的指令隊(duì)列個(gè)字節(jié)的指令隊(duì)列 輸入輸入/輸出控制電路（總線控制邏輯）輸出控制電路（總線控制邏輯）BIU的功能：的功能： 負(fù)責(zé)與內(nèi)存或負(fù)責(zé)與內(nèi)存或I/O端口傳送指令或數(shù)據(jù)端口傳送指令或數(shù)據(jù)BIU從內(nèi)存取指令送到指令隊(duì)列從內(nèi)存取指令送到指令隊(duì)列當(dāng)當(dāng)EU執(zhí)行指令時(shí)，執(zhí)行指令時(shí)，BIU要配合要配合EU從指定的內(nèi)存單元或從指定的內(nèi)存單元或I/O端口中讀取數(shù)據(jù)，端口中讀取數(shù)據(jù)，或者把或者把EU的操作結(jié)果送到指定的內(nèi)存單元的操作結(jié)果送到指定的內(nèi)存單元或或I/O端口去。端口去。例如：例如： IN AL,50H ADD AL,2035H指令隊(duì)列指令隊(duì)列 傳統(tǒng)

7、的傳統(tǒng)的CPU順序執(zhí)行指令的過程是：取指令順序執(zhí)行指令的過程是：取指令執(zhí)行執(zhí)行指令指令再取指令再取指令，串行執(zhí)行。，串行執(zhí)行。8086是把是把“取指令取指令”和和“執(zhí)行指令執(zhí)行指令”分別由分別由BIU和和EU兩個(gè)部件兩個(gè)部件來完成。當(dāng)來完成。當(dāng)EU正在執(zhí)行指令時(shí)，正在執(zhí)行指令時(shí)，BIU可以從內(nèi)存中取出指可以從內(nèi)存中取出指令字節(jié)，放在指令隊(duì)列中。這樣，使得令字節(jié)，放在指令隊(duì)列中。這樣，使得“取指令取指令”和和“執(zhí)行執(zhí)行指令指令”的操作在時(shí)間上是并行的。的操作在時(shí)間上是并行的。BIU和和EU協(xié)調(diào)配合，使協(xié)調(diào)配合，使EU可以連續(xù)不停一條接一條地執(zhí)可以連續(xù)不停一條接一條地執(zhí)行事先已進(jìn)入指令隊(duì)列中地指令

8、。顯然，這種工作方式可行事先已進(jìn)入指令隊(duì)列中地指令。顯然，這種工作方式可以加快程序地執(zhí)行，提高了以加快程序地執(zhí)行，提高了CPU地效率。體現(xiàn)了地效率。體現(xiàn)了“流水線流水線計(jì)算機(jī)計(jì)算機(jī)”（PipeLine Computer）的初步特點(diǎn)。（后面介紹）的初步特點(diǎn)。（后面介紹）物理地址：物理地址： 地址加法器用來產(chǎn)生地址加法器用來產(chǎn)生20位的物理地址。位的物理地址。 一個(gè)存儲單元具有兩種地址屬性：物理一個(gè)存儲單元具有兩種地址屬性：物理地址和邏輯地址。地址和邏輯地址。物理地址：物理地址：CPU訪問存儲器時(shí)，在地址總訪問存儲器時(shí)，在地址總線上實(shí)際送出的地址。線上實(shí)際送出的地址。 它的范圍是：它的范圍是： 0

9、0000HFFFFFH 即有即有2201M字節(jié)的地址空間。字節(jié)的地址空間。分段概念分段概念 8086/8088的內(nèi)部寄存器是的內(nèi)部寄存器是16位（位（20位地址的寬度大于字長）。顯位地址的寬度大于字長）。顯然，不能用然，不能用16位的寄存器來實(shí)現(xiàn)對位的寄存器來實(shí)現(xiàn)對2201M字節(jié)單元的尋址。為此，字節(jié)單元的尋址。為此，引入了存儲器引入了存儲器“分段分段”的概念，即把的概念，即把1M字節(jié)內(nèi)存空間分成若干段。每字節(jié)內(nèi)存空間分成若干段。每段最大可達(dá)段最大可達(dá)64K字節(jié)可由字節(jié)可由16位寄存器進(jìn)行尋址。位寄存器進(jìn)行尋址。 （ 21664KB）分段概念分段概念l段起始地址的高段起始地址的高16位稱為位稱

10、為“段基址段基址”，要，要訪問的單元距段基址的距離（字節(jié)數(shù)）為訪問的單元距段基址的距離（字節(jié)數(shù)）為“偏移量偏移量”（Offset）段的起始地址段的起始地址偏移量偏移量要訪問的單元要訪問的單元段段邏輯地址邏輯地址l程序設(shè)計(jì)時(shí)，使用的是邏輯地址。邏輯地址程序設(shè)計(jì)時(shí)，使用的是邏輯地址。邏輯地址由由“段基址段基址”和和“偏移量偏移量”構(gòu)成（均為構(gòu)成（均為16位）。位）。l表示方法：段基址：偏移量表示方法：段基址：偏移量l“段基址段基址”由段寄存器由段寄存器CS、DS、SS和和ES提供；提供；l “偏移量偏移量”由由BX、BP、IP、SP、SI、DI或或根據(jù)尋址方式計(jì)算出的有效地址根據(jù)尋址方式計(jì)算出的有

11、效地址EA（Effective Address）提供。）提供。由邏輯地址獲得物理地址的計(jì)算公式由邏輯地址獲得物理地址的計(jì)算公式 物理地址段基址物理地址段基址16偏移量偏移量15 03 019 015 00000段基址段基址偏移量偏移量物理地址物理地址邏輯地址邏輯地址物理地址物理地址注意注意每個(gè)存儲單元有唯一的物理地址，但它卻每個(gè)存儲單元有唯一的物理地址，但它卻可由不同的可由不同的“段基址段基址”和和“偏移量偏移量”組成。組成。例如：例如：1200H:0345H1200H:0345H12345H12345H1100H:1345H1100H:1345H12345H12345H 除非專門指定，一般情

12、況下，段在存儲器除非專門指定，一般情況下，段在存儲器中的分配是由操作系統(tǒng)負(fù)責(zé)的。中的分配是由操作系統(tǒng)負(fù)責(zé)的。解釋：解釋：CSIPDSSI、BXSSBP、SPESSI20位物理地址位物理地址地址譯碼器地址譯碼器代碼段代碼段數(shù)據(jù)段數(shù)據(jù)段堆棧段堆棧段附加段附加段內(nèi)存內(nèi)存FFFFFh1000090000B000064K64K64K64K1000100+01010030004000340003000000000h1M1000:00003000:00009000:0000B000:00000移位、移位、加法加法舉例舉例1設(shè)設(shè)(CS)=4232H ,(IP)=0066H42320H42386H5231FH6

13、6H64K (216)段起址段起址64K段終址段終址物理地址計(jì)算如下物理地址計(jì)算如下4 2 3 2 0 H+) 6 6 H4 2 3 8 6 H舉例舉例2假設(shè)假設(shè) (DS)2234H ，EA22H2 2 3 4 00 0 2 22 2 3 6 2）2 2 3 40 0 2 2物理地址物理地址段基值段基值偏移量偏移量邏輯地址邏輯地址15 015 0執(zhí)行單元執(zhí)行單元EU （Execution Unit）EU組成：組成： ALU（算術(shù)邏輯單元）；（算術(shù)邏輯單元）； 通用寄存器組通用寄存器組 AX, BX, CX, DX; BP(基址指針寄存器基址指針寄存器) SP(堆棧指針寄存器堆棧指針寄存器) S

14、I(源變址寄存器源變址寄存器) DI(目的變址寄存器目的變址寄存器) 標(biāo)志寄存器標(biāo)志寄存器PSW 執(zhí)行部件控制電路執(zhí)行部件控制電路EU功能：負(fù)責(zé)執(zhí)行指令功能：負(fù)責(zé)執(zhí)行指令標(biāo)志寄存器（標(biāo)志寄存器（PSW)格式格式 狀態(tài)標(biāo)志表示前面的操作執(zhí)行后，算術(shù)邏輯部狀態(tài)標(biāo)志表示前面的操作執(zhí)行后，算術(shù)邏輯部件處于怎樣一種狀態(tài)。例如，是否產(chǎn)生了進(jìn)位，件處于怎樣一種狀態(tài)。例如，是否產(chǎn)生了進(jìn)位，是否發(fā)生了溢出等等。程序中，可以通過對某個(gè)是否發(fā)生了溢出等等。程序中，可以通過對某個(gè)狀態(tài)標(biāo)志的測試，決定后面的走向及操作。狀態(tài)標(biāo)志的測試，決定后面的走向及操作。1514131211109876543210OFDFIFTFSF

15、ZFAFPFCF狀態(tài)標(biāo)志狀態(tài)標(biāo)志方向標(biāo)志方向標(biāo)志中斷標(biāo)志中斷標(biāo)志跟蹤標(biāo)志跟蹤標(biāo)志Trace Flag控制標(biāo)志控制標(biāo)志進(jìn)位標(biāo)志進(jìn)位標(biāo)志奇偶標(biāo)志奇偶標(biāo)志半進(jìn)位標(biāo)志半進(jìn)位標(biāo)志零標(biāo)志零標(biāo)志符號標(biāo)志符號標(biāo)志溢出標(biāo)志溢出標(biāo)志例如：例如：STATE: IN AL, 0DAH; TEST AL, 02 JZ STATE零標(biāo)志零標(biāo)志ZF（Zero Flag）：）： 若運(yùn)算結(jié)果為若運(yùn)算結(jié)果為0，則，則ZF1；否則；否則ZF0。例例1：MOV AL, 4SUB AL, 4例例2：XOR AX, AX 執(zhí)行后，執(zhí)行后，ZF為為1l進(jìn)位標(biāo)志進(jìn)位標(biāo)志CF（Carry Flag）：）：ll 加法時(shí)，最高位（字節(jié)操作時(shí)的加法

16、時(shí)，最高位（字節(jié)操作時(shí)的D7位，位，字操作時(shí)的字操作時(shí)的D15位）是否有進(jìn)位產(chǎn)生。位）是否有進(jìn)位產(chǎn)生。l 減法時(shí)，最高位（字節(jié)操作時(shí)的減法時(shí)，最高位（字節(jié)操作時(shí)的D7位，位，字操作時(shí)的字操作時(shí)的D15位）是否有借位產(chǎn)生。位）是否有借位產(chǎn)生。ll例如：例如： MOV AL, 3;lSUB AL, 4;l執(zhí)行后，執(zhí)行后，CF1l奇偶標(biāo)志奇偶標(biāo)志PF（Parity Flag）：）：l 若運(yùn)算結(jié)果低若運(yùn)算結(jié)果低8位中位中“1”的個(gè)數(shù)為偶的個(gè)數(shù)為偶數(shù)，則數(shù)，則PF1；否則；否則PF0。l例：例： MOV AL, 2lADD AL, 1l執(zhí)行后，執(zhí)行后，PF位為位為1l符號標(biāo)志符號標(biāo)志SF（Symbol

17、Flag）：）：l 若運(yùn)算結(jié)果的最高位為若運(yùn)算結(jié)果的最高位為1時(shí)，時(shí)，SF=1,否否則則SF=0l輔助進(jìn)位標(biāo)志輔助進(jìn)位標(biāo)志AF（Auxiliary Carry Flag）：）：l 又稱又稱“半進(jìn)位標(biāo)志半進(jìn)位標(biāo)志”l加法時(shí)，第加法時(shí)，第3位向第位向第4位有進(jìn)位位有進(jìn)位;l減法時(shí)，第減法時(shí)，第3位向第位向第4位有借位。位有借位。l溢出標(biāo)志溢出標(biāo)志OF（Overflow Flag）：）：l 若運(yùn)算過程中發(fā)生了若運(yùn)算過程中發(fā)生了“溢出溢出”，則，則OF1。l 定義：運(yùn)算結(jié)果超出計(jì)算裝置所能表定義：運(yùn)算結(jié)果超出計(jì)算裝置所能表示的范圍，稱為溢出。示的范圍，稱為溢出。l控制標(biāo)志控制標(biāo)志(IF、DF、TF)：

18、 每一位控制標(biāo)志都對一種特定的功能起控制作每一位控制標(biāo)志都對一種特定的功能起控制作用?？梢酝ㄟ^專門的指令對其進(jìn)行用?？梢酝ㄟ^專門的指令對其進(jìn)行“置位置位”（Set）或或“復(fù)位復(fù)位”（Reset）。）。中斷標(biāo)志中斷標(biāo)志IF（Interrupt Enable Flag）：）： 如果如果IF置置“1”，則，則CPU可以接受可屏蔽中斷可以接受可屏蔽中斷請求；反之，則請求；反之，則CPU不能接受可屏蔽中斷請求。不能接受可屏蔽中斷請求。 指令系統(tǒng)中有兩條專門的指令可以置指令系統(tǒng)中有兩條專門的指令可以置“1”或置或置“0” IF標(biāo)志位：標(biāo)志位：STI 使使IF置置“1”，即開放中斷。，即開放中斷。CLI 使

19、使IF清清“0”，即關(guān)閉中斷，即關(guān)閉中斷l(xiāng)方向標(biāo)志方向標(biāo)志DF（Direction Flag）：）：l 用于串操作指令中的地址增量修改用于串操作指令中的地址增量修改（DF0）還是減量修改（）還是減量修改（DF1）。）。l STD CLDl跟蹤標(biāo)志跟蹤標(biāo)志TF（Trap Flag）：）：l 若若TF1，則，則CPU按跟蹤方式（單步按跟蹤方式（單步方式）執(zhí)行程序。方式）執(zhí)行程序。BIU與與EU的動(dòng)作管理的動(dòng)作管理*關(guān)于流水線計(jì)算機(jī)（關(guān)于流水線計(jì)算機(jī)（Pipeline Computer） 這類計(jì)算機(jī)的結(jié)構(gòu)采用生產(chǎn)上的流水線概念，這類計(jì)算機(jī)的結(jié)構(gòu)采用生產(chǎn)上的流水線概念，把每條指令分為若干個(gè)順序的操作，

20、每個(gè)操作分別把每條指令分為若干個(gè)順序的操作，每個(gè)操作分別由不同的處理部件實(shí)現(xiàn)。這樣構(gòu)成的計(jì)算機(jī)，可以由不同的處理部件實(shí)現(xiàn)。這樣構(gòu)成的計(jì)算機(jī)，可以同時(shí)處理若干條指令，對于每個(gè)處理部件來講，每同時(shí)處理若干條指令，對于每個(gè)處理部件來講，每條指令的同類操作（如條指令的同類操作（如“取指令取指令”）像流水一樣連續(xù)）像流水一樣連續(xù)被加工處理，這種指令重疊、處理部件連續(xù)工作的被加工處理，這種指令重疊、處理部件連續(xù)工作的計(jì)算機(jī)，稱為流水線計(jì)算機(jī)。計(jì)算機(jī)，稱為流水線計(jì)算機(jī)。 采用流水線方式可以提高計(jì)算機(jī)的處理速采用流水線方式可以提高計(jì)算機(jī)的處理速 度和提高處理部件的使用效率。度和提高處理部件的使用效率。CPU執(zhí)

21、行指令的過程，可具體分為六個(gè)步驟：執(zhí)行指令的過程，可具體分為六個(gè)步驟：1.取指（取指（fetch）；）；2.譯碼（譯碼（decoding）;3.計(jì)算有效地址（計(jì)算有效地址（EA：Effective Address）；）；4.取操作數(shù)；取操作數(shù)；5.執(zhí)行執(zhí)行6.存儲運(yùn)算結(jié)果存儲運(yùn)算結(jié)果概括的說，可分為概括的說，可分為“取指令取指令”和和“執(zhí)行指令執(zhí)行指令”兩個(gè)步兩個(gè)步驟。驟。*流水線示意圖流水線示意圖0 1 2 3 4 5 6 7 8 取指取指 譯碼譯碼 計(jì)算計(jì)算EA 取數(shù)取數(shù) 執(zhí)行執(zhí)行 存結(jié)果存結(jié)果取指取指 譯碼譯碼 計(jì)算計(jì)算EA 取數(shù)取數(shù) 執(zhí)行執(zhí)行 存結(jié)果存結(jié)果取指取指 譯碼譯碼 計(jì)算計(jì)算E

22、A 取數(shù)取數(shù) 執(zhí)行執(zhí)行 存結(jié)果存結(jié)果第一條指令第一條指令第二條指令第二條指令第三條指令第三條指令 可見，可見，3條指令共需條指令共需8個(gè)時(shí)間單位，即可全部執(zhí)行完；個(gè)時(shí)間單位，即可全部執(zhí)行完；如果完全串行執(zhí)行，則需如果完全串行執(zhí)行，則需3X618個(gè)時(shí)間單位。顯然，采個(gè)時(shí)間單位。顯然，采用用“流水線流水線”技術(shù)可以顯著提高計(jì)算機(jī)的處理速度。技術(shù)可以顯著提高計(jì)算機(jī)的處理速度。l “早期的計(jì)算機(jī)早期的計(jì)算機(jī)”將將“取指令取指令”和和“執(zhí)行指令執(zhí)行指令”兩個(gè)步驟采用先兩個(gè)步驟采用先后輪流動(dòng)作（串行），后輪流動(dòng)作（串行），CPU效率較低。效率較低。l 在流水線方式下，同時(shí)動(dòng)作（并行）完成指令周期，在流水線

23、方式下，同時(shí)動(dòng)作（并行）完成指令周期，CPU效率高。效率高。取指取指1取指取指2取指取指3執(zhí)行執(zhí)行1執(zhí)行執(zhí)行2執(zhí)行執(zhí)行3取指取指1執(zhí)行執(zhí)行1取指取指2取指取指3執(zhí)行執(zhí)行2執(zhí)行執(zhí)行3取指取指4 BIUEUBIU與與EU動(dòng)作管理示意圖動(dòng)作管理示意圖8086/8088的引腳信號介紹的引腳信號介紹GNDA14A13A12A11A10A9A8AD7AD6AD4AD4AD3AD2AD1AD0NMIINTRCLKGND8088CPUVCCA15A16/S3A17/S4A18/S5A19/S6/SS0(HIGH)MN/MXRDHOLD(RQ/GT0)HLDA(RQ/GT1)WR(LOCK)IO/M(S2)DT

24、/R(S1)DEN(S0)ALE(QS0)INTA(QS1)TESTREADYRESET分類：分類：電源、地電源、地(GND)數(shù)據(jù)數(shù)據(jù)(A)D0-D7(15)地址地址 A0A19控制信號等控制信號等數(shù)據(jù)數(shù)據(jù)/地址線地址線 (20根）根）數(shù)據(jù)線數(shù)據(jù)線(DB)與地址線與地址線(AB)：AD7AD0：三態(tài)，地址：三態(tài)，地址/數(shù)據(jù)復(fù)用線。在一數(shù)據(jù)復(fù)用線。在一個(gè)總線周期中，個(gè)總線周期中，T1時(shí)地址信號發(fā)出，時(shí)地址信號發(fā)出，T3時(shí)時(shí)數(shù)據(jù)信號發(fā)出，地址與數(shù)據(jù)分時(shí)復(fù)用，因數(shù)據(jù)信號發(fā)出，地址與數(shù)據(jù)分時(shí)復(fù)用，因此地址需加鎖存器鎖存。此地址需加鎖存器鎖存。A19A16：三態(tài)，輸出。高：三態(tài)，輸出。高4位地址信號，位

25、地址信號，與狀態(tài)信號與狀態(tài)信號S6-S3分時(shí)復(fù)用。分時(shí)復(fù)用。A15A8 ：三態(tài)，輸出。輸出：三態(tài)，輸出。輸出8位地址信號。位地址信號。主要的控制和狀態(tài)信號主要的控制和狀態(tài)信號l WR： 三態(tài)，輸出，低有效，寫存儲器或三態(tài)，輸出，低有效，寫存儲器或I/O接口，接口，或浮空或浮空 。l RD： 三態(tài)，輸出，低有效，讀存儲器或三態(tài)，輸出，低有效，讀存儲器或I/O接口，接口，或浮空。；或浮空。；l IO/M：三態(tài)，輸出。指出當(dāng)前訪問的是存儲器還是：三態(tài)，輸出。指出當(dāng)前訪問的是存儲器還是I/O接口。高：接口。高：I/O接口，低：內(nèi)存接口，低：內(nèi)存l DEN：三態(tài)，輸出。數(shù)據(jù)允許信號，低電平時(shí)，表示：三態(tài)

26、，輸出。數(shù)據(jù)允許信號，低電平時(shí)，表示DB上的數(shù)據(jù)有效；上的數(shù)據(jù)有效；l ALE： 三態(tài)，輸出。地址鎖存使能信號，在三態(tài)，輸出。地址鎖存使能信號，在T1狀態(tài)狀態(tài)發(fā)出，高有效時(shí)，表示發(fā)出，高有效時(shí)，表示CPU地址線上有有效地址；地址線上有有效地址；l DT/ R：三態(tài)，輸出。數(shù)據(jù)傳送方向控制信號，高：三態(tài)，輸出。數(shù)據(jù)傳送方向控制信號，高：CPU輸出，輸出， 低：低：CPU輸入輸入主要的控制和狀態(tài)信號主要的控制和狀態(tài)信號l CLK：l 由時(shí)鐘發(fā)生器由時(shí)鐘發(fā)生器8284提供給提供給CPU的工作頻率為的工作頻率為 477M，33占空比（即占空比（即13周期為高電平，周期為高電平，l 23周期為低電平）的

27、系統(tǒng)時(shí)鐘信號周期為低電平）的系統(tǒng)時(shí)鐘信號T=0.209微秒微秒 。l READY：（輸入）當(dāng)：（輸入）當(dāng)CPU與存儲器或與存儲器或I/O接口傳輸接口傳輸數(shù)據(jù)時(shí)，數(shù)據(jù)時(shí)，CPU發(fā)出讀寫信號，若外圍設(shè)備沒有準(zhǔn)備發(fā)出讀寫信號，若外圍設(shè)備沒有準(zhǔn)備好，發(fā)給好，發(fā)給CPU ，READY=0，CPU將在將在T3狀態(tài)插入狀態(tài)插入等待狀態(tài)直到檢測到等待狀態(tài)直到檢測到READY=1。外圍設(shè)備將。外圍設(shè)備將READY信號發(fā)給信號發(fā)給8284，由其同步后給，由其同步后給CPU。主要的控制和狀態(tài)信號主要的控制和狀態(tài)信號lRESET：上電或按下：上電或按下RESET鍵，將發(fā)出高鍵，將發(fā)出高電平持續(xù)電平持續(xù)50微秒以上，發(fā)

28、給微秒以上，發(fā)給8284，由其同，由其同步后送給步后送給CPU。系統(tǒng)將進(jìn)入復(fù)位狀態(tài)。系統(tǒng)將進(jìn)入復(fù)位狀態(tài)。lTEST：（輸入，低有效）：（輸入，低有效）WAIT指令后的指令后的測試，測試到低電平，脫離等待狀態(tài)，向測試，測試到低電平，脫離等待狀態(tài)，向下執(zhí)行；若下執(zhí)行；若TEST=1，繼續(xù)等待，用來與，繼續(xù)等待，用來與8087協(xié)處理器配合，實(shí)現(xiàn)同步工作。協(xié)處理器配合，實(shí)現(xiàn)同步工作。8086/8088復(fù)位時(shí)各寄存器值復(fù)位時(shí)各寄存器值寄存器寄存器值值寄存器寄存器值值FLAGS0000HDS0000HIP0000HES0000H指令隊(duì)列指令隊(duì)列空空SS0000HCSFFFFH其余寄存其余寄存器器0000H

29、中斷請求和響應(yīng)信號中斷請求和響應(yīng)信號l INTR：輸入，可屏蔽中斷請求輸入端。：輸入，可屏蔽中斷請求輸入端。l 高電平：有高電平：有INTR中斷請求中斷請求l NMI：輸入，非屏蔽中斷請求輸入端。：輸入，非屏蔽中斷請求輸入端。l 低低高：有高：有NMI中斷請求中斷請求l INTA：輸出，低有效，：輸出，低有效，INTR請求后，請求后，CPU若允若允許，由許，由INTA引腳發(fā)出兩個(gè)連續(xù)周期的負(fù)脈沖，引腳發(fā)出兩個(gè)連續(xù)周期的負(fù)脈沖，第一個(gè)通知外設(shè)接口中斷允許，第二個(gè)脈沖從外第一個(gè)通知外設(shè)接口中斷允許，第二個(gè)脈沖從外設(shè)取中斷類型號。設(shè)取中斷類型號?？偩€保持信號總線保持信號lHOLD：總線保持請求信號輸

30、入端。當(dāng)：總線保持請求信號輸入端。當(dāng)CPU以外的其他設(shè)備要求占用總線時(shí)，通以外的其他設(shè)備要求占用總線時(shí)，通過該引腳向過該引腳向CPU發(fā)出請求。發(fā)出請求。lHLDA：輸出，對：輸出，對HOLD信號的響應(yīng)。為高信號的響應(yīng)。為高電平時(shí)，表示電平時(shí)，表示CPU已放棄總線控制權(quán)，所已放棄總線控制權(quán)，所有三態(tài)信號線均變?yōu)楦咦锠顟B(tài)。有三態(tài)信號線均變?yōu)楦咦锠顟B(tài)。8086/80888086/8088工作模式工作模式l可工作于兩種模式：最小模式和最大模式可工作于兩種模式：最小模式和最大模式l 最小模式為單處理機(jī)模式，控制信最小模式為單處理機(jī)模式，控制信號較少，一般可不必接總線控制器。號較少，一般可不必接總線控制器

31、。l 最大模式為多處理機(jī)模式，控制信最大模式為多處理機(jī)模式，控制信號較多，須通過總線控制器與總線相連。號較多，須通過總線控制器與總線相連。l* 8088是工作在最小還是最大模式由是工作在最小還是最大模式由MN/MX端狀態(tài)決定：端狀態(tài)決定：MN/MX=0時(shí)工作于時(shí)工作于最大模式，反之工作于最小模式。最大模式，反之工作于最小模式。8086/8088的工作模式的工作模式MIN單單CPU模式模式Vcc8086MN/MXVccRDWRINTAM/IOSTB8282OEBHECSHCSL奇地址奇地址存儲器存儲器偶地址偶地址存儲器存儲器I/OD7D0D15D8BHEAD15AD0ALEA19A16DEN D

32、T/RA BTOE8286A19A1A0X1 X2RES8284CKLREADYRESETXTAL系統(tǒng)總線系統(tǒng)總線控制總線控制總線地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線鎖存器：鎖存器：74LS373i8282/8283（雙向）（雙向）緩沖器緩沖器74LS245i8286/82878086/8088的工作模式的工作模式MAX多多CPU模式模式VccX1 X2RES8284CKLREADYRESETXTALMN/MX8088S0S1S2DENDT/RALES0S1S2STB8282OEA19A16A15A8AD7AD0INTAMRDCMWTCIOWCIORC8286TOED7D0A19A1存儲器存儲器I

33、/OCLK8288PC系統(tǒng)總線系統(tǒng)總線控制總線控制總線地址總線地址總線數(shù)據(jù)總線數(shù)據(jù)總線最小模式最小模式S4、S3的代碼組合的代碼組合l S5：=1，CPU可響應(yīng)可屏蔽中斷請求；可響應(yīng)可屏蔽中斷請求；l=0，CPU禁止一切可屏蔽中斷請禁止一切可屏蔽中斷請求。求。l S6：恒等于零。：恒等于零。S4S3當(dāng)前正在使用的寄存器當(dāng)前正在使用的寄存器00ES01SS10CS11DS最小模式最小模式BHE和和A0的編碼的編碼BHEA0特性特性00全字全字(16位位)01在數(shù)據(jù)總線高在數(shù)據(jù)總線高8位進(jìn)行字節(jié)傳送位進(jìn)行字節(jié)傳送(D15D8)10在數(shù)據(jù)總線低在數(shù)據(jù)總線低8位進(jìn)行字節(jié)傳送位進(jìn)行字節(jié)傳送(D7D0)1

34、1保留保留最小模式最小模式8088 相關(guān)信號組合關(guān)系相關(guān)信號組合關(guān)系IO/MDT/RSS0操作操作100發(fā)中斷響應(yīng)信號發(fā)中斷響應(yīng)信號101讀讀I/O端口端口110寫寫I/O端口端口111暫停暫停000取指令取指令001讀內(nèi)存讀內(nèi)存010寫內(nèi)存寫內(nèi)存011無操作無操作8086/8088總線操作（先一般了解）總線操作（先一般了解）l基本概念基本概念l最小方式下的讀、寫操作最小方式下的讀、寫操作lI/O讀周期與讀周期與I/O寫周期寫周期l中斷響應(yīng)中斷響應(yīng)l 基本概念基本概念l 時(shí)鐘周期（時(shí)鐘周期（Clock Cycle）：每兩個(gè)時(shí)鐘脈沖上升）：每兩個(gè)時(shí)鐘脈沖上升（下降）沿之間的時(shí)間間隔稱為（下降）沿

35、之間的時(shí)間間隔稱為T狀態(tài)，又稱時(shí)狀態(tài)，又稱時(shí)鐘周期鐘周期l 總線周期（總線周期（Bus Cycle）：）： CPU從存儲器或輸入從存儲器或輸入/輸出端口，存取一個(gè)字節(jié)（或字）所要花費(fèi)的時(shí)輸出端口，存取一個(gè)字節(jié)（或字）所要花費(fèi)的時(shí)間間,8086/8088CPU的最小總線周期需要的最小總線周期需要4個(gè)時(shí)鐘周個(gè)時(shí)鐘周期。期。 l 指令周期（指令周期（Instruction Cycle） ：執(zhí)行一條指令：執(zhí)行一條指令所需要的時(shí)間所需要的時(shí)間T基本概念基本概念指令周期指令周期總線周期總線周期總線周期總線周期時(shí)鐘周期時(shí)鐘周期時(shí)鐘周期時(shí)鐘周期 時(shí)鐘周期時(shí)鐘周期時(shí)鐘周期時(shí)鐘周期一個(gè)基本的指令周期時(shí)序圖一個(gè)基本

36、的指令周期時(shí)序圖掌握時(shí)序的重要性掌握時(shí)序的重要性l 當(dāng)當(dāng)CPU與存儲器以及與存儲器以及I/O端口連接時(shí)，要考慮如何端口連接時(shí)，要考慮如何正確地實(shí)現(xiàn)時(shí)序上的配合正確地實(shí)現(xiàn)時(shí)序上的配合 l 了解時(shí)序有利于我們利用匯編編寫核心代碼的時(shí)了解時(shí)序有利于我們利用匯編編寫核心代碼的時(shí)候，選用適當(dāng)?shù)闹噶?，以盡量縮短指令的存儲空候，選用適當(dāng)?shù)闹噶?，以盡量縮短指令的存儲空間和指令的執(zhí)行時(shí)間間和指令的執(zhí)行時(shí)間l 了解時(shí)序有利于我們深入地了解指令的執(zhí)行過程了解時(shí)序有利于我們深入地了解指令的執(zhí)行過程 l 當(dāng)微機(jī)應(yīng)用于實(shí)時(shí)控制時(shí)，必須估計(jì)或計(jì)算當(dāng)微機(jī)應(yīng)用于實(shí)時(shí)控制時(shí)，必須估計(jì)或計(jì)算CPU完成操作所需要的時(shí)間，以便與控制過

37、程配合完成操作所需要的時(shí)間，以便與控制過程配合 最小方式下的總線讀、寫操作最小方式下的總線讀、寫操作l依照數(shù)據(jù)傳輸?shù)姆较颍偩€操作分為：依照數(shù)據(jù)傳輸?shù)姆较?，總線操作分為：l 總線讀操作總線讀操作l 總線寫操作總線寫操作l總線讀操作：總線讀操作：l CPU從存儲器或從存儲器或I/O端口讀取數(shù)據(jù)端口讀取數(shù)據(jù)l總線寫操作：總線寫操作：l CPU將數(shù)據(jù)寫入存儲器或?qū)?shù)據(jù)寫入存儲器或I/O端口端口最小方式下的總線讀操作最小方式下的總線讀操作8086讀周期的時(shí)序讀周期的時(shí)序CLKM/IOA19/S6A16/S3BHE/S7AD15AD0ALERDDT/RDEN高為讀內(nèi)存低為讀高為讀內(nèi)存低為讀I/O地址輸出

38、地址輸出狀態(tài)輸出狀態(tài)輸出BHE輸出輸出地址輸出地址輸出數(shù)據(jù)輸入數(shù)據(jù)輸入T1T2T3Tw(1+n)T4最小方式下的總線寫操作最小方式下的總線寫操作8086寫周期的時(shí)序?qū)懼芷诘臅r(shí)序CLKM/IOA19/S6A16/S3BHE/S7AD15AD0ALEWRDT/RDEN高為寫內(nèi)存低為寫高為寫內(nèi)存低為寫I/O地址輸出地址輸出狀態(tài)輸出狀態(tài)輸出BHE輸出輸出地址輸出地址輸出T1T2T3Tw(1+n)T4數(shù)據(jù)輸出數(shù)據(jù)輸出I/O讀周期和讀周期和I/O寫周期寫周期I/O讀寫周期和存儲器讀寫周期的時(shí)序基本相同，讀寫周期和存儲器讀寫周期的時(shí)序基本相同， 不同之點(diǎn)：不同之點(diǎn)：I/O口，工作速度較慢，要求在每個(gè)口，工作

39、速度較慢，要求在每個(gè)I/O讀寫總線周讀寫總線周期中插入一個(gè)等待狀態(tài)期中插入一個(gè)等待狀態(tài)TW，占用，占用5個(gè)時(shí)鐘周期，個(gè)時(shí)鐘周期，即即T1、T2、T3、TW和和T4。T1期間，期間，8086/8088發(fā)出發(fā)出16位地址信息，位地址信息，A19A16為為0，因?yàn)?，因?yàn)?4KB口地址只用口地址只用A15A0這這16地址，地址，同時(shí)同時(shí)CPU發(fā)出狀態(tài)信息發(fā)出狀態(tài)信息S2、S1、S0，表示，表示I/O讀讀寫操作。寫操作。T3開始中，應(yīng)該采樣到開始中，應(yīng)該采樣到READY信號為低電平，插信號為低電平，插入一個(gè)等待狀態(tài)入一個(gè)等待狀態(tài)TW。I/O讀周期和讀周期和I/O寫周期寫周期I/O讀周期和讀周期和I/O寫

40、周期時(shí)序?qū)懼芷跁r(shí)序CLKS2S0A19/S6A16/S3AD7AD0ALE讀寫命令讀寫命令(IORC AIOWO)DT/RDEN狀態(tài)信息狀態(tài)信息A19A16S6S3A7A0D7D0T1T2T3Tw(1+n)T4READYWAITREADYS2S1S0=111A15A8A15A8寫寫讀讀8288產(chǎn)生產(chǎn)生中斷響應(yīng)周期中斷響應(yīng)周期l 8086/8088響應(yīng)外界中斷請求時(shí)，在一條指令執(zhí)行響應(yīng)外界中斷請求時(shí)，在一條指令執(zhí)行完后響應(yīng)中斷。完后響應(yīng)中斷。l 中斷響應(yīng)期間中斷響應(yīng)期間8086/8088執(zhí)行兩個(gè)連續(xù)響應(yīng)周期執(zhí)行兩個(gè)連續(xù)響應(yīng)周期l 第一個(gè)第一個(gè)INTA周期期間向中斷源發(fā)出一個(gè)信號，通周期期間向中斷

41、源發(fā)出一個(gè)信號，通知中斷源，中斷已被響應(yīng)；知中斷源，中斷已被響應(yīng)；l 第二個(gè)第二個(gè)INTA周期內(nèi)，中斷源把中斷類型碼發(fā)到數(shù)周期內(nèi)，中斷源把中斷類型碼發(fā)到數(shù)據(jù)總線上。據(jù)總線上。l 在第二個(gè)在第二個(gè)INTA的的T3結(jié)束時(shí)讀取中斷類型碼，查結(jié)束時(shí)讀取中斷類型碼，查中斷處理子程序入口地址表，轉(zhuǎn)到入口地址，執(zhí)中斷處理子程序入口地址表，轉(zhuǎn)到入口地址，執(zhí)行中斷處理子程序行中斷處理子程序 補(bǔ)充資料補(bǔ)充資料 8088指令執(zhí)行過程指令執(zhí)行過程l下面用動(dòng)畫形式演示如下指令的執(zhí)行過程下面用動(dòng)畫形式演示如下指令的執(zhí)行過程l1000:0100 MOV AL , 2000H ; A0 00 20l1000:0103 ADD

42、 AL , 02H ; 04 02l1000:0105 HLT ; F4l注：注：l內(nèi)部結(jié)構(gòu)圖是內(nèi)部結(jié)構(gòu)圖是8086，但實(shí)際是，但實(shí)際是8088執(zhí)行過程。執(zhí)行過程。如果是如果是8086，則每次可以讀取，則每次可以讀取2個(gè)字節(jié)個(gè)字節(jié)ALU標(biāo)志寄存器標(biāo)志寄存器通用寄存器通用寄存器DSCSSSESIP執(zhí)行部分執(zhí)行部分電路控制電路控制輸入輸入/出出控制電路控制電路內(nèi)部暫存器內(nèi)部暫存器1010010101101021010330000320003200100A0200402F41020執(zhí)行部分執(zhí)行部分EU總線接口部分總線接口部分BIU內(nèi)存內(nèi)存AHALBLCLBPDHCHBHDLSPSIDI代碼段代碼段C

43、S數(shù)據(jù)段數(shù)據(jù)段DS堆棧段堆棧段SSAXBXCXDX地址加地址加法器法器16位位16位位20位位1 2 3 4 5 6指令隊(duì)列緩沖器指令隊(duì)列緩沖器外部總線外部總線8位位100010010100101001011010110101A000ALU標(biāo)志寄存器標(biāo)志寄存器通用寄存器通用寄存器DSCSSSESIP執(zhí)行部分執(zhí)行部分電路控制電路控制輸入輸入/出出控制電路控制電路1010010101101021010330000320003200100A0200402F41020執(zhí)行部分執(zhí)行部分EU總線接口部分總線接口部分BIU內(nèi)存內(nèi)存AHALBLCLBPDHCHBHDLSPSIDI代碼段代碼段CS數(shù)據(jù)段數(shù)據(jù)段D

44、S堆棧段堆棧段SSAXBXCXDX地址加地址加法器法器16位位16位位20位位1 2 3 4 5 6指令隊(duì)列緩沖器指令隊(duì)列緩沖器外部總線外部總線8位位001000102內(nèi)部暫存器內(nèi)部暫存器10102300020ALU標(biāo)志寄存器標(biāo)志寄存器通用寄存器通用寄存器DSCSSSESIP執(zhí)行部分執(zhí)行部分電路控制電路控制輸入輸入/出出控制電路控制電路1010010101101021010330000320003200100A0200402F41020執(zhí)行部分執(zhí)行部分EU總線接口部分總線接口部分BIU內(nèi)存內(nèi)存AHALBLCLBPDHCHBHDLSPSIDI代碼段代碼段CS數(shù)據(jù)段數(shù)據(jù)段DS堆棧段堆棧段SSAXB

45、XCXDX地址加地址加法器法器16位位16位位20位位1 2 3 4 5 6指令隊(duì)列緩沖器指令隊(duì)列緩沖器外部總線外部總線8位位內(nèi)部暫存器內(nèi)部暫存器2000320001000103101031004代碼段代碼段CS數(shù)據(jù)段數(shù)據(jù)段DS堆棧段堆棧段SSALU標(biāo)志寄存器標(biāo)志寄存器通用寄存器通用寄存器DSCSSSESIP執(zhí)行部分執(zhí)行部分電路控制電路控制輸入輸入/出出控制電路控制電路1010010101101021010330000320003200100A0200402F41020執(zhí)行部分執(zhí)行部分EU總線接口部分總線接口部分BIU內(nèi)存內(nèi)存AHALBLCLBPDHCHBHDLSPSIDIAXBXCXDX地址

46、加地址加法器法器16位位16位位20位位1 2 3 4 5 6指令隊(duì)列緩沖器指令隊(duì)列緩沖器外部總線外部總線8位位內(nèi)部暫存器內(nèi)部暫存器041000104101041002ALU標(biāo)志寄存器標(biāo)志寄存器通用寄存器通用寄存器DSCSSSESIP執(zhí)行部分執(zhí)行部分電路控制電路控制輸入輸入/出出控制電路控制電路1010010101101021010330000320003200100A0200402F41020執(zhí)行部分執(zhí)行部分EU總線接口部分總線接口部分BIU內(nèi)存內(nèi)存AHALBLCLBPDHCHBHDLSPSIDI代碼段代碼段CS數(shù)據(jù)段數(shù)據(jù)段DS堆棧段堆棧段SSAXBXCXDX地址加地址加法器法器16位位16位位20位位1 2 3 4 5 6指令隊(duì)列緩沖器指令隊(duì)列緩沖器外部總線外部總線8位位內(nèi)部暫存器內(nèi)部暫存器101002100010510105+12F4讀、寫控制邏輯電路讀、寫控制邏輯電路1WRIOWMEM