CMOS集成電路基礎(chǔ)知識

1、CMOS集成電路基礎(chǔ)知識CMOS是 ComplementaryMetal-OxideSemiconductor一詞的縮寫。在業(yè)余電子制作中我們經(jīng)常會用到它，這里系統(tǒng)、詳細(xì)的介紹一些CMOS集成電路基礎(chǔ)知識及使用注意事項。CMOS集成電路的性能及特點功耗低CMOS集成電路采用場效應(yīng)管，且都是互補結(jié)構(gòu)，工作時兩個串聯(lián)的場 效應(yīng)管總是處于一個管導(dǎo)通，另一個管截止的狀態(tài)，電路靜態(tài)功耗理 論上為零。實際上，由于存在漏電流， CMOS電路尚有微量靜態(tài)功耗。 單個門電路的功耗典型值僅為 20mW,動態(tài)功耗（在1MHz工作頻率時） 也僅為幾mW。工作電壓范圍寬CMOS集成電路供電簡單，供電電源體積小，基本上不

2、需穩(wěn)壓。國產(chǎn) CC4000系列的集成電路，可在 318V電壓下正常工作。 邏輯擺幅大CMOS集成電路的邏輯高電平“1、”邏輯低電平“胡別接近于電源高電 位VDD及電影低電位VSS當(dāng)VDD=15V VSS=0V寸，輸出邏輯擺幅近 似15V。因此，CMOS集成電路的電壓電壓利用系數(shù)在各類集成電路中 指標(biāo)是較高的?？垢蓴_能力強CMOS集成電路的電壓噪聲容限的典型值為電源電壓的 45%,保證值為 電源電壓的30%。隨著電源電壓的增加，噪聲容限電壓的絕對值將成 比例增加。對于 VDD=15V的供電電壓（當(dāng) VSS=0V寸），電路將有7V 左右的噪聲容限。輸入阻抗高CMOS集成電路的輸入端一般都是由保護二

3、極管和串聯(lián)電阻構(gòu)成的保 護網(wǎng)絡(luò)，故比一般場效應(yīng)管的輸入電阻稍小，但在正常工作電壓范圍 內(nèi)，這些保護二極管均處于反向偏置狀態(tài)，直流輸入阻抗取決于這些 二極管的泄露電流，通常情況下，等效輸入阻抗高達(dá)103-1011Q,因此CMOS集成電路幾乎不消耗驅(qū)動電路的功率。溫度穩(wěn)定性能好由于CMOS集成電路的功耗很低，內(nèi)部發(fā)熱量少，而且，CMOS電路線 路結(jié)構(gòu)和電氣參數(shù)都具有對稱性，在溫度環(huán)境發(fā)生變化時，某些參數(shù) 能起到自動補償作用，因而 CMOS集成電路的溫度特性非常好。一般 陶瓷金屬封裝的電路，工作溫度為-55-+125C;塑料封裝的電路工作溫 度范圍為-45+85C。扇出能力強扇出能力是用電路輸出端所

4、能帶動的輸入端數(shù)來表示的。由于CMOS集成電路的輸入阻抗極高，因此電路的輸出能力受輸入電容的限制， 但是，當(dāng)CMOS集成電路用來驅(qū)動同類型，如不考慮速度，一般可以 驅(qū)動50個以上的輸入端?？馆椛淠芰奀MOS集成電路中的基本器件是 MOS晶體管，屬于多數(shù)載流子導(dǎo)電器 件。各種射線、輻射對其導(dǎo)電性能的影響都有限，因而特別適用于制 作航天及核實驗設(shè)備?？煽匦院肅MOS集成電路輸出波形的上升和下降時間可以控制， 其輸出的上升和 下降時間的典型值為電路傳輸延遲時間的 125%140%接口方便因為CMOS集成電路的輸入阻抗高和輸出擺幅大，所以易于被其他電 路所驅(qū)動，也容易驅(qū)動其他類型的電路或器件。CMO

5、S集成電路的工作原理下面我們通過CMOS集成電路中的一個最基本電路-反相器（其他復(fù)雜 的CMOS集成電路大多是由反相器單元組合而成）入手，分析一下它 的工作過程。利用一個 P溝道MOS管和一個N溝道MOS管互補連接 就構(gòu)成了一個最基本的反相器單元電路如附圖所示。圖中VDD為正電源端，VSS為負(fù)電源端。電路設(shè)計采用正邏輯方法，即邏輯”1為高電平，邏輯“防低電平。附圖中，當(dāng)輸入電壓VI為底電平"0'VSS時， N溝道MOS管的柵-源電壓VGSN=0V（源極和襯底一起接VSS,由于 是增強型管，所以管子截止，而P溝道MOS管的柵-源電壓 VGSN=VSSVDDo 若 |VSSVDD

6、|&gt|VTP| （MOS 管開啟電壓），貝U P 溝道MOS管導(dǎo)通，所以輸出電壓V0為高電平“1”（VDD）,實現(xiàn)了輸入 和輸出的反相功能。當(dāng)輸入電壓VI為底電平“1(VDD)時,VGSN=VDD-VSS。若(VDkVSS &gtVGSN則N溝道MOS管導(dǎo)通，止匕時VGSN=0V P溝道MOS管截止， 所以輸出電壓V0為低電平“0”(VSS,與VI互為反相關(guān)系。由上述分析可知，當(dāng)輸入信號為“瞰”1的穩(wěn)定狀態(tài)時，電路中的兩個 MOS管總有一個處于截止?fàn)顟B(tài)，使得VDD和VSM間無低阻抗直流通 路，因此靜態(tài)功耗極小。這便是 CMOS集成電路最主要的特點。CMOS 集成電路應(yīng)用常識

7、 電路的極限范圍。表1列出了 CMOS集成電路的一般參數(shù)，表 2列出了 CMOS集成電路的極限參數(shù)。CMOS集成電路在使用過程中是不允許在超過極限的條件 下工作的。當(dāng)電路在超過最大額定值條件下工作時，很容易造成電路損壞，或者使電路不能正常工作。表1CMOS集成電路(CC4000系列)的一般參數(shù)表參數(shù)名稱 符號 單位電源電壓VDD (V)參數(shù)最大值最小值靜態(tài)功耗電流IDD uA50.25100.50151.00輸入電流IIuA18士 0.1輸出低電平電流IOLmA0.51101.3153.4輸出高電平電流IOHmA5-0.5110-1.315-3.4輸入邏輯低點平電壓VILV51.5103154

8、輸入邏輯高電平電壓VIHV53.5107輸出邏輯低點平電壓VOL-50.05100.05150.05表2CMOS集成電路(CC4000系歹U)的極限參數(shù)表參數(shù)名稱符號極限值最高直流電源電壓VDD (max)最低直流電源電壓VSS (min)-0.5V最高輸入電壓- I (max)VDD+0,5V最低輸入電壓- I (min)- 0.5V最大直流輸入電流II (max)士 10mA儲存溫度范圍TS- 65C-+100C工作溫度范圍(1)陶瓷扁平封裝TA- 55C-+100C(2)陶瓷雙列直插封裝-55C-+125C(3)塑料雙列直插封裝-40O+85C最大允許功耗(1)陶瓷扁平封裝 TA=-55

9、C+100CPM200mW(2)陶瓷雙列直插封裝TA=-55C +100CTA=+100C +250 C500mW200mW(3)塑料雙列直插封裝TA=-55C +60CTA=+60C +85C500mW200mW外引線焊接溫度(離封裝根部1.59 ±0.97mmfc焊接，設(shè)定焊接時間為TL+265C應(yīng)當(dāng)指出的是：CMOS集成電路雖然允許處于極限條件下工作， 但此時 對電源設(shè)備應(yīng)采取穩(wěn)壓措施。這是因為當(dāng)供電電源開啟或關(guān)閉時，電 源上脈沖波的幅度很可能超過極限值，會將電路中各 MOS晶體管電極 之間擊穿。上述現(xiàn)象有時并不呈現(xiàn)電路失效或損壞現(xiàn)象，但有可能縮 短電路的使用壽命，或者在芯片內(nèi)

10、部留下隱患，使電路的性能指標(biāo)逐 漸變劣。工作電壓、極性及其正確選擇。在使用CMOS集成電路時，工作電壓的極性必須正確無誤，如果顛倒 錯位，在電路的正負(fù)電源引出端或其他有關(guān)功能端上，只要出現(xiàn)大于 0.5V的反極性電壓，就會造成電路的永久失效。雖然CMOS®成電路的工作電壓范圍很寬，如CC400琮歹U電路在318V 的電源電壓范圍內(nèi)都能正常工作，當(dāng)使用時應(yīng)充分考慮以下幾點：1 .輸出電壓幅度的考慮。電路工作時，所選取的電源工作電壓高低與電路輸出電壓幅度大小密切相關(guān)。由于CMOS*成電路輸出電壓幅度接近于電路的工作電壓值，因此供給電路的正負(fù)工作電壓范圍可略大于電路要求輸出的電壓幅度。2 .

11、電路工作速度的考慮。CMOS集成電路的工作電壓選擇，直接影響電路的工作速度。對 CMOS集成電路提出的工作速度或工作頻率指標(biāo)要求往往是選擇電路工作電壓的因素。如果降低 CMOS集成電路的工作電壓，必將降低電路的速度或頻率指標(biāo)3 .輸入信號大小的考慮。工作電壓將限制CMOS集成電路的輸入信號的擺幅，對于 CMOS集成 電路來說，除非對流經(jīng)電路輸入端保護二極管的電流施加限流控制， 輸入電路的信號擺幅一般不能超過供給電壓范圍，否則將會導(dǎo)致電路 的損壞。4 .電路功耗的限制。CMOS集成電路所選取的工作電壓愈高，則功耗就愈大。但由于 CMOS 集成電路功耗極小，所以在系統(tǒng)設(shè)計中，功耗并不是主要考慮的設(shè)

12、計 指標(biāo)。輸入和輸出端使用規(guī)則。1 .輸入端的保護方法。在CMOS集成電路的使用中，要求輸入信號幅度不能超過 VDD-VSS 輸入信號電流絕對值應(yīng)小于10mA。如果輸入端接有較大的電容 C時， 應(yīng)加保護電阻R,如附圖1所示。R的阻值約為幾十歐姆至幾十千歐姆。2 .多余輸入端的處置。CMOS集成電路多余輸入端的處置比較簡單，下面以或門及與門為例進 行說明。如附圖2所示，或門（或非門）的多余輸入端應(yīng)接至VS湍； 與門（與非門）的多余輸入端應(yīng)接至 VDD端。當(dāng)電源穩(wěn)定性差或外界 干擾較大時，多余輸入端一般不直接與電源（地）相連，而是通過一 個電阻再與電源（地）相連，如圖 3所示，R的阻值約為幾百千歐

13、姆。 另外，采用輸入端并聯(lián)的方法來處理多余的輸入端也是可行的。但這 種方法只能在電路工作速度不高，功耗不大的情況下使用。3 .多余門的處置。CMOS集成電路在一般使用中，可將多余門的輸入端接 VDD或VSS而 輸出端可懸空不管。當(dāng)用 CMOS集成電路來驅(qū)動較大輸入電流的元器 件時，可將多余門按邏輯功能并聯(lián)使用。4 .輸出端的使用方法。在高速數(shù)字系統(tǒng)中，負(fù)載的輸入電容將直接影響信號的傳輸速度，在 這種情況下，CMOS集成電路的扇出系數(shù)一般取為1020。此時，如果 輸出能力不足，通常的解決方法是選用驅(qū)動能力較強的緩沖器（如四 同相/反相緩沖器CC4041,以增強輸出端吸收電流的能力。寄生可控硅效應(yīng)

14、的防護措施。由于CMOS集成電路的互補特點，造成了在電路內(nèi)部有一個寄生的可 控硅（VS）效應(yīng)。當(dāng)CMOS集成電路受到某種意外因素激發(fā)，如電感、電火花，在電源 上引起的噪聲往往要超過CMOS®成電路的擊穿電壓（約25V）。這時， 集成電路的VDD端和VSS端之間會出現(xiàn)一種低阻狀態(tài)，電源電壓突然 降低，電流突然增加，如果電源沒有限流措施，就會把電路內(nèi)部連接 VDD或VSS的鋁線燒斷，造成電路永久性損壞。如果電源有一定的限流措施（例如電源電流限在 250mA以內(nèi)），在出 現(xiàn)大電流、低電壓狀態(tài)時，及時關(guān)斷電源，就能保證電路安全無損。重新打開電源，電路仍能正常工作。簡單的限流方法是用電阻和穩(wěn)壓

15、管進行限流，如附圖1所示。圖中穩(wěn)壓管的擊穿電壓就是 CMOS集成電路的工作電壓，電阻用來限流，電 容用來提供電路翻轉(zhuǎn)時所需的瞬態(tài)電流。 寄生VS造成損壞的電路用萬 用表電阻擋就可判斷。正常電路，VDD-VSS之間有二極管特性：VS燒 毀的電路，VDDVSS間呈開路狀態(tài)。在系統(tǒng)中，被損壞的電路如果加交流信號，其輸出電平范圍很窄，既高電平不到VDD,低電平不到VSS而且不能驅(qū)動負(fù)載。正常的CMOS集成電路用JT-1晶體管特性測試儀測量，能得到如圖 2 所示的擊穿特性曲線。測試方法：VDD接正電源，VSS®地，所有的輸 入端接VDD或VSS測量集成電路的擊穿特性。CMOS集成電路的接口 電

16、路在CMOS集成電路的應(yīng)用過程中，不可避免地要遇到不同類別的器件 間相互連接問題。當(dāng)各器件的邏輯電平互不一致，不能正確接受和傳 遞信息時，要使用接口電路。這里主要介紹兩類接口。CMOS集成電路 驅(qū)動其它器件。1. CMOS-TT庠成電路的接口由于TTL的低電平輸入電流1.6mA,而CMOS的低電平輸出電流只有1.5mA,因而一般都得加一個接口電路。 這里介紹一種采用單電源的接 口電路。在附圖1中，門II起接口電路白作用，是 CMOS集成電路緩 沖/電平變換器，起緩沖驅(qū)動或邏輯電平變換的作用，具有較強的吸收 電流的能力，可直接驅(qū)動 TTL集成電路，因而連接簡便。但是，使用時需要注意相位問題。電路

17、中CC404偎六反相緩沖/變換器，而CC4050是六同相緩沖/變換器。2. CMOS-HTI®成電路的接口HTL集成電路是標(biāo)準(zhǔn)的工業(yè)集成電路，具有較高的抗干擾性能。由于 CMOS集成電路的工作電壓很寬，因而可與 HTL集成電路共用+15V電 源。此時，兩者之間的VOH、VOL及HH、IIL均互相滿足，不必另設(shè)接 口電路，直接相連即可，連接電路見附圖 2。3. CMOS-EC集成電路的 接口EC廉成電路是一種非飽和型的數(shù)字邏輯電路。 其工作速度居所有邏輯 電路之首。ECLM用負(fù)電源供電。CMOS集成電路驅(qū)動ECL集成電路可 使用單電源工作，如附圖3所示。ECL集成電路加-5.2V工作電

18、壓，CMOS 的VDD接地，VS眼至-5.2V。以ECL集成電路CE10102為例，（CE10102 內(nèi)部包括4個2輸入或非門），流入ECL勺輸入高電平電流HH為265uA, 輸入高電平電壓 Vh為-1.105V在單電源下CMOS電路可以滿足ECL集 成電路的輸入需要。4. CMOS-NMOSfc成電路的接口NMOS集成電路是N溝道MOS電路，NMOS集成電路的輸入阻抗很高， 基本上不需要吸收電流，因此，CMOS與NMOS集成電路連接時不必 考慮電流的負(fù)載問題。NMOS集成電路大多采用單組正電源供電，并且以 5V為多。CMOS集 成電路只要選用與NMOS集成電路相同的電源，就可與 NMOS集成

19、電 路直接連接。不過，從 NMOS到CMOS直接連接時，由于 NMOS輸出 的高電平低于CMOS集成電路的輸入高電平，因而需要使用一個（電位)上拉電阻R,如圖4所示，R的取值一般選用2100KQ05.CMOS-PMOS 集成電路的接口PMOS集成電路是一種適合在低速、低頻領(lǐng)域內(nèi)應(yīng)用的器件。PMOS集成電路采用-24V電壓供電。如圖5所示的CMOS-PMOSg口電路采用 兩種電源供電。采用直接接口方式，一般CMOS的電源電壓選擇在1072V就能滿足PMOS對輸入電平的要求。CMOS1業(yè)控制電路的接 口 工業(yè)控制電路是工業(yè)控制系統(tǒng)中常用的電路，多采用24V工作電壓。圖6示出了 CMOS電路與工業(yè)控

20、制電路的連接方法。 圖中R1是晶體三 極管VT的基極偏流電阻，VT的作用是把CMOS電路較低的邏輯高電平 拉到24V,使兩者構(gòu)成良好的連接。7. CMOS晶體三極管VT的接口 圖7a是CMOS集成電路驅(qū)動晶體三極管的接口。晶體三極管VT采用共發(fā)射極形式連接R1是VT的負(fù)載電阻，R1是VT的基極偏流電阻， R1的大小由公式 R1= (VOH-VBH (3/I映定。式中IL為負(fù)載電流。使 用時應(yīng)先根據(jù)VL和IL來選定VC,然后估算IB (IB=IL/ )(3是否在CMOS 集成電路的驅(qū)動能力之內(nèi)。如超出，可換用(3值更高的晶體三極管或達(dá)林頓管，如圖7b所示。晶體三極管VT按IL選定，IB=IL/(

21、3 1*況 電阻R1的取值為：R1= (VOH-1.4) /(IB+1.4/R2),式中R2是為改善電路 的開關(guān)特性而引入的，其值一般取為4?10。8. CMOS發(fā)光二極管LED的接口發(fā)光二極管(LED具有高可靠性、低功耗、長壽命等多項重要特性。是與CMOS集成電路配合使用的最佳終端顯示器件之一。發(fā)光效率較 高的LED可由CMOS集成電路直接驅(qū)動，特別當(dāng) VDD=1018V時，絕 大多數(shù)的LED能夠有足夠的亮度。應(yīng)當(dāng)說明，用 CMOS集成電路驅(qū)動 LED應(yīng)串入限流電阻，因為當(dāng)VDD=10V時，其輸出短路電流可達(dá)20mA 左右，若不加適當(dāng)?shù)南蘖鞅Ｗo，極易導(dǎo)致LED或CMOS集成電路損壞。圖8a是

22、CMOS集成電路輸出低電平點亮LED的電路，電阻R可通過公 式：R= (VDD-VOL-VLED/ILED求出。圖8b是CMOS集成電路輸出高 電平點亮LED的電路，電阻R的數(shù)值通過公式：R= (VOH-VLED /ILED 求出。式中VLEDffi分別是LED的工作電壓和工作電流。如果在低電源 電壓下工作的CMOS集成電路要驅(qū)動LED或者使用負(fù)載能力較差的 COOO系列CMOS集成電路驅(qū)動LED,均可能難以使LED發(fā)出足夠明亮 的光。解決辦法是加一級晶體管驅(qū)動電路，以獲得足夠的驅(qū)動能力。9. CMOS可控硅VS的接口一般中、小功率可控硅的觸發(fā)電流約在 10mA以下，故多數(shù)CMOS集 成電路能

23、夠直接驅(qū)動可控硅。具體電路如圖 9所示。若需要更大的驅(qū) 動電流，可改為CMOS緩沖器(例如CC4041或緩沖/驅(qū)動器(例如 CC40107,也可加一級晶體三極管電路。其它器件驅(qū)動CMOS集成電路。1 .TTL-CMOSR成電路的接口利用集電極開路的TTL門電路可以方便靈活地實現(xiàn)TTL與CMOS®成電 路的連接，其電路如圖1所示。圖1中的RL是TTL集電極開路門的負(fù)載電阻，一般取值為幾百 Q到幾MQ。RL取較大值便于減小集電極開 路門的功耗，但在一定程度上影響電路的工作速度。一般情況下，RL可取值 47?220KQ中速、高速工作場合取20KQ以下較為合適。2 .ECL-CMO臻成電路的

24、接口ECL集成電路驅(qū)動 CMOS集成電路的連接方法如圖 2所示。它利用 MC1024 (ECL的輸出去驅(qū)動晶體三極管VT,再由VT去驅(qū)動CMOS集 成電路。當(dāng)MC1024的兩個輸入端都是-8V時，VT截止；若兩個輸入中的一個為 -1.6V,在兩個輸出之間就有1.6V的電壓，既可驅(qū)動晶體管 VT。3.工業(yè) 控制電路-CMOS集成電路的接口圖3所示接口電路，是利用分壓電阻 R1、R2將24V工業(yè)控制電路與 CMOS®成電路連接。濾波電容C提高了 CMOS®成電路的抗干擾能力， 兩個箝位二極管VD1、VD2用來保證輸入信號被控制在 VDD和VSS之 間。4.NMOS-CMOS1成

25、電路的接口NMOS集成電路驅(qū)動CMOS集成電路的接口比較簡單。圖 4為其中的 一種電路。實際使用時只考慮當(dāng)晶體三極管 VT截止時，它的集電極電 壓符合CMOS集成電路的輸入高平電壓這一條件。 圖中RC的取值可在 210K范圍內(nèi)。由于VT的飽和壓降一般都比教小，都能符合 CMOS輸 入邏輯低電平的要求。5.機械開關(guān)觸點-CMOS集成電路的接口 許多電子設(shè)備都要通過撥盤開關(guān)、按扭、板鍵、鈕子開關(guān)和繼電器等 與外界的傳感器或人工操作設(shè)備發(fā)生聯(lián)系，但由于這些開關(guān)的觸點都是機械的，所以在通斷過程中出現(xiàn)瞬間抖動，這些抖動輸入到CMOS集成電路中，就會干擾正常的邏輯關(guān)系。因此，在這類場合應(yīng)用，需 要設(shè)置防抖

26、動接口。圖5所示電路采用CMOS與非門來構(gòu)成的R-S觸發(fā) 器防抖動接口。 6.HTL-CMOS*成電路的接口HTL集成電路的電源電壓為15V,其輸出高電平VOH和輸出低電平電 壓VOL完全適合于驅(qū)動VDD=15V的CMOS集成電路，因此兩者之間不 需另設(shè)接口電路，直接連接既可，電源電壓也可通用，如圖 6所示。 7.PMOS-CMOSK成電路的接口如圖7所示的PMOS-CMOSft成電路的接口電路采用兩種電源供電。 這 樣連接后，盡管PMOS集成電路的輸出電平對自身的 VSS端來講仍為 負(fù)值，但對CMOS集成電路的VSS端而言卻變成正值、或零、或略低 于零。例如當(dāng)CMOS用12V電源時，其輸入電

27、平為 VIH=10V VIL=0V 完全適合接口的需要。圖7a中R取值應(yīng)使CMOSS入電流不大于50uA; 圖7b中取值應(yīng)使 PMOS的VOL為-9.5-10V。8 .HCMOS-CMOS1成電路的接口這種情況通常較少遇見。由于兩者均是 CMOS器件，故接口很容易， 在CMOS與HCMOS同用一組電源時，直接連接便可。9 .運算放大器-CMOS集成電路的接口由于運算放大器電路采用±15/電源供電的較多，其輸出電壓最大可 達(dá)±13值右。對于CMOS集成電路來講，輸入信號不能超過電源電壓， 因此需在CMOS的輸入端設(shè)置負(fù)向鉗位二極管予以保護。止匕外，如果CMOS的電源電壓低于13V,則還應(yīng)設(shè)置正向鉗位二極管，用以防止 CMOS的輸入電路被超過 VDD較多的輸入正向電壓而燒壞?？紤]以上 兩個因素，我們可以得到如圖8a所示的運算放大器驅(qū)動CMOS的接口 電路。圖中R1的作用是限制運算放大器的輸入電流，避免器件因過流 而損壞；VD1和VD2分別為正向和負(fù)向輸入鉗位二極管。對于采用單 電源供電的運算放大器，因其輸出對地?zé)o負(fù)向成分，故CMOS的輸入負(fù)向鉗位二極管可不設(shè)。如果運算放大器與 CMOS同用一組電源，則 正向鉗位二極管也可以省去。這樣兩者就可直接連接，如圖 9b所示。 應(yīng)注意，有的運算放大器不宜或不能在較低的電源電壓下工作，倘若